JP2004118649A - メニュー選択型試験プログラムツールの生成方法及び装置 - Google Patents
メニュー選択型試験プログラムツールの生成方法及び装置 Download PDFInfo
- Publication number
- JP2004118649A JP2004118649A JP2002282830A JP2002282830A JP2004118649A JP 2004118649 A JP2004118649 A JP 2004118649A JP 2002282830 A JP2002282830 A JP 2002282830A JP 2002282830 A JP2002282830 A JP 2002282830A JP 2004118649 A JP2004118649 A JP 2004118649A
- Authority
- JP
- Japan
- Prior art keywords
- program
- test pattern
- menu
- cpu
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】全体の動作を制御するCPU10と、該CPU10と接続される主記憶装置11と、前記CPU10と接続され、メニュー画面を表示するディスプレイ12と、メニューファイル21、少なくとも一つのテストパターンプログラム、及びメニュー画面から入力又は選択されたデータを前記各テストパターンプログラムの一つと結合する結合ツール25を含む記憶装置20と、を含んで構成される。
【選択図】 図9
Description
【発明の属する技術分野】
本発明はメニュー選択型試験プログラムツールの生成方法及び装置に関する。
【0002】
近年、半導体技術の進歩に伴い、ICやLSI等もその構成が複雑なものとなってきている。このため、この種のICやLSIを試験する試験装置も複雑高度なものとなっている。従って、試験装置を操作するオペレータも試験装置に習熟した専門のオペレータが必要となってきている。しかしながら、初心者でも装置を容易に操作することができるようになることが好ましい。
【0003】
【従来の技術】
従来のこの種の装置としては、ベクトルデータ及び画像データに操作及び編集を行なう図形処理システムにおいて、カード型データ処理機能を備え、各データをカード型データとして管理し、図形処理を効率化し、生産性の向上を図るようにした図形処理システムが存在する(特許文献1参照)。
【0004】
また、計算機システムのアドレス空間に存在する各種メモリ装置のメモリ素子の、例えば属性(RAM,ROM,メモリカード等)、機能種別番号、アドレス空間の先頭アドレス、容量、高集積回路の種別(ダイナミック,スタティック,電気的書き換え可能メモリ等)、高集積回路の構成(バンク構成)、チェック機構(ECC,パリティ等)等、該メモリ素子の特徴と、該メモリ素子をテストする複数個のテストモジュールとの対応を指示するメモリ管理テーブルを計算機システム対応に設けておき、該計算機システムの機種情報を入力して、該当の計算機システムの上記メモリ管理テーブルを検索し、実行すべきテストモジュールを抽出し、指示された回路のメモリテストを行なうようにした装置が存在する(特許文献2参照)。
【0005】
この種のシステムでは、専門の技術者が、マニュアルで試験プログラムの開発を行なっていた。
【0006】
【特許文献1】
特開平5−165933号公報
【特許文献2】
特開平6−4413号公報
【0007】
【発明が解決しようとする課題】
前述した従来の技術では、以下のような問題点があった。
▲1▼メモリテストパターンプログラム開発には専門知識が必要であるため、開発技術者育成には最低2年から3年を要すること。メモリICをテストするためには、テストパターンを作成する必要があるが、従来アセンブラ等で作成しており、作成手続が非常に複雑であるということから、熟練した技術者が必要となる。
▲2▼半導体の品種(DDR、SDRAM等)毎にテストパターンプログラムの作成方法が全く異なること。
▲3▼プログラム用言語が複雑であり、かつデバッグが難しいこと。
▲4▼開発工数がかかること。例えば、通常の1テストパターンプログラム当たり平均3週間ぐらいかかる。
【0008】
本発明はこのような課題に鑑みてなされたものであり、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができるメニュー選択型プログラムツールの動作方法及び装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
(1)図1は本発明の原理を示すフローチャートである。
【0010】
本発明は、ICパターンをテストするための基本的なテストパターンプログラムが備わっているプログラムツールにおいて、予め決まっていないデータ部分をディスプレイにメニュー画面として表示し(ステップ1)、表示された内容に従って、当該データ部分を入力又は選択し(ステップ2)、入力された内容に従って、ICパターンのテストパターンプログラムを生成する(ステップ3)ことを特徴とする。
【0011】
このように構成すれば、メニュー表示された内容に従って、データ部分を入力又は選択するだけでテストパターンプログラムを作成することができ、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる。
(2)請求項2記載の発明は、前記テストパターンプログラムは、エムスキャン(Mscan)法、マーチ(March)法、マセスト(Masest)法の何れか一つであることを特徴とする。
【0012】
これによれば、エムスキャン法、マーチ法、マセスト法の何れかを用いてテストパターンプログラムを作成することができる。
(3)請求項3記載の発明は、全体の動作を制御するCPUと、該CPUと接続される主記憶装置と、前記CPUと接続され、メニュー画面を表示するディスプレイと、前記CPUと接続され、各種のコマンド、記号、数値を入力する操作部と、メニューファイル、少なくとも一つのテストパターンプログラム、及びメニュー画面から入力又は選択されたデータを前記テストパターンプログラムの一つと結合する結合ツールを含む記憶装置と、を含んで構成されることを特徴とする。
【0013】
このように構成すれば、メニュー表示された内容に従って、データ部分を入力又は選択するだけでテストパターンプログラムを作成することができ、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【0015】
本発明は、ICパターンをテストするための基本的なテストパターンプログラムが備わっていることが前提となる。基本的なテストパターンプログラムとしては、前述したエムスキャン法、マーチ法、マセスト法等がある。エムスキャン法は、全てのメモリセルに対してオール“0”を書き込んだ後、“0”データを読み出すようにした方法である。図2はマセスト法の説明図である。例えば、図に示すように4×4のメモリセルを用いる。そして、(a)に示すようにカラム0にオール“0”を、カラム1にオール“1”を、カラム2にオール“0”を、カラム3にオール“1”を書き込む。つまり交互に“0”と“1”を書き込む。
【0016】
メモリセルへの書き込みが終了したら、セルのリード動作に移る。セルのリード動作は(b)に示すようなものとなる。先ず(0,0)のセルから“0”をリードし、次に(3,3)のセルから“1”をリードする。次に、(1,0)のセルから“0”をリードし、次に(2,3)のセルから“1”をリードする。このような操作を繰り返す。つまり、4隅の両端からお互いに近づく方へセルを移動しながらリード動作を行なうものである。
【0017】
次に、マーチ法について詳しく説明する。図3はメモリセルと番地との対応を示す図である。(a)において、a〜dはメモリセルである。このセルを番地で表わすために、x(ロー)、y(カラム)方向の座標を考える。各セルの座標は(b)に示すように表される。即ち、セルaのx軸方向の値は0、y方向の値は0である。同様にして、セルbのx軸方向の値は1、y方向の値は0である。このようにして、セルa〜セルdまでの値を座標で表わすと(b)に示すようなものとなる。なお、図3では、簡単のためにセルが2×2の4個の場合を説明したが、実際のセルの数は膨大なものとなる。
【0018】
図4は第1事象の動作説明図である。2×2のメモリセルに対して、(0,0)の番地のセルから(1,1)までの番地のセルまで全て“0”データをライト(Write)する。図5は第2事象の動作説明図である。この場合には、(0,0)のセルから(1,1)のセルまで、“0”をリード(Read)して“1”をライトする動作を繰り返す。例えば、(0,0)のセルに対して、先ず“0”をリードし、次に“1”をライトする。第1の事象で、各メモリセルのデータは全て“0”になっているので、第2事象における最初の動作はこの“0”のリードである。このような“0”のリードと、“1”のライト動作を(1,1)のセルまで繰り返す。
【0019】
図6は第3事象の動作説明図である。この事象では、動作は(1,1)のセルから逆方向に(0,0)のセルまでに対して動作を行なう。先ず、(1,1)のセルに対して、データ“1”をリードする。第2の事象で各セルの値は全て“1”になっているので、データ“1”をリードすることになる。“1”を読み出したら、同じ座標のセルに対して、“0”をライトする。次に、(0,1)のセルに対して、データ“1”をリードし、次に同じ座標のセルに対して“0”をライトする。この動作を(0,0)まで繰り返す。
【0020】
図7は第4事象の説明図である。事象3で各セルの中身は“0”になっている。そこで、(0,0)から(1,1)までの全てのセルに対してリード動作を行なう。以上、説明した第1事象〜第4事象までの試験を行なう方法をマーチ法という。
【0021】
図8は本発明の一実施の形態例を示すフローチャートである。このフローチャートでは、メニューで示されたガイドに沿って、品種の設定がなされる(ステップ1)。例えば、ディスプレイには、品種が表示されるか、又は品種の入力を促す表示がなされる。ここでの品種は、例えばDDR−SRAM、DDR−SDRAM、汎用SRAM、汎用SDRAM等のメモリの品種が入力される。品種を入力しなければならないのは、品種に応じてテストパターンが異なるからである。
【0022】
例えば、ICがSDRAMの場合には、テストシーケンスは(ACTIVE,WRITE,PRE)となるが、SRAMの場合にはシーケンスは(WRITE)のみでよい。オペレータは、ディスプレイに表示されている品種の選択や、品種の入力画面が表示されていた時には品種名を操作部より入力する。入力された内容は、装置内部に記憶される。
【0023】
次に、メモリの容量が設定される(ステップ2)。メモリの容量としては、例えば64Mビット、128Mビット、256Mビット等が用いられる。ビット構成を示すコマンドとしては、TPHが用いられる。例えば、128Mビットの場合には、TPH=128Mと表わす。設定されたメモリ容量は装置内部に記憶される。
【0024】
次に、バンク構成が設定される(ステップ3)。バンクとはメモリのブロックのことである。バンク構成を入力するのは、メモリがいくつのバンクから構成されているかを知る必要があるからである。バンク構成としては、例えば4バンク、2バンク、バンク無し等が考えられる。
【0025】
次に、ビット構成が設定される(ステップ4)。ビット構成としては、4ビット、8ビット、16ビット、32ビット等が考えられる。ビット構成は、メモリICの試験に必須の事項である。
【0026】
次に、アドレスデータの設定がなされる(ステップ5)。アドレスデータの設定には、マーチ、エムスキャン、マセスト等を呼び出すためのコマンドが入力される。この工程により、メモリ素子のテストに使用するテストパターンプログラムが決まることになる。
【0027】
次に、データ動作の設定がなされる(ステップ6)。データ動作とは、例えばローバー(ROW BAR)、カラムバー(COLUMN BAR)、CHECKER等のセルに書き込むデータの形を示す。このようにして、被試験デバイスであるメモリICの座標が決められることになる。このようにして、テストパターンプログラムに必要な各種のデータが入力されたら、これらデータと前記テストパターンプログラム(エムスキャン,マーチ,マセスト)の一つとを結合して、テストパターンプログラムを生成する(ステップ7)。
【0028】
このように、本発明によれば、メニュー表示された内容に従って、データ部分を入力又は選択するだけでテストパターンプログラムを作成することができ、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる。
【0029】
また、本発明では、基本テストパターンプログラムとして、マーチ法、エムスキャン法、マセスト法の何れかを用いることができる。これにより、エムスキャン法、マーチ法、マセスト法の何れかを用いてテストパターンプログラムを作成することができる。
【0030】
次に、本発明を実施するためのシステム構成について説明する。図9は本発明のシステム構成例を示すブロック図である。図において、10は全体の制御動作を行なうCPU、11は該CPU10と接続された主記憶装置、12はCPU10と接続され、シーケンス状態等を表示するディスプレイ、13は各種の動作コマンドや記号、数値を入力する操作部である。主記憶装置11としては、例えばRAM等が用いられ、ディスプレイ12としては例えばCRT又は液晶表示器等が用いられる。操作部13としては、例えばキーボードやマウス等が用いられる。
【0031】
20はCPU10と接続される記憶装置である。該記憶装置20としては、例えば大容量のハードディスク装置等が用いられる。該記憶装置20において、21はメニュー動作を実行するためのメニューファイル、22はテストパターンプログラムとしてのエムスキャンプログラム、23はテストパターンプログラムとしてのマーチプログラム、24はテストパターンプログラムとしてのマセストプログラムである。25は、メニューファイル21の動作により選択された各種のデータと、エムスキャンプログラム、マーチプログラム、マセストプログラムの一つとを結合してテストパターンプログラムを生成する結合ツールである。
【0032】
このように構成された装置において、操作部13から一連の動作を行なうための各種のコマンドが入力され、CPU10はこのコマンドを解釈してテストパターンプログラムの生成を行なう。テストパターンプログラムの生成が開始されると、CPU10はメニューファイル21を読み出して、ディスプレイ12に各種のデータの入力画面を表示させる。この状態で、オペレータは前述したような各種のデータ(品種、容量、バンク構成、ビット構成、アドレスデータ、データ動作)を入力又は選択する。
【0033】
各種のデータの入力又は選択が終了したら、CPU10は、結合ツール25を起動する。この結果、結合ツール25は、入力又は選択された各種のデータと、エムスキャンプログラム22、マーチプログラム23、マセストプログラム24の何れか一つを結合して一つのテストパターンプログラムを生成する。ここで、エムスキャンプログラム22、マーチプログラム23、マセストプログラム24の何れを選択するかは、例えば予め操作部13から入力しておく。予め、操作部13から入力されたテストパターンプログラムの型に応じて、CPU10は各種データとしてどのようなデータを入力又は選択するかを決定し、ディスプレイ12上にメニュー画面として表示するものである。
【0034】
この実施の形態例によれば、メニュー画面上でオペレータは必要なデータを入力又は選択していくだけでテストパターンプログラムを生成することができる。即ち、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる。
【0035】
上述のテストパターンプログラムでは、エムスキャン、マーチ、マセスト法の何れかを用いた場合を例にとったが、本発明はこれに限るものではない。その他の種類のテストプログラムを使用しても全く同様に本発明を適用することができる。
【0036】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
(1)請求項1記載の発明によれば、メニュー表示された内容に従って、データ部分を入力又は選択するだけでテストパターンプログラムを作成することができ、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる。
(2)請求項2記載の発明によれば、エムスキャン法、マーチ法、マセスト法の何れかを用いてテストパターンプログラムを作成することができる。
(3)請求項3記載の発明によれば、メニュー表示された内容に従って、データ部分を入力又は選択するだけでテストパターンプログラムを作成することができ、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができる。
【0037】
このように、本発明によれば、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができるメニュー選択型試験プログラムツールの動作方法及び装置を提供することを目的としている。
【図面の簡単な説明】
【図1】本発明の原理を示すフローチャートである。
【図2】マセスト法の説明図である。
【図3】メモリセルと番地との対応を示す図である。
【図4】第1事象の動作説明図である。
【図5】第2事象の動作説明図である。
【図6】第3事象の説明図である。
【図7】第4事象の説明図である。
【図8】本発明の一実施の形態例を示すフローチャートである。
【図9】本発明のシステム構成例を示すブロック図である。
【符号の説明】
10 CPU
11 主記憶装置
12 ディスプレイ
13 操作部
20 記憶装置
21 メニューファイル
22 エムスキャンプログラム
23 マーチプログラム
24 マセストプログラム
25 結合ツール
Claims (3)
- ICパターンをテストするための基本的なテストパターンプログラムが備わっているプログラムツールにおいて、
予め決まっていないデータ部分をディスプレイにメニュー画面として表示し(ステップ1)、
表示された入力内容に従って、当該データ部分を入力又は選択し(ステップ2)、
入力された内容に従って、ICパターンのテストパターンプログラムを生成する(ステップ3)
ことを特徴とするメニュー選択型試験プログラムツールの生成方法。 - 前記テストパターンプログラムは、エムスキャン法、マーチ法、マセスト法の何れか一つであることを特徴とする請求項1記載のメニュー選択型試験プログラムツールの生成方法。
- 全体の動作を制御するCPUと、
該CPUと接続される主記憶装置と、
前記CPUと接続され、メニュー画面を表示するディスプレイと、
前記CPUと接続され、各種のコマンド、記号、数値を入力する操作部と、
メニューファイル、少なくとも一つのテストパターンプログラム、及びメニュー画面から入力又は選択されたデータを前記テストパターンプログラムの一つと結合する結合ツールを含む記憶装置と、
を含んで構成されるメニュー選択型試験プログラムツールの生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002282830A JP2004118649A (ja) | 2002-09-27 | 2002-09-27 | メニュー選択型試験プログラムツールの生成方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002282830A JP2004118649A (ja) | 2002-09-27 | 2002-09-27 | メニュー選択型試験プログラムツールの生成方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004118649A true JP2004118649A (ja) | 2004-04-15 |
Family
ID=32276880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002282830A Pending JP2004118649A (ja) | 2002-09-27 | 2002-09-27 | メニュー選択型試験プログラムツールの生成方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004118649A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006038629A (ja) * | 2004-07-27 | 2006-02-09 | Fujitsu Ltd | メモリテストパターン合成方法,装置及びプログラム |
JP2013113663A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置 |
-
2002
- 2002-09-27 JP JP2002282830A patent/JP2004118649A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006038629A (ja) * | 2004-07-27 | 2006-02-09 | Fujitsu Ltd | メモリテストパターン合成方法,装置及びプログラム |
JP2013113663A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
US6412102B1 (en) | Wire routing optimization | |
JPH03257671A (ja) | 設計取り込みシステム | |
US6453276B1 (en) | Method and apparatus for efficiently generating test input for a logic simulator | |
US7627815B2 (en) | Object editing system | |
US7003732B1 (en) | Method and system for data-driven display grids | |
JP2004118649A (ja) | メニュー選択型試験プログラムツールの生成方法及び装置 | |
JP5316405B2 (ja) | Lsi試験装置、lsi試験方法、lsi試験プログラムおよび記録媒体 | |
JP2007114881A (ja) | 回路図作成装置、回路図作成エディタプログラム及び回路図作成方法 | |
KR100235275B1 (ko) | 반도체 회로 논리 검증 장치 | |
KR19990023607A (ko) | Lsi 레이아웃용 셀 계층 검증방법 및 장치 | |
WO2021176982A1 (ja) | 表示方法、制御プログラム及び装置 | |
JPH09167170A (ja) | 電子回路の設計方法、半導体メモリの設計方法及びデータ処理システム | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
JP3253224B2 (ja) | 入出力コマンド試験装置 | |
JPH09251800A (ja) | アルゴリズミックパターンエディタ | |
JP3079676B2 (ja) | 集積回路試験装置 | |
JP4825357B2 (ja) | シミュレーション方法、その方法をコンピュータに実行させるプログラムおよびそのプログラムを記録した記録媒体 | |
JPH0642070B2 (ja) | マスクrom集積回路の露光データ作成方法 | |
JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
JPH08221457A (ja) | レイアウトパターン発生装置 | |
JP4421498B2 (ja) | プログラム | |
JP4275639B2 (ja) | レイアウト設計装置、およびレイアウト設計プログラム | |
WO2011037758A1 (en) | Characterization and repair of integrated circuits | |
JP2006277631A (ja) | テスト作成装置、テスト作成方法、プログラムおよび記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080430 |