JPH09251800A - アルゴリズミックパターンエディタ - Google Patents
アルゴリズミックパターンエディタInfo
- Publication number
- JPH09251800A JPH09251800A JP8058143A JP5814396A JPH09251800A JP H09251800 A JPH09251800 A JP H09251800A JP 8058143 A JP8058143 A JP 8058143A JP 5814396 A JP5814396 A JP 5814396A JP H09251800 A JPH09251800 A JP H09251800A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- memory
- algorithmic
- sheet
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 専用のプログラム言語を習熟することなくア
ルゴリズミックパターンを作成できるようにする。 【解決手段】 複数設けられて選択的にディスプレイ上
に表示され、それぞれ１種類のアルゴリズミックパター
ンを編集するパターンエディットシート６と、各パター
ンエディットシート６に表示されてメモリＩＣのメモリ
領域に対応した仮想メモリマトリックス８と、メモリ領
域を構成するメモリセルに対応して仮想メモリマトリッ
クス８を構成し、所定のデータ書き込みおよび読み出し
を行う動作パターンが生成されるとともにこれが対応し
たメモリセルで実行されるデータ入出力セル７と、パタ
ーンエディットシート６に選択的に表示されて動作パタ
ーンのスキャン方向が複数種表されたスキャン方向指示
部９とを有するアルゴリズミックパターンエディタ５と
する。
ルゴリズミックパターンを作成できるようにする。 【解決手段】 複数設けられて選択的にディスプレイ上
に表示され、それぞれ１種類のアルゴリズミックパター
ンを編集するパターンエディットシート６と、各パター
ンエディットシート６に表示されてメモリＩＣのメモリ
領域に対応した仮想メモリマトリックス８と、メモリ領
域を構成するメモリセルに対応して仮想メモリマトリッ
クス８を構成し、所定のデータ書き込みおよび読み出し
を行う動作パターンが生成されるとともにこれが対応し
たメモリセルで実行されるデータ入出力セル７と、パタ
ーンエディットシート６に選択的に表示されて動作パタ
ーンのスキャン方向が複数種表されたスキャン方向指示
部９とを有するアルゴリズミックパターンエディタ５と
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ上に形
成されたメモリＩＣの電気的機能試験で実行されるアル
ゴリズムの生成に適用して有効な技術に関する。
成されたメモリＩＣの電気的機能試験で実行されるアル
ゴリズムの生成に適用して有効な技術に関する。
【０００２】
【従来の技術】今日、たとえばＤＲＡＭ（Dynamic RAM
）などのメモリＩＣは、年々大容量化、高速化、多機
能化が進んでおり、それに比例するようにしてメモリＩ
Ｃを電気的機能試験により測定、評価するメモリテスタ
にもより複雑なテスト内容を実行することが要求されて
いる。ここで、メモリテスタとは形成されたメモリ領域
を構成するメモリセル単位の動作が正常に実行されるか
を試験することを目的にして、メモリセルに対するデー
タの書き込み手順、読み出し手順、アドレスの進め方お
よび読み出しデータと期待値との比較等を行う手順、つ
まりアルゴリズミックパターンがコンピュータのファイ
ルとして記録されており、該パターンを試験対象のメモ
リＩＣに対して実行して所期の特性が得られるかどうか
をテストするものである。
）などのメモリＩＣは、年々大容量化、高速化、多機
能化が進んでおり、それに比例するようにしてメモリＩ
Ｃを電気的機能試験により測定、評価するメモリテスタ
にもより複雑なテスト内容を実行することが要求されて
いる。ここで、メモリテスタとは形成されたメモリ領域
を構成するメモリセル単位の動作が正常に実行されるか
を試験することを目的にして、メモリセルに対するデー
タの書き込み手順、読み出し手順、アドレスの進め方お
よび読み出しデータと期待値との比較等を行う手順、つ
まりアルゴリズミックパターンがコンピュータのファイ
ルとして記録されており、該パターンを試験対象のメモ
リＩＣに対して実行して所期の特性が得られるかどうか
をテストするものである。
【０００３】従来のメモリＩＣにおけるアルゴリズミッ
クパターンは、たとえば、株式会社工業調査会発行、
「超ＬＳＩ製造・試験装置ガイドブック」（1995年12月
4日発行）、P149、表２（代表的メモリテスタ機能比較
表）に記載されているように、装置メーカーが開発した
テストシステム固有の特殊なプログラム言語を用いてプ
ログラムシート上にコーディングされている。
クパターンは、たとえば、株式会社工業調査会発行、
「超ＬＳＩ製造・試験装置ガイドブック」（1995年12月
4日発行）、P149、表２（代表的メモリテスタ機能比較
表）に記載されているように、装置メーカーが開発した
テストシステム固有の特殊なプログラム言語を用いてプ
ログラムシート上にコーディングされている。
【０００４】
【発明が解決しようとする課題】一般にプログラムはレ
ジスタの演算命令や数式の羅列であり、テスタを使用す
るユーザ側にはプログラム作成のための専門知識の習熟
が必要とされる。単一メーカーのメモリテスタを使用す
る限りにおいてはユーザは該メーカーのプログラム言語
に習熟していれば足りるが、前述のようにメーカー毎に
プログラム言語が異なっているために、複数メーカー品
を並列使用する場合や他メーカー品に移行する場合には
複数のプログラム言語に習熟する必要があり、ユーザに
多大の負担を強いることになる。
ジスタの演算命令や数式の羅列であり、テスタを使用す
るユーザ側にはプログラム作成のための専門知識の習熟
が必要とされる。単一メーカーのメモリテスタを使用す
る限りにおいてはユーザは該メーカーのプログラム言語
に習熟していれば足りるが、前述のようにメーカー毎に
プログラム言語が異なっているために、複数メーカー品
を並列使用する場合や他メーカー品に移行する場合には
複数のプログラム言語に習熟する必要があり、ユーザに
多大の負担を強いることになる。
【０００５】これに加えて、プログラムがレジスタの演
算命令などで構成されているのでプログラミスも発見さ
れにくくなる。
算命令などで構成されているのでプログラミスも発見さ
れにくくなる。
【０００６】そこで、本発明の目的は、専用のプログラ
ム言語を習熟することなくアルゴリズミックパターンを
作成することのできる技術を提供することにある。
ム言語を習熟することなくアルゴリズミックパターンを
作成することのできる技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】すなわち、本発明によるアルゴリズミック
パターンエディタは、半導体チップ上に形成されたメモ
リＩＣの電気的機能試験を行うアルゴリズムを所定の算
法に基づいて生成するものであって、複数設けられて選
択的に表示手段上に表示され、それぞれ１種類のアルゴ
リズミックパターンを編集するパターンエディットシー
トと、それぞれのパターンエディットシートに表示さ
れ、メモリＩＣのメモリ領域に対応してマトリックス状
に表された仮想メモリマトリックスと、メモリ領域を構
成するメモリセルに対応して仮想メモリマトリックスを
構成し、指定された場所に指定された順序でデータの書
き込みを行い、指定された順序でこのデータの読み出し
を行う動作パターンが生成されるとともにこれが対応し
たメモリセルで実行されるデータ入出力セルと、それぞ
れのパターンエディットシートに選択的に表示され、動
作パターンのスキャン方向が複数種表されたスキャン方
向指示部とを有することを特徴とするものである。
パターンエディタは、半導体チップ上に形成されたメモ
リＩＣの電気的機能試験を行うアルゴリズムを所定の算
法に基づいて生成するものであって、複数設けられて選
択的に表示手段上に表示され、それぞれ１種類のアルゴ
リズミックパターンを編集するパターンエディットシー
トと、それぞれのパターンエディットシートに表示さ
れ、メモリＩＣのメモリ領域に対応してマトリックス状
に表された仮想メモリマトリックスと、メモリ領域を構
成するメモリセルに対応して仮想メモリマトリックスを
構成し、指定された場所に指定された順序でデータの書
き込みを行い、指定された順序でこのデータの読み出し
を行う動作パターンが生成されるとともにこれが対応し
たメモリセルで実行されるデータ入出力セルと、それぞ
れのパターンエディットシートに選択的に表示され、動
作パターンのスキャン方向が複数種表されたスキャン方
向指示部とを有することを特徴とするものである。
【００１０】このアルゴリズミックパターンエディタに
は、データ入出力セルへ書き込むデータの基本パターン
が表示された少なくとも１種類以上のベーシックパター
ンシートを設けることができる。このベーシックパター
ンシートの基本パターンはアレンジ可能となっているこ
とが望ましい。
は、データ入出力セルへ書き込むデータの基本パターン
が表示された少なくとも１種類以上のベーシックパター
ンシートを設けることができる。このベーシックパター
ンシートの基本パターンはアレンジ可能となっているこ
とが望ましい。
【００１１】このようなアルゴリズミックパターンエデ
ィタのパターンエディットシートには、動作パターンが
実行される仮想メモリマトリックスの範囲を指定するス
キャンエリア指示部を形成することができる。
ィタのパターンエディットシートには、動作パターンが
実行される仮想メモリマトリックスの範囲を指定するス
キャンエリア指示部を形成することができる。
【００１２】上記した手段によれば、画面を見ながらパ
ターンエディットシートに動作イメージをそのまま入力
することが可能になるので、専用のプログラム言語を習
熟することなくアルゴリズミックパターンを作成するこ
とが可能になる。
ターンエディットシートに動作イメージをそのまま入力
することが可能になるので、専用のプログラム言語を習
熟することなくアルゴリズミックパターンを作成するこ
とが可能になる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１４】図１は本発明の一実施の形態であるアルゴ
リズミックパターンを生成するパターン作成装置を示す
斜視図、図２〜図４は図１のパターン作成装置のディス
プレイに表示されたパターンエディットシートの一例を
示す概略図である。
リズミックパターンを生成するパターン作成装置を示す
斜視図、図２〜図４は図１のパターン作成装置のディス
プレイに表示されたパターンエディットシートの一例を
示す概略図である。
【００１５】図１に示すパターン作成装置は本体１と、
本体１上に設置されたディスプレイ（表示手段）２と、
所定の入力操作を行う入力部であるキーボート３および
マウス４を有している。そして、ディスプレイ２上には
アルゴリズミックパターンエディタ（以下、単に「エデ
ィタ」という。）５が表示されている。なお、図示する
場合において、ディスプレイ２にはブラウン管式のもの
が採用されているが、液晶式など他の表示方式によるも
のでもよい。また、入力部にはライトペンなどその他の
入力装置を用いることもできる。
本体１上に設置されたディスプレイ（表示手段）２と、
所定の入力操作を行う入力部であるキーボート３および
マウス４を有している。そして、ディスプレイ２上には
アルゴリズミックパターンエディタ（以下、単に「エデ
ィタ」という。）５が表示されている。なお、図示する
場合において、ディスプレイ２にはブラウン管式のもの
が採用されているが、液晶式など他の表示方式によるも
のでもよい。また、入力部にはライトペンなどその他の
入力装置を用いることもできる。
【００１６】ディスプレイ２上に表示されたエディタ５
は半導体チップ上に形成されたメモリＩＣの電気的機能
試験を行うアルゴリズムを所定の算法に基づいて生成す
るもので、その一部を図２〜図４に示すように、カード
型インデックス形式によりそれぞれ１種類のアルゴリズ
ミックパターンを編集するパターンエディットシート６
がたとえば１〜１０までの番号が振られて１０通り用意
されている。そして、これらに記述された内容を時経列
的に実行させることによりテストが行われるようになっ
ている。なお、パターンエディットシート６は１０通り
ではなく、必要なだけ用意することができる。
は半導体チップ上に形成されたメモリＩＣの電気的機能
試験を行うアルゴリズムを所定の算法に基づいて生成す
るもので、その一部を図２〜図４に示すように、カード
型インデックス形式によりそれぞれ１種類のアルゴリズ
ミックパターンを編集するパターンエディットシート６
がたとえば１〜１０までの番号が振られて１０通り用意
されている。そして、これらに記述された内容を時経列
的に実行させることによりテストが行われるようになっ
ている。なお、パターンエディットシート６は１０通り
ではなく、必要なだけ用意することができる。
【００１７】パターンエディットシート６には４×４の
データ入出力セル７により構成された仮想メモリマトリ
ックス８、データの読み出し・書き込みの動作パターン
のスキャン方向が表されたスキャン方向指示部９および
スキャンする範囲を指定するスキャンエリア指示部１０
を有している。また、Ｘ、Ｙの最大アドレスを示すアド
レス表示部１１が設けられており、テスト対象のメモリ
領域がたとえば各２５６のアドレスを有する場合には、
アドレス表示部１１にはこれに対応してそれぞれ“２５
５”（最初のアドレスは“０”となるから）と表示され
る。なお、本実施の形態では４×４のマトリックスで表
示されているが、たとえば１６×１６など他の表示でも
よい。
データ入出力セル７により構成された仮想メモリマトリ
ックス８、データの読み出し・書き込みの動作パターン
のスキャン方向が表されたスキャン方向指示部９および
スキャンする範囲を指定するスキャンエリア指示部１０
を有している。また、Ｘ、Ｙの最大アドレスを示すアド
レス表示部１１が設けられており、テスト対象のメモリ
領域がたとえば各２５６のアドレスを有する場合には、
アドレス表示部１１にはこれに対応してそれぞれ“２５
５”（最初のアドレスは“０”となるから）と表示され
る。なお、本実施の形態では４×４のマトリックスで表
示されているが、たとえば１６×１６など他の表示でも
よい。
【００１８】仮想メモリマトリックス８はテスト対象で
あるメモリＩＣに形成されたメモリ領域に対応してビジ
ュアル化されており、メモリ領域を構成するメモリセル
に対応したデータ入出力セル７に動作パターンのイメー
ジをそのまま入力する操作をすることでアルゴリズミッ
クパターンの指示や記録が行われるようになっている。
つまり、思考過程においてイメージしやすいこのような
仮想メモリマトリックス８を見ながらあるいくつかのデ
ータ入出力セル７に対して指定した順序で所定内容のデ
ータの書き込みを行い、そして、これを指定した順序で
読み出しを行う動作パターンをディスプレイ２上で実現
すると、対応したメモリセルでこれが実行されるように
なっている。なお、図２〜図４において、データ入出力
セル７内の記載は動作パターンの一例であり、後述する
操作手順において詳しく説明されている。
あるメモリＩＣに形成されたメモリ領域に対応してビジ
ュアル化されており、メモリ領域を構成するメモリセル
に対応したデータ入出力セル７に動作パターンのイメー
ジをそのまま入力する操作をすることでアルゴリズミッ
クパターンの指示や記録が行われるようになっている。
つまり、思考過程においてイメージしやすいこのような
仮想メモリマトリックス８を見ながらあるいくつかのデ
ータ入出力セル７に対して指定した順序で所定内容のデ
ータの書き込みを行い、そして、これを指定した順序で
読み出しを行う動作パターンをディスプレイ２上で実現
すると、対応したメモリセルでこれが実行されるように
なっている。なお、図２〜図４において、データ入出力
セル７内の記載は動作パターンの一例であり、後述する
操作手順において詳しく説明されている。
【００１９】スキャン方向指示部９はこのような動作パ
ターンをどの方向へ実行させるかの指示を与えるもの
で、本実施の形態の場合には、図面左側からＸ−スキャ
ンモード９ａ、Ｙ−スキャンモード９ｂ、ダイアゴナル
スキャンモード９ｃの３つのスキャンモードが選択可能
になっている。そして、マウス４（図１）などによって
何れかのスキャンモード９ａ，９ｂ，９ｃが選択される
ように、選択ポイント９ａ1 〜９ｃ1 がそれぞれのスキ
ャンモード９ａ，９ｂ，９ｃに対応して設けられている
（本実施の形態の場合には、何れも選択ポイント９ａ1
によりＸ−スキャンモード９ａが選択されている）。な
お、スキャンモード９ａ，９ｂ，９ｃは複数種用意され
ていればよく、またその方向は図示する３種類に限定さ
れるものではない。
ターンをどの方向へ実行させるかの指示を与えるもの
で、本実施の形態の場合には、図面左側からＸ−スキャ
ンモード９ａ、Ｙ−スキャンモード９ｂ、ダイアゴナル
スキャンモード９ｃの３つのスキャンモードが選択可能
になっている。そして、マウス４（図１）などによって
何れかのスキャンモード９ａ，９ｂ，９ｃが選択される
ように、選択ポイント９ａ1 〜９ｃ1 がそれぞれのスキ
ャンモード９ａ，９ｂ，９ｃに対応して設けられている
（本実施の形態の場合には、何れも選択ポイント９ａ1
によりＸ−スキャンモード９ａが選択されている）。な
お、スキャンモード９ａ，９ｂ，９ｃは複数種用意され
ていればよく、またその方向は図示する３種類に限定さ
れるものではない。
【００２０】スキャンエリア指示部１０は所定の動作パ
ターンによりスキャンされる範囲を指定するもので、ス
タート位置と終了位置とをそれぞれＸおよびＹアドレス
によって入力するとそのエリア内で動作パターンが順次
実行されて行くことになる。なお、常に全てのデータ入
出力セル７に対して実行するのであれば、このスキャン
エリア指示部１０は省略することができる。
ターンによりスキャンされる範囲を指定するもので、ス
タート位置と終了位置とをそれぞれＸおよびＹアドレス
によって入力するとそのエリア内で動作パターンが順次
実行されて行くことになる。なお、常に全てのデータ入
出力セル７に対して実行するのであれば、このスキャン
エリア指示部１０は省略することができる。
【００２１】このような構成を有するエディタ５の操作
手順は次のようなものである。
手順は次のようなものである。
【００２２】図２に示すインデックスナンバー１のパタ
ーンエディットシート６には最初に実行される動作パタ
ーンが、図３に示すナンバー２のシート６にはその次の
動作パターンが、図４に示すナンバー３のシート６には
３番目の動作パターンが記述されている。そして、イン
デックスナンバーをマウス４などでクリックすると、そ
のぺージが前面に表示されてエディット可能な状態に移
行する。但し、これは一例を示しているに過ぎず、操作
形態は自由に設定することができる。また、本実施の形
態では、その動作パターンが図２〜図４に示す３種類の
パターンエディットシート６に時経列的に表されている
が、一般的な電気的性能試験ではさまざまなアドレスの
進め方、データの読み書きをもって行われるので、多岐
にわたる動作パターンが実行できるよう、パターンエデ
ィットシート６はさらに数多く必要とされるものと思わ
れる。
ーンエディットシート６には最初に実行される動作パタ
ーンが、図３に示すナンバー２のシート６にはその次の
動作パターンが、図４に示すナンバー３のシート６には
３番目の動作パターンが記述されている。そして、イン
デックスナンバーをマウス４などでクリックすると、そ
のぺージが前面に表示されてエディット可能な状態に移
行する。但し、これは一例を示しているに過ぎず、操作
形態は自由に設定することができる。また、本実施の形
態では、その動作パターンが図２〜図４に示す３種類の
パターンエディットシート６に時経列的に表されている
が、一般的な電気的性能試験ではさまざまなアドレスの
進め方、データの読み書きをもって行われるので、多岐
にわたる動作パターンが実行できるよう、パターンエデ
ィットシート６はさらに数多く必要とされるものと思わ
れる。
【００２３】なお、データ入出力セル７内の記載は、た
とえば図２における“１．Ｗ０”を例にとって説明すれ
ば、左端の数字が処理順序を示しており、ここでは１番
目となる。ピリオドの右隣のアルファベットは動作内容
を示しており、“Ｗ”であるから書き込み（Ｗｒｉｔ
ｅ）命令となる。また、“Ｒ”であれば読み出し（Ｒｅ
ａｄ）命令となる。右端の数字はデータ内容を示してお
り、ここでは“０”であるから該データ入出力セル７に
は“０”が書き込まれることになる。ここの数字が
“１”であれば“１”が書き込まれる（あるいは、読み
出される）。
とえば図２における“１．Ｗ０”を例にとって説明すれ
ば、左端の数字が処理順序を示しており、ここでは１番
目となる。ピリオドの右隣のアルファベットは動作内容
を示しており、“Ｗ”であるから書き込み（Ｗｒｉｔ
ｅ）命令となる。また、“Ｒ”であれば読み出し（Ｒｅ
ａｄ）命令となる。右端の数字はデータ内容を示してお
り、ここでは“０”であるから該データ入出力セル７に
は“０”が書き込まれることになる。ここの数字が
“１”であれば“１”が書き込まれる（あるいは、読み
出される）。
【００２４】これらの動作パターンによれば、ナンバー
１のパターンエディットシート６により、最初に全ての
データ入出力セル７に“０”が書き込まれる（図２）。
なお、開始位置のデータ入出力セル７は（０，０）で、
Ｘ−スキャンにより実行される。
１のパターンエディットシート６により、最初に全ての
データ入出力セル７に“０”が書き込まれる（図２）。
なお、開始位置のデータ入出力セル７は（０，０）で、
Ｘ−スキャンにより実行される。
【００２５】次に、ナンバー２のパターンエディットシ
ート６に移行して、データ入出力セル（ｘ，ｙ）７に注
目し、ここに“１”を書き込む。そして、これに接する
周囲のデータ入出力セル（ｘ，ｙ＋１）、（ｘ＋１，
ｙ）、（ｘ，ｙ−１）、（ｘ−１，ｙ）７に書き込まれ
たデータ“０”を読み出し、読み出しの影響で注目番地
であるデータ入出力セル（ｘ，ｙ）７のデータが変化し
ないかを確認するために該セル７のデータ“１”を読み
出す。その後、データ入出力セル（ｘ，ｙ）７に“０”
を書き戻して１ビット目の動作が終了する（図３）。図
示するように、この動作はＸ−スキャンにより実行され
るので、順次Ｘ方向に注目番地を１番地ずつ進めて（つ
まり、最初の注目番地を（２，２）としたならば、
（２，３）、（２，４）・・・と進めて）同様の内容を
実行し、全メモリセルのチェックを行う。なお、四辺に
面したデータ入出力セル７では全周が他のデータ入出力
セル７とは接していないが、非接触部分は対向する辺に
位置するデータ入出力セル７をこれに接するものとして
前述の処理を実行することができる。
ート６に移行して、データ入出力セル（ｘ，ｙ）７に注
目し、ここに“１”を書き込む。そして、これに接する
周囲のデータ入出力セル（ｘ，ｙ＋１）、（ｘ＋１，
ｙ）、（ｘ，ｙ−１）、（ｘ−１，ｙ）７に書き込まれ
たデータ“０”を読み出し、読み出しの影響で注目番地
であるデータ入出力セル（ｘ，ｙ）７のデータが変化し
ないかを確認するために該セル７のデータ“１”を読み
出す。その後、データ入出力セル（ｘ，ｙ）７に“０”
を書き戻して１ビット目の動作が終了する（図３）。図
示するように、この動作はＸ−スキャンにより実行され
るので、順次Ｘ方向に注目番地を１番地ずつ進めて（つ
まり、最初の注目番地を（２，２）としたならば、
（２，３）、（２，４）・・・と進めて）同様の内容を
実行し、全メモリセルのチェックを行う。なお、四辺に
面したデータ入出力セル７では全周が他のデータ入出力
セル７とは接していないが、非接触部分は対向する辺に
位置するデータ入出力セル７をこれに接するものとして
前述の処理を実行することができる。
【００２６】最後に（０，０）のデータ入出力セル７か
ら最終番地である（２５５，２５５）のデータ入出力セ
ル７までＸ−スキャンで“０”を読み出し（図４）、デ
ータが“１”に変化している箇所がないかをチェックし
て一連のアルゴリズミックパターンの実行が終了する。
ら最終番地である（２５５，２５５）のデータ入出力セ
ル７までＸ−スキャンで“０”を読み出し（図４）、デ
ータが“１”に変化している箇所がないかをチェックし
て一連のアルゴリズミックパターンの実行が終了する。
【００２７】前述のように、メモリＩＣのメモリセルは
データ入出力セル７に対応しているので、動作するデー
タ入出力セル７によりメモリセルにおいてこの動作パタ
ーンに従った電気的機能試験が実行される。
データ入出力セル７に対応しているので、動作するデー
タ入出力セル７によりメモリセルにおいてこの動作パタ
ーンに従った電気的機能試験が実行される。
【００２８】このように、本実施の形態のエディタ５に
よれば、パターンエディットシート６上にメモリセルに
対応したデータ入出力セル７により仮想メモリマトリッ
クス８をビジュアル化し、メモリセルでの動作をこのデ
ータ入出力セル７上に指示するようにしているので、画
面を見ながら動作イメージをそのまま入力することでア
ルゴリズミックパターンが作成される。これにより、パ
ターン作成に必要な情報の記録を平易な操作で実現する
ことができるので、専用のプログラム言語を習熟するこ
となくアルゴリズミックパターンを作成することが可能
になる。
よれば、パターンエディットシート６上にメモリセルに
対応したデータ入出力セル７により仮想メモリマトリッ
クス８をビジュアル化し、メモリセルでの動作をこのデ
ータ入出力セル７上に指示するようにしているので、画
面を見ながら動作イメージをそのまま入力することでア
ルゴリズミックパターンが作成される。これにより、パ
ターン作成に必要な情報の記録を平易な操作で実現する
ことができるので、専用のプログラム言語を習熟するこ
となくアルゴリズミックパターンを作成することが可能
になる。
【００２９】図５はベーシックパターンシートを示す概
略図、図６は図５のベーシックパターンシートに表され
た書き込みデータの他の基本パターンを示す説明図であ
る。
略図、図６は図５のベーシックパターンシートに表され
た書き込みデータの他の基本パターンを示す説明図であ
る。
【００３０】図示するベーシックパターンシート１６
は、前記したパターンエディットシート６に加えられる
もので、データ入出力セル７へ書き込むデータの頻繁に
用いられる基本パターンが予め準備されたものである。
なお、ここでも４×４のマトリックスで表わされている
が、これに限定されるものではない。
は、前記したパターンエディットシート６に加えられる
もので、データ入出力セル７へ書き込むデータの頻繁に
用いられる基本パターンが予め準備されたものである。
なお、ここでも４×４のマトリックスで表わされている
が、これに限定されるものではない。
【００３１】図示するように、パターンエディットシー
ト６と同様のカード型インデックス形式により、“ＣＨ
ＥＣＫＥＲ ＷＲＩＴＥ”、“ＤＩＡＧＯＮＡＬ ＷＲ
ＩＴＥ”、“ＤＩＡＧＯＮＡＬ ＢＡＲ ＷＲＩＴ
Ｅ”、“ＲＯＷ ＷＲＩＴＥ”、“ＣＯＬＵＭＮ ＷＲ
ＩＴＥ”の５通りの基本パターンが用意されており、図
５に示すように、“ＣＨＥＣＫＥＲ ＷＲＩＴＥ”を選
択すると、“０”および“１”のデータがチェッカーボ
ードを構成するように書き込まれる。“ＤＩＡＧＯＮＡ
Ｌ ＷＲＩＴＥ”を選択すると、図６（ａ）に示すよう
に“１”が斜めに配列され、“ＤＩＡＧＯＮＡＬ ＢＡ
Ｒ ＷＲＩＴＥ”を選択すると、図６（ｂ）に示すよう
に、“１”が図６（ａ）の場合とは逆方向の斜めに配列
される。さらに、“ＲＯＷ ＷＲＩＴＥ”では、図６
（ｃ）に示すように、“０”と“１”とがそれぞれ縦方
向に並べられて交互に配列され、そして、“ＣＯＬＵＭ
ＷＲＩＴＥ”では、図６（ｄ）に示すように、今度は
両者が横方向に並べられて交互に配列される。なお、基
本パターンはこれに限定されるものではなく、他の種々
のパターンを採用することが可能である。
ト６と同様のカード型インデックス形式により、“ＣＨ
ＥＣＫＥＲ ＷＲＩＴＥ”、“ＤＩＡＧＯＮＡＬ ＷＲ
ＩＴＥ”、“ＤＩＡＧＯＮＡＬ ＢＡＲ ＷＲＩＴ
Ｅ”、“ＲＯＷ ＷＲＩＴＥ”、“ＣＯＬＵＭＮ ＷＲ
ＩＴＥ”の５通りの基本パターンが用意されており、図
５に示すように、“ＣＨＥＣＫＥＲ ＷＲＩＴＥ”を選
択すると、“０”および“１”のデータがチェッカーボ
ードを構成するように書き込まれる。“ＤＩＡＧＯＮＡ
Ｌ ＷＲＩＴＥ”を選択すると、図６（ａ）に示すよう
に“１”が斜めに配列され、“ＤＩＡＧＯＮＡＬ ＢＡ
Ｒ ＷＲＩＴＥ”を選択すると、図６（ｂ）に示すよう
に、“１”が図６（ａ）の場合とは逆方向の斜めに配列
される。さらに、“ＲＯＷ ＷＲＩＴＥ”では、図６
（ｃ）に示すように、“０”と“１”とがそれぞれ縦方
向に並べられて交互に配列され、そして、“ＣＯＬＵＭ
ＷＲＩＴＥ”では、図６（ｄ）に示すように、今度は
両者が横方向に並べられて交互に配列される。なお、基
本パターンはこれに限定されるものではなく、他の種々
のパターンを採用することが可能である。
【００３２】このような基本パターンは自由にアレンジ
可能となっていることが望ましい。そうすれば、ある基
本パターンをベースにしてこれに所定の加工を加えて行
くことで所望のパターンが出来上がるので、徒に多くの
基本パターンを準備しておく必要がなくなるからであ
る。
可能となっていることが望ましい。そうすれば、ある基
本パターンをベースにしてこれに所定の加工を加えて行
くことで所望のパターンが出来上がるので、徒に多くの
基本パターンを準備しておく必要がなくなるからであ
る。
【００３３】パターンエディットシート６にこのような
基本パターンを構成するベーシックパターンシート１６
を加えておくことによって、開始時のデータの書き込み
を迅速に行うことができ、エディット作業をスムーズに
進めることが可能になる。但し、本発明においてはこの
ベーシックパターンシート１６は省略することも可能で
ある。
基本パターンを構成するベーシックパターンシート１６
を加えておくことによって、開始時のデータの書き込み
を迅速に行うことができ、エディット作業をスムーズに
進めることが可能になる。但し、本発明においてはこの
ベーシックパターンシート１６は省略することも可能で
ある。
【００３４】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００３５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００３６】(1).すなわち、本発明のアルゴリズミック
パターンエディタによれば、パターンエディットシート
上にメモリセルに対応したデータ入出力セルにより仮想
メモリマトリックスをビジュアル化し、メモリセルでの
動作をこのデータ入出力セル上に指示するようにしてい
るので、画面を見ながら動作イメージをそのまま入力す
ることでアルゴリズミックパターンが作成される。した
がって、専用のプログラム言語を習熟することなくアル
ゴリズミックパターンを作成することが可能になる。
パターンエディタによれば、パターンエディットシート
上にメモリセルに対応したデータ入出力セルにより仮想
メモリマトリックスをビジュアル化し、メモリセルでの
動作をこのデータ入出力セル上に指示するようにしてい
るので、画面を見ながら動作イメージをそのまま入力す
ることでアルゴリズミックパターンが作成される。した
がって、専用のプログラム言語を習熟することなくアル
ゴリズミックパターンを作成することが可能になる。
【００３７】(2).また、書き込みデータの基本パターン
が表されたベーシックパターンシートが加えられていれ
ば、開始時のデータの書き込みを迅速に行うことができ
てエディット作業をスムーズに進めることが可能にな
る。
が表されたベーシックパターンシートが加えられていれ
ば、開始時のデータの書き込みを迅速に行うことができ
てエディット作業をスムーズに進めることが可能にな
る。
【００３８】(3).ベーシックパターンシートの基本パタ
ーンがアレンジ可能となっていれば、基本パターンをベ
ースに所望のパターンを構成することができるので、数
多くの基本パターンを準備しておく必要がなくなる。
ーンがアレンジ可能となっていれば、基本パターンをベ
ースに所望のパターンを構成することができるので、数
多くの基本パターンを準備しておく必要がなくなる。
【図１】本発明の一実施の形態によるアルゴリズミック
パターンを生成するパターン作成装置を示す斜視図であ
る。
パターンを生成するパターン作成装置を示す斜視図であ
る。
【図２】図１のパターン作成装置のディスプレイに表示
されたパターンエディットシートの一例を示す概略図で
ある。
されたパターンエディットシートの一例を示す概略図で
ある。
【図３】図１のパターン作成装置のディスプレイに表示
されたパターンエディットシートの一例を示す概略図で
ある。
されたパターンエディットシートの一例を示す概略図で
ある。
【図４】図１のパターン作成装置のディスプレイに表示
されたパターンエディットシートの一例を示す概略図で
ある。
されたパターンエディットシートの一例を示す概略図で
ある。
【図５】図１のパターン作成装置のディスプレイに表示
されたベーシックパターンシートの一例を示す概略図で
ある。
されたベーシックパターンシートの一例を示す概略図で
ある。
【図６】図５のベーシックパターンシートに表された書
き込みデータの他の基本パターンを示す説明図である。
き込みデータの他の基本パターンを示す説明図である。
１ 本体 ２ ディスプレイ（表示手段） ３ キーボート ４ マウス ５ アルゴリズミックパターンエディタ ６ パターンエディットシート ７ データ入出力セル ８ 仮想メモリマトリックス ９ スキャン方向指示部 ９ａ Ｘ−スキャンモード ９ａ1 選択ポイント ９ｂ Ｙ−スキャンモード ９ｂ1 選択ポイント ９ｃ ダイアゴナルスキャンモード ９ｃ1 選択ポイント １０ スキャンエリア指示部 １１ アドレス表示部 １６ ベーシックパターンシート
Claims (4)
- 【請求項１】 半導体チップ上に形成されたメモリＩＣ
の電気的機能試験を行うアルゴリズムを所定の算法に基
づいて生成するアルゴリズミックパターンエディタであ
って、 複数設けられて選択的に表示手段上に表示され、それぞ
れ１種類のアルゴリズミックパターンを編集するパター
ンエディットシートと、 それぞれの前記パターンエディットシートに表示され、
前記メモリＩＣのメモリ領域に対応してマトリックス状
に表された仮想メモリマトリックスと、 前記メモリ領域を構成するメモリセルに対応して前記仮
想メモリマトリックスを構成し、指定された場所に指定
された順序でデータの書き込みを行い、指定された順序
でこのデータの読み出しを行う動作パターンが生成され
るとともにこれが対応した前記メモリセルで実行される
データ入出力セルと、 それぞれの前記パターンエディットシートに選択的に表
示され、前記動作パターンのスキャン方向が複数種表さ
れたスキャン方向指示部とを有することを特徴とするア
ルゴリズミックパターンエディタ。 - 【請求項２】 請求項１記載のアルゴリズミックパター
ンエディタにおいて、前記データ入出力セルへ書き込む
データの基本パターンが表示された少なくとも１種類以
上のベーシックパターンシートを有することを特徴とす
るアルゴリズミックパターンエディタ。 - 【請求項３】 請求項２記載のアルゴリズミックパター
ンエディタにおいて、前記ベーシックパターンシートは
その基本パターンがアレンジ可能とされていることを特
徴とするアルゴリズミックパターンエディタ。 - 【請求項４】 請求項１、２または３記載のアルゴリズ
ミックパターンエディタにおいて、前記パターンエディ
ットシートには前記動作パターンが実行される前記仮想
メモリマトリックスの範囲を指定するスキャンエリア指
示部が表示されていることを特徴とするアルゴリズミッ
クパターンエディタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8058143A JPH09251800A (ja) | 1996-03-14 | 1996-03-14 | アルゴリズミックパターンエディタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8058143A JPH09251800A (ja) | 1996-03-14 | 1996-03-14 | アルゴリズミックパターンエディタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09251800A true JPH09251800A (ja) | 1997-09-22 |
Family
ID=13075780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8058143A Pending JPH09251800A (ja) | 1996-03-14 | 1996-03-14 | アルゴリズミックパターンエディタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09251800A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103135049A (zh) * | 2011-11-28 | 2013-06-05 | 爱德万测试株式会社 | 测试图形生成装置、测试程序生成装置、生成方法及测试装置 |
-
1996
- 1996-03-14 JP JP8058143A patent/JPH09251800A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103135049A (zh) * | 2011-11-28 | 2013-06-05 | 爱德万测试株式会社 | 测试图形生成装置、测试程序生成装置、生成方法及测试装置 |
| JP2013113665A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置 |
| KR101422212B1 (ko) * | 2011-11-28 | 2014-08-13 | 가부시키가이샤 어드밴티스트 | 시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치 |
| US8904247B2 (en) | 2011-11-28 | 2014-12-02 | Advantest Corporation | Test pattern generation apparatus, test program generation apparatus, generation method, program, and test apparatus |
| CN103135049B (zh) * | 2011-11-28 | 2015-08-26 | 爱德万测试株式会社 | 测试图形生成装置、测试程序生成装置、生成方法及测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860001071B1 (ko) | 문서편집(文書編輯)방법 | |
| JPH0320754B2 (ja) | ||
| US6453276B1 (en) | Method and apparatus for efficiently generating test input for a logic simulator | |
| JPH0320752B2 (ja) | ||
| JPH09251800A (ja) | アルゴリズミックパターンエディタ | |
| CN114002583A (zh) | 基于集成电路自动测试系统的图样编辑工具和方法 | |
| JPS59223483A (ja) | 表示装置 | |
| JP2004118649A (ja) | メニュー選択型試験プログラムツールの生成方法及び装置 | |
| JPH06274303A (ja) | マルチウィンドウ表示方法 | |
| JP2004118301A (ja) | 展開型試験プログラムツールの生成方法及び装置 | |
| JPH02150919A (ja) | 分割表示時における状態表示行の表示方式 | |
| JPH09167170A (ja) | 電子回路の設計方法、半導体メモリの設計方法及びデータ処理システム | |
| JPS6265175A (ja) | グラフイツク描画消去装置 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPH0731671B2 (ja) | 数式入力編集方式 | |
| JPH08221457A (ja) | レイアウトパターン発生装置 | |
| JPS6125241A (ja) | 図形作成端末装置の表示・作図方法 | |
| Besant et al. | The use of computer aided design techniques in printed circuit layouts | |
| JPH07325931A (ja) | 画像処理装置 | |
| JPH0749955A (ja) | 棒グラフの出力方法および出力装置 | |
| JPH0371270A (ja) | 図形ピッキング方法およびその装置 | |
| KR20090009503A (ko) | 선체 블록용 치수품질 검사기준 문서 작성 시스템 및 방법 | |
| JPS62108285A (ja) | 文書作成装置のレイアウト表示方式 | |
| JPS6324371A (ja) | 文字パタ−ン拡大装置 | |
| JPH02105259A (ja) | パターン露光装置用データ作成方法 |