KR101422212B1 - 시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치 - Google Patents

시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치 Download PDF

Info

Publication number
KR101422212B1
KR101422212B1 KR1020120121252A KR20120121252A KR101422212B1 KR 101422212 B1 KR101422212 B1 KR 101422212B1 KR 1020120121252 A KR1020120121252 A KR 1020120121252A KR 20120121252 A KR20120121252 A KR 20120121252A KR 101422212 B1 KR101422212 B1 KR 101422212B1
Authority
KR
South Korea
Prior art keywords
test
cycle
generating
sequence
user
Prior art date
Application number
KR1020120121252A
Other languages
English (en)
Other versions
KR20130059268A (ko
Inventor
타쿠야 토요다
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20130059268A publication Critical patent/KR20130059268A/ko
Application granted granted Critical
Publication of KR101422212B1 publication Critical patent/KR101422212B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26Measuring noise figure; Measuring signal-to-noise ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(과제) 시험 장치의 하드웨어 사양 및 시험 장치용의 프로그램 언어에 밝지 않은 유저라도, 시험 패턴을 용이하게 작성시키는 장치를 제공한다.
(해결 수단) 복수의 단자를 가지는 피시험 디바이스와의 사이에서 통신하는 시험 패턴을 생성하는 시험 패턴 생성 장치에 있어서, 기본 사이클 중에 복수의 단자의 각각과의 사이에서 통신하는 신호 패턴을 나타내는 사이클 프리미티브를 유저의 지시에 기초하여 생성하는 프리미티브 생성부와, 유저의 지시에 기초하여 복수의 사이클 프리미티브를 배열해, 복수의 기본 사이클 분의 신호 패턴을 나타내는 디바이스 사이클을 생성하는 디바이스 사이클 생성부와, 유저의 지시에 기초하여 복수의 디바이스 사이클을 배열해, 피시험 디바이스에 공급하는 시험 패턴의 시컨스를 생성하는 시컨스 생성부를 포함하는 시험 패턴 생성 장치를 제공한다.

Description

시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치{TEST PATTERN GENERATING APPARATUS, TEST PROGRAM GENERATING APPARATUS, GENERATING METHOD, PROGRAM AND TEST APPARATUS}
본 발명은, 시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치에 관한 것이다.
종래, 피시험 디바이스를 시험 장치로 시험하는 경우, 유저는, 해당 시험 장치용의 프로그램 언어를 이용하여 시험에 따른 시험 프로그램을 작성하고, 시험 프로그램을 디버그하고 나서 시험에 이용하고 있었다(예를 들면, 특허 문헌 1 및 2 참조).
일본특허공개 2006-323706호 공보 일본특허공개 평11-118889호 공보
그렇지만, 이러한 시험 프로그램의, 특히 피시험 디바이스와 통신하는 시험 패턴을 작성하려면 , 유저는, 시험 장치의 하드웨어 사양 및 시험 장치용의 프로그램 언어의 지식 및 프로그래밍 경험 등이 요구되어 시험 패턴을 간단하게 작성하는 것이 곤란하였다.
본 발명의 제1 태양에서는, 복수의 단자를 가지는 피시험 디바이스와의 사이에서 통신하는 시험 패턴을 생성하는 시험 패턴 생성 장치에 있어서, 기본 사이클 중에 복수의 단자의 각각과의 사이에서 통신하는 신호 패턴을 나타내는 사이클 프리미티브를 유저의 지시에 기초하여 생성하는 프리미티브 생성부와, 유저의 지시에 기초하여 복수의 사이클 프리미티브를 배열해, 복수의 기본 사이클 분의 신호 패턴을 나타내는 디바이스 사이클을 생성하는 디바이스 사이클 생성부와, 유저의 지시에 기초하여 복수의 디바이스 사이클을 배열해, 피시험 디바이스에 공급하는 시험 패턴의 시컨스를 생성하는 시컨스 생성부를 포함하는 시험 패턴 생성 장치 및 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 패턴 생성 장치(100)의 구성례를 시컨스(10)와 함께 도시한다.
도 2는 본 실시 형태에 관한 프리미티브 생성부(110)가 유저에게 표시하는 설정 화면(200)의 구성례를 도시한다.
도 3은 본 실시 형태에 관한 디바이스 사이클 생성부(130)가 유저에게 표시하는 설정 화면(300)의 구성례를 도시한다.
도 4는 본 실시 형태에 관한 시컨스 생성부(150)가 유저에게 표시하는 설정 화면(360)의 구성례를 도시한다.
도 5는 본 실시 형태에 관한 시험 프로그램 생성 장치(400)의 구성례를 시험 프로그램(20)과 함께 도시한다.
도 6은 본 실시 형태에 관한 시험 장치(500)의 구성례를 피시험 디바이스(30)와 함께 도시한다.
도 7은 컴퓨터(1900)의 하드웨어 구성의 일례를 도시한다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 특허 청구의 범위에 포함되는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되어 있는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은 본 실시 형태에 관한 시험 패턴 생성 장치(100)의 구성례를 시컨스(10)와 함께 도시한다. 시험 패턴 생성 장치(100)는, 복수의 단자를 가지는 피시험 디바이스와의 사이에서 통신하는 시험 패턴을 생성한다. 시험 패턴 생성 장치(100)는, 프리미티브 생성부(110)와, 프리미티브 기억부(120)와, 디바이스 사이클 생성부(130)와, 디바이스 사이클 기억부(140)와, 시컨스 생성부(150)를 구비한다.
프리미티브 생성부(110)는, 기본 사이클 중에 복수의 단자의 각각과의 사이에서 통신하는 신호 패턴을 나타내는 사이클 프리미티브(122)를 유저의 지시에 기초하여 생성한다. 여기서, 기본 사이클은, 시험 장치가 피시험 디바이스와 송수신하는 신호의 1 사이클이며, 시험 장치를 발생할 수 있는 신호의 최소 단위이어도 된다. 또한, 사이클 프리미티브(122)는, 기본 사이클 내에서의 신호 패턴의 구성 요소이다.
프리미티브 생성부(110)는, 사이클 프리미티브(122)를 파형도로 생성한다. 프리미티브 생성부(110)는, 신호 파형을 형성하는 파라미터를 유저가 입력하는 것에 따라 사이클 프리미티브(122)를 생성하여도 된다. 프리미티브 생성부(110)는, 사이클 프리미티브(122)를, 피시험 디바이스의 단자마다 생성한다. 또한, 프리미티브 생성부(110)는, 미리 신호 파형의 모형이 기억되어, 해당 모형을 유저가 호출하여 파라미터를 입력 또는 변경하는 것에 따라 사이클 프리미티브(122)를 생성하여도 된다.
프리미티브 기억부(120)는, 프리미티브 생성부(110)가 생성한 사이클 프리미티브(122)를 기억한다. 프리미티브 기억부(120)는, 유저가 입력한 파라미터 등을 데이터 파일로서 기억하여도 된다. 프리미티브 기억부(120)는, 데이터를 기억하는 메모리 장치이어도 되고, 외부 기억 장치 등이어도 된다. 또한, 프리미티브 기억부(120)는, 사이클 프리미티브(122)의 모형이 기억되어도 되고, 프리미티브 생성부(110)가 해당 모형을 호출하여 유저에게 표시하여도 된다.
디바이스 사이클 생성부(130)는, 유저의 지시에 기초하여 복수의 사이클 프리미티브(122)를 배열해, 복수의 기본 사이클 분의 신호 패턴을 나타내는 디바이스 사이클을 생성한다. 여기서, 디바이스 사이클은, 피시험 디바이스에서 명령 또는 응답 등의 의미가 있는 신호 단위로 생성되어도 된다. 디바이스 사이클 생성부(130)는, 디바이스 사이클을 파형도로 생성한다.
디바이스 사이클 기억부(140)는, 디바이스 사이클 생성부(130)가 생성하는 디바이스 사이클을 기억한다. 디바이스 사이클 기억부(140)는, 데이터를 기억하는 메모리 장치이어도 되고, 외부 기억 장치 등이어도 된다.
시컨스 생성부(150)는, 유저의 지시에 기초하여 복수의 디바이스 사이클을 배열해, 피시험 디바이스에 공급하는 시험 패턴의 시컨스(10)를 생성한다. 시컨스 생성부(150)는, 시험 패턴의 시컨스(10)을 표 형식으로 생성한다. 즉, 시컨스 생성부(150)는, 유저의 지정에 의해, 디바이스 사이클을 표 형식으로 배열해, 해당 디바이스 사이클의 배열을 기술한 시컨스(10)를 시험 패턴으로서 출력한다.
도 2는 본 실시 형태에 관한 프리미티브 생성부(110)가 유저에게 표시하는 설정 화면(200)의 구성례를 도시한다. 설정 화면(200)은, 단자 정보 표시부(210)와, 파형 정보 표시부(220)와, 드라이버 동작 범위 표시부(230)와, 스트로브 정보 표시부(240)와, 파형 설명부(250)를 가진다.
단자 정보 표시부(210)는, 통신해야 할 피시험 디바이스의 단자 정보를 표시한다. 단자 정보 표시부(210)는, 단자의 명칭, 정부 논리, 단자 종류, 사이클 시간 등의 단자 정보를 표시한다. 단자 정보 표시부(210)는, 이러한 단자 정보를 입력하는 단자 정보 입력부에서 유저가 입력한 결과를 표시하여도 된다. 이 경우, 단자 정보 입력부는, 단자 정보를 입력하는 화면을 표시해 유저에게 단자 정보를 입력시켜도 된다. 또한, 단자 정보 표시부(210)는, 표시한 영역을 유저가 조작하는 것으로, 단자 정보를 입력 및 변경시켜도 된다.
예를 들면, 단자 정보 표시부(210)는, 단자의 명칭을 「Device Pin」이라고 나타낸 영역에 표시한다. 또한, 단자 정보 표시부(210)는, 해당 단자의 정부 논리를 「P/N」이라고 나타낸 영역에, 정논리인 경우는 「POSITIVE」, 부논리인 경우는 「NEGATIVE」라고 표시한다.
또한, 단자 정보 표시부(210)는, 단자의 종류를 「type」이라고 나타낸 영역에, 해당 단자가 입출력 단자인 경우는 「IO」, 드라이버 단자인 경우는 「IN」, 고전압 드라이버 단자인 경우는 「INH」, 컴퍼레이터 단자인 경우는 「OUT」이라고 표시한다. 여기서, 입출력 단자는, 패턴 신호를 입력 및 출력하는 단자이고, 드라이버 단자는, 패턴 신호를 입력하는 단자이고, 컴퍼레이터 단자는 응답 신호를 출력하는 단자이다.
또한, 단자 정보 표시부(210)는, 사이클 프리미티브(122)의 1 사이클의 시간을 「Rate」라고 나타낸 영역에 표시하여도 된다. 본 도면에서, 유저가, 피시험 디바이스의 「CLE」 단자에, 정논리로, 드라이버 단자로 한 1 사이클 300 ns의 사이클 프리미티브(122)를 생성하는 예를 도시한다.
파형 정보 표시부(220)는, 생성하는 사이클 프리미티브(122)의 파형 정보를 유저의 입력에 따라 표시한다. 파형 정보 표시부(220)는, 사이클 프리미티브(122)의 파형 모드, 데이터, 타이밍 값 등의 정보를 표시한다. 파형 정보 표시부(220)는, 표시한 영역을 유저가 조작하는 것으로, 파형 정보를 입력 및 변경시켜도 된다.
예를 들면, 파형 정보 표시부(220)는, 파형 모드를 「Wave Form」이라고 나타낸 영역에 표시한다. 여기서, 파형 정보 표시부(220)는, 파형 모드로서 NRZ 파형, 반전 NRZ 파형, RZ 파형, 반전 RZ 파형, 하이 신호, 로우 신호 또는 오픈 등을 문자 또는 아이콘 등으로 표시해 유저에게 선택시켜도 된다. 본 도면에서, 유저가 NRZ 파형을 선택 입력한 것에 따라, 파형 정보 표시부(220)는, NRZ 파형을 나타내는 아이콘을 표시하는 예를 도시한다.
또한, 파형 정보 표시부(220)는, 파형의 데이터 값을 「Data」라고 나타낸 영역에, 「1」 또는 「0」이라고 표시한다. 또한, 파형 정보 표시부(220)는, 파형의 제1 타이밍 값을 「e1」이라고 나타낸 영역에 표시한다. 또한, 파형 정보 표시부(220)는, 파형의 제2 타이밍 값을 「e2」라고 나타낸 영역에 표시한다. 파형 정보 표시부(220)는, 제1 타이밍 값을 파형의 상승 타이밍 값으로서, 제2 타이밍 값을 파형의 하강 타이밍 값으로서 유저에게 입력시켜도 된다.
드라이버 동작 범위 표시부(230)는, 생성하는 패턴 신호 가운데, 피시험 디바이스에 입력시키는 드라이버 신호로서 동작하는 범위의 파형 정보를, 유저의 입력에 따라 표시한다. 드라이버 동작 범위 표시부(230)는, 사이클 프리미티브(122)의 파형 모드, 타이밍 값 등의 파형 정보를 표시한다. 드라이버 동작 범위 표시부(230)는, 표시한 영역을 유저가 조작하는 것으로, 파형 정보를 입력 및 변경시켜도 된다.
드라이버 동작 범위 표시부(230)는, 단자 정보 표시부(210)의 「type」 영역이 「IO」라고 표시되고, 피시험 디바이스의 입출력 단자와 통신하는 경우에 유저 입력이 유효로 된다. 시험 패턴 생성 장치(100)는, 예를 들면, 드라이버 동작 범위 표시부(230)의 「Driver Enable」이라고 나타낸 영역의 체크 박스에 유저가 체크한 것에 따라, 유저가 입력한 파형을 드라이버 신호로서 생성한다.
드라이버 동작 범위 표시부(230)는, 파형 모드를 「Wave Form」이라고 나타낸 영역에 표시한다. 드라이버 동작 범위 표시부(230)는, 파형 모드로서 NRZ 파형, RZ 파형 등을 문자 또는 아이콘 등으로 표시해 유저에게 선택시켜도 된다.
또한, 드라이버 동작 범위 표시부(230)는, 파형의 제3 타이밍 값을 「d1」이라고 나타낸 영역에 표시한다. 또한, 드라이버 동작 범위 표시부(230)는, 파형의 제4 타이밍 값을 「d2」라고 나타낸 영역에 표시한다. 드라이버 동작 범위 표시부(230)는, 제3 타이밍 값을 드라이버 파형의 개시 타이밍 값으로 하고, 제2 타이밍 값을 드라이버 파형의 종료 타이밍 값으로서 유저에게 입력시켜도 된다.
스트로브 정보 표시부(240)는, 피시험 디바이스로부터의 출력 신호를 스트로브 신호의 타이밍에 비교 판정을 실행하는 경우의 스트로브 정보를, 유저의 입력에 따라 표시한다. 스트로브 정보 표시부(240)는, 기대값, 스트로브 신호 종류, 스트로브 위치 등의 스트로브 정보를 표시한다. 스트로브 정보 표시부(240)는, 표시한 영역을 유저가 조작하는 것으로, 스트로브 정보를 입력 및 변경시켜도 된다.
스트로브 정보 표시부(240)는, 단자 정보 표시부(210)의 「type」 영역이 「IO」 또는 「OUT」이라고 표시되어, 피시험 디바이스의 출력 단자와 통신하는 경우에 유저 입력이 유효로 된다. 시험 패턴 생성 장치(100)는, 예를 들면, 스트로브 정보 표시부(240)의 「Comparison Enable」이라고 나타낸 영역의 체크 박스에 유저가 체크한 것에 따라, 유저가 입력한 스트로브 위치로 기대값과의 비교 판정을 하는 패턴 신호를 생성한다.
스트로브 정보 표시부(240)는, 기대값을 「Exp」라고 나타낸 영역에 표시한다. 스트로브 정보 표시부(240)는, 기대값으로서 「1」, 「0」, 「하이」 또는 「로우」 등을 문자 또는 아이콘 등으로 표시해 유저에게 선택시켜도 된다. 또한, 스트로브 정보 표시부(240)는, 스트로브 신호 종류를 「Type」이라고 나타낸 영역에 표시한다. 스트로브 정보 표시부(240)는, 하나의 스트로브 신호 위치로 비교 판정하는 스트로브 신호 종류로서 「Single」, 2개의 스트로브 신호 위치의 사이의 범위에서 비교 판정하는 스트로브 신호 종류로서 「Window」라고 표시해 유저에게 선택시켜도 된다.
또한, 스트로브 정보 표시부(240)는, 파형의 제5 타이밍 값을 「s1」이라고 나타낸 영역에 표시한다. 또한, 스트로브 정보 표시부(240)는, 파형의 제6 타이밍 값을 「s2」라고 나타낸 영역에 표시한다. 스트로브 정보 표시부(240)는, 제5 타이밍 값을 「Single」 스트로브의 스트로브 위치 또는 「Window」 스트로브의 비교 판정 개시 위치로 하고, 제6 타이밍 값을 「Window」 스트로브의 비교 판정 종료 위치로서 유저에게 입력시켜도 된다.
파형 설명부(250)는, 파형과, 파형을 형성하는 파라미터와의 시간적 위치 관계를 표시한다. 파형 설명부(250)는, 대체로의 시간적 위치 관계를 표시해, 설정하는 파라미터와 파형의 관계를 유저에게 파악시킨다. 본 도면에서, 파형 설명부(250)는, 제1 내지 제6 타이밍 값을, 실선 또는 파선에 의한 파형의 개략적인 도형과 함께 표시하는 예를 도시한다.
이상과 같이, 본 실시 형태에 관한 프리미티브 생성부(110)는, 피시험 디바이스와 송수신하는 신호의 1 사이클 분의 파형의 정보를 표시해, 유저의 입력에 따라 사이클 프리미티브(122)를 생성한다. 프리미티브 생성부(110)는, 라디오 버튼, 체크 박스, 슬라이더, 스핀 버튼, 리스트 박스, 드롭 다운 리스트 및 텍스트 박스 등의 그래피컬 유저 인터페이스를 이용해 유저 입력시키므로, 유저는, 시험 장치의 하드웨어 사양 및 시험 장치용의 프로그램 언어 등을 의식하지 않고, 사이클 프리미티브(122)를 생성할 수 있다.
도 3은 본 실시 형태에 관한 디바이스 사이클 생성부(130)가 유저에게 표시하는 설정 화면(300)의 구성례를 도시한다. 설정 화면(300)은, 번호 표시부(310)와, 명칭 표시부(320)와, 단자 명칭 표시부(330)와, 파형 표시 영역(340)을 가진다.
번호 표시부(310)는, 배열한 사이클 프리미티브(122)의 번호를 표시한다. 번호 표시부(310)는, 사이클 프리미티브(122)의 신호 파형을 디바이스 사이클로 하여 통신하는 순으로 번호를 교부해 표시하여도 된다.
명칭 표시부(320)는, 배열한 사이클 프리미티브(122)의 명칭을 표시한다. 여기서, 사이클 프리미티브(122)의 명칭은, 사이클 프리미티브(122)에 부여된 파일명이어도 되고, 이에 대신해, 사이클 프리미티브(122)에 부여된 라벨이어도 된다.
단자 명칭 표시부(330)는, 피시험 디바이스의 단자 명칭을 표시한다. 도면 중에서, 단자 명칭 표시부(330)는, 피시험 디바이스의 「LOOP」, 「ALE」, 「CE#」 및 「WE#」단자의 4개의 단자 명칭을 표시하는 예를 도시한다.
파형 표시 영역(340)은, 배열한 사이클 프리미티브(122)의 파형도를 표시한다. 본 도면에서, 유저는 「cp1」, 「cp2」 및 「cp3」의 3개의 사이클 프리미티브(122)를 순서대로 디바이스 사이클로 하여 배열한 것에 따라, 해당 3개의 사이클 프리미티브(122)의 파형도를 표시한 예를 도시한다.
여기서, 디바이스 사이클 생성부(130)는, 디바이스 사이클을 파형도로 생성하는 중에 유저의 지시를 받으면, 표 형식의 타이밍 표를 편집하는 타이밍 에디터를 시작해 신호 패턴의 타이밍 값을 설정시킨다. 즉, 디바이스 사이클 생성부(130)는, 유저의 지시에 따라, 디바이스 사이클의 타이밍의 수치를 표 형식으로 하여 표시해 편집시키는 타이밍 에디터를 시작해 타이밍의 수치를 유저에게 편집시킨다. 이에 의해, 디바이스 사이클 생성부(130)는, 디바이스 사이클의 파형을 파형도로 확인하면서, 타이밍의 구체적인 수치를 직접 편집할 수 있다.
또한, 디바이스 사이클 생성부(130)는, 디바이스 사이클 중에 루프 처리를 포함하여 생성한다. 디바이스 사이클 생성부(130)는, 유저의 지정에 따라, 1 이상의 사이클 프리미티브(122)를 지정 회수만큼 루프하는 처리를 포함하여도 된다. 여기서, 디바이스 사이클 생성부(130)는, 번호 표시부(310)의 번호로, 루프 범위를 유저에게 지정시켜도 된다.
또한, 디바이스 사이클 생성부(130)는, 비교 판정하면서 지정 회수만큼 루프 시키는 루프 처리를 디바이스 사이클 중에 포함하여도 된다. 이 경우, 디바이스 사이클 생성부(130)는, 비교 판정한 결과, 기대값과 일치한 경우의 처리 및 기대값과 일치하지 않은 경우의 처리를 유저에게 지정시켜도 된다.
또한, 디바이스 사이클 생성부(130)는, 디바이스 사이클 중에 루프 처리를 포함하는 경우에, 유저가 루프 변수를 지정하는 것에 따라, 파형 표시 영역(340)의 파형도 또는 타이밍 표에 루프 변수의 명칭을 표시하여도 된다. 이 경우, 디바이스 사이클 생성부(130)는, 설정 화면(300)에 루프 변수의 명칭을 표시하여도 된다. 본 도면에서, 파형 표시 영역(340)은, 루프 변수 「LP1」를 표시하는 예를 나타냈다. 여기서, 디바이스 사이클 생성부(130)는, 루프 변수 「LP1」를 유저가 클릭하는 것으로, 루프 처리의 상세를 표시시켜도 된다.
이와 같이, 디바이스 사이클 생성부(130)는, 사이클 프리미티브(122)의 파형도를 표시시키면서, 유저에게 디바이스 사이클을 생성시킬 수 있다. 따라서, 유저는, 시험 장치의 하드웨어 사양 및 시험 장치용의 프로그램 언어 등을 의식하지 않고, 디바이스 사이클을 생성할 수 있다.
도 4는 본 실시 형태에 관한 시컨스 생성부(150)가 유저에게 표시하는 설정 화면(360)의 구성례를 도시한다. 설정 화면(360)은, 시컨스(10)에 포함되는 디바이스 사이클을 표 형식으로 표시한다. 설정 화면(360)은, 실행 지정열(362)과, 번호 표시열(364)과, 명칭 표시열(366)을 가진다.
실행 지정열(362)은, 동일한 행에 표시된 디바이스 사이클을 실행하는지 여부를 지정한다. 실행 지정열(362)은, 체크 박스를 포함해, 유저가 해당 체크 박스에 체크를 넣은 것에 따라, 체크를 넣은 행에 입력된 디바이스 사이클을 실행해야 할 디바이스 사이클로 된다.
번호 표시열(364)은, 행 번호를 나타내는 열이다. 번호 표시열(364)은, 표의 제1 행으로부터, 번호를 1로부터 순서대로 할당하여도 된다. 시컨스 생성부(150)는, 해당 번호를, 디바이스 사이클의 신호 파형을 패턴 신호로서 통신하는 순서의 번호로 하여도 된다.
명칭 표시열(366)은, 디바이스 사이클의 명칭을 표시한다. 여기서, 디바이스 사이클의 명칭은, 디바이스 사이클에 부여된 파일명이어도 되고, 이에 대신해, 디바이스 사이클에 부여된 라벨이어도 된다.
여기서, 시컨스 생성부(150)는, 시험 패턴의 시컨스 중에 루프 처리를 포함해 생성한다. 시컨스 생성부(150)는, 유저의 지정에 따라, 1 이상의 디바이스 사이클을 지정 회수만큼 루프하는 처리를 포함하여도 된다. 여기서, 시컨스 생성부(150)는, 번호 표시열(364)에 표시된 번호로, 루프 범위를 유저에게 지정시켜도 된다.
또한, 시컨스 생성부(150)는, 비교 판정하면서 지정 회수만큼 루프시키는 루프 처리를 시컨스 중에 포함하여도 된다. 이 경우, 시컨스 생성부(150)는, 비교 판정한 결과, 기대값과 일치한 경우의 처리 및 기대값과 일치하지 않은 경우의 처리를 유저에게 지정시켜도 된다.
시컨스 생성부(150)는, 시험 패턴의 시컨스 중에 루프 처리를 포함하는 경우에, 유저가 루프 변수를 지정하는 것에 따라, 표 형식의 시컨스에 루프 변수의 명칭을 표시한다. 이 경우, 시컨스 생성부(150)는, 설정 화면(360)에 루프 정보 표시열(368)을 마련해 루프 변수의 명칭을 표시하여도 된다. 본 도면에서, 루프 정보 표시열(368)은, 루프 변수 「loop_w_d」를 표시하는 예를 나타냈다. 여기서, 시컨스 생성부(150)는, 루프 변수 「loop_w_d」를 유저가 클릭하는 것으로, 루프 처리의 상세를 표시시켜도 된다.
이와 같이, 시컨스 생성부(150)는, 유저가 지정한 디바이스 사이클을 표 형식으로 한 설정 화면(360)을 표시해, 유저에게 시컨스(10)를 생성시킨다. 이에 의해, 유저는, 시험 장치의 하드웨어 사양 및 시험 장치용의 프로그램 언어 등을 의식하지 않고, 시험 패턴인 시컨스(10)를 생성할 수 있다.
도 5는 본 실시 형태에 관한 시험 프로그램 생성 장치(400)의 구성례를 시험 프로그램(20)과 함께 도시한다. 시험 프로그램 생성 장치(400)는, 복수의 단자를 가지는 피시험 디바이스의 시험 프로그램을 생성한다. 시험 프로그램 생성 장치(400)는, 도 1 내지 도 4로 설명한 시험 패턴 생성 장치(100)와, 시컨스 보존부(410)와, 변수 입력부(420)와, 파라미터 보존부(430)와, 프로그램 생성부(440)를 구비한다.
시컨스 보존부(410)는, 시험 패턴 생성 장치(100)가 생성한 시험 패턴의 시컨스(10)를, 시험 패턴 파일로서 보존한다. 시컨스 보존부(410)는, 데이터를 기억하는 메모리 장치이어도 되고, 외부 기억 장치 등이어도 된다.
변수 입력부(420)는, 유저의 지시에 기초하여 시험 패턴의 시컨스(10)로 이용하는 변수의 값을 입력한다. 변수 입력부(420)는, 변수로서 피시험 디바이스에 대한 어드레스 값 및 데이터 값의 원 데이터를 입력하여도 된다. 또한, 변수 입력부(420)는, 변수로서 시컨스(10) 또는 디바이스 사이클이 포함하는 루프 처리의 루프 회수를 지정하는 값을 입력하여도 된다.
변수 입력부(420)는, 디바이스 사이클 생성부(130) 또는 시컨스 생성부(150)의 설정 화면에서, 유저가 루프 처리의 설정을 지시한 것에 따라 호출되어도 된다. 변수 입력부(420)는, 유저의 지정에 따라 변수를 입력한다.
파라미터 보존부(430)는, 변수 입력부(420)가 입력한 변수를, 파라미터 파일로서 보존한다. 파라미터 보존부(430)는, 데이터를 기억하는 메모리 장치이어도 되고, 외부 기억 장치 등이어도 된다.
프로그램 생성부(440)는, 유저의 지시에 기초하여 시험 프로그램에 시험 패턴 파일 및 파라미터 파일을 대응시켜, 시험 프로그램(20)을 생성한다. 프로그램 생성부(440)는, 실행 형식의 시험 프로그램(20)을 생성하여도 된다.
프로그램 생성부(440)는, 하드웨어 모듈의 알고리즘, 시험 조건 및 시험 플로우의 정보를 가지는 시험 프로그램을 미리 생성하는 것으로, 해당 시험 프로그램에 시험 패턴을 대응시켜 시험 프로그램(20)을 생성한다. 이에 의해, 시험 프로그램 생성 장치(400)는, 시험 장치의 하드웨어 사양 및 시험 장치용의 프로그램 언어 등을 의식하지 않고, 유저가 생성한 시험 패턴을 이용하여, 시험 프로그램(20)을 생성할 수 있다.
도 6은 본 실시 형태에 관한 시험 장치(500)의 구성례를 피시험 디바이스(30)와 함께 도시한다. 시험 장치(500)는, 복수의 단자를 가지는 피시험 디바이스(30)를 시험한다. 시험 장치(500)는, 도 5로 설명한 시험 프로그램 생성 장치(400)와, 시험 프로그램 기억부(510)와, 시험 실행부(520)를 구비한다.
시험 프로그램 기억부(510)는 프로그램 생성 장치(400)가 생성한 시험 프로그램(20)을 기억한다. 시험 프로그램 기억부(510)는 데이터를 기억하는 메모리 장치이어도 되고, 외부 기억 장치 등이어도 된다.
시험 실행부(520)는, 시험 프로그램(20)에서 대응된, 시험 패턴 파일에 지정된 시험 패턴 및 파라미터 파일에 지정된 변수의 값을 이용해 해당 시험 프로그램(20)에 의해 피시험 디바이스(30)의 시험을 실행한다. 시험 실행부(520)는, 아날로그 회로, 디지털 회로, 아날로그/디지털 혼재 회로, 메모리 및 시스템·온·칩(SOC) 등의 적어도 하나의 피시험 디바이스(30)를 시험하여도 된다. 또한, 피시험 디바이스(30)는 메모리 디바이스이어도 된다.
시험 실행부(520)는, 피시험 디바이스(30)를 시험하기 위한 시험 프로그램(20)에 기초하는 시험 신호를 피시험 디바이스(30)에 입력하고, 시험 신호에 따라 피시험 디바이스(30)가 출력하는 출력 신호에 기초하여 피시험 디바이스(30)의 양부를 판정한다. 이와 같이, 시험 실행부(520)는, 시험 패턴 생성 장치(100)로 유저가 생성시킨 시컨스(10)를 이용한 시험 프로그램(20)에 기초하여, 시험을 실행할 수 있다.
이상의 본 실시예에서, 시험 실행부(520)는, 시험 프로그램 생성 장치(400)와 함께 시험 장치(500)에 구비되는 것을 설명하였다. 이에 대신해, 시험 실행부(520)는, 시험 프로그램 생성 장치(400)의 외부에 설치되는 시험 장치이어도 된다. 이 경우, 도면 중의 시험 프로그램 생성 장치(400) 및 시험 프로그램 기억부(510)는, 개별의 시험 프로그램 생성 장치이어도 되고, 해당 시험 프로그램 생성 장치와 시험 장치와는 전기적으로 접속되어도 된다. 여기서, 시험 프로그램 생성 장치와 시험 장치는, 유선 및/또는 무선 통신에 의한 네트워크로 접속되어도 된다.
이에 의해, 시험 프로그램 생성 장치는, 퍼스널·컴퓨터 또는 워크스테이션등의 계산기 장치로 구축할 수 있어 시험 장치와는 다른 장소에서 시험 프로그램을 생성할 수 있다. 또한, 계산기 장치 내에서 시험 프로그램을 생성할 수 있으므로, 해당 시험 프로그램을 디버그하는 애플리케이션을 해당 계산기 장치 내에서 실행하는 것으로, 효율적으로 시험 프로그램을 생성할 수 있다. 또한, 계산기 장치는, 시험 결과의 평가·해석 애플리케이션을 실행하는 것으로, 시험 장치가 시험을 실행하는 중에, 유저는 시험 결과의 평가 및 해석 작업을 할 수 있다.
도 7은 컴퓨터(1900)의 하드웨어 구성의 일례를 도시한다. 본 실시 형태에 관한 컴퓨터(1900)는, 호스트·컨트롤러(2082)에 의해 서로 접속되는 CPU(2000), RAM(2020), 그래픽·컨트롤러(2075) 및 표시 장치(2080)를 가지는 CPU 주변부와, 입출력 컨트롤러(2084)에 의해 호스트·컨트롤러(2082)에 접속되는 통신 인터페이스(2030), 하드 디스크 드라이브(2040) 및 DVD 드라이브(2060)를 가지는 입출력부와, 입출력 컨트롤러(2084)에 접속되는 ROM(2010), 플렉시블 디스크·드라이브(2050) 및 입출력 칩(2070)을 가지는 레거시 입출력부를 구비한다.
호스트·컨트롤러(2082)는, RAM(2020)과 높은 전송 레이트로 RAM(2020)을 액세스하는 CPU(2000) 및 그래픽·컨트롤러(2075)를 접속한다. CPU(2000)는, ROM(2010) 및 RAM(2020)에 격납된 프로그램에 기초하여 동작하여, 각부의 제어를 실시한다. 그래픽·컨트롤러(2075)는, CPU(2000) 등이 RAM(2020) 내에 마련한 프레임·버퍼 상에 생성하는 화상 데이터를 취득하여, 표시 장치(2080) 상에 표시시킨다. 이에 대신해, 그래픽·컨트롤러(2075)는, CPU(2000) 등이 생성하는 화상 데이터를 격납하는 프레임·버퍼를, 내부에 포함하여도 된다.
입출력 컨트롤러(2084)는, 호스트·컨트롤러(2082)와 비교적 고속인 입출력 장치인 통신 인터페이스(2030), 하드 디스크 드라이브(2040), DVD 드라이브(2060)를 접속한다. 통신 인터페이스(2030)는, 네트워크를 통해서 다른 장치와 통신한다. 하드 디스크 드라이브(2040)는, 컴퓨터(1900) 내의 CPU(2000)가 사용하는 프로그램 및 데이터를 격납한다. DVD 드라이브(2060)는, DVD-ROM(2095)으로부터 프로그램 또는 데이터를 독취하여, RAM(2020)을 통해서 하드 디스크 드라이브(2040)에 제공한다.
또한, 입출력 컨트롤러(2084)에는, ROM(2010)과 플렉시블 디스크·드라이브(2050) 및 입출력 칩(2070)의 비교적 저속인 입출력 장치가 접속된다. ROM(2010)는, 컴퓨터(1900)가 기동 시에 실행하는 부트·프로그램 및/또는 컴퓨터(1900)의 하드웨어에 의존하는 프로그램 등을 격납한다. 플렉시블 디스크·드라이브(2050)는, 플렉시블 디스크(2090)로부터 프로그램 또는 데이터를 독출하여, RAM(2020)을 통해서 하드 디스크 드라이브(2040)에 제공한다. 입출력 칩(2070)은, 플렉시블 디스크·드라이브(2050)를 입출력 컨트롤러(2084)와 접속하는 동시에, 예를 들면 패러럴·포트, 시리얼·포트, 키보드·포트, 마우스·포트 등을 통해서 각종의 입출력 장치를 입출력 컨트롤러(2084)와 접속한다.
RAM(2020)을 통해서 하드 디스크 드라이브(2040)에 제공되는 프로그램은, 플렉시블 디스크(2090), DVD-ROM(2095) 또는 IC 카드 등의 기록 매체에 격납되어 이용자에 의해 제공된다. 프로그램은, 기록 매체로부터 독출되어 RAM(2020)을 통해서 컴퓨터(1900) 내의 하드 디스크 드라이브(2040)에 인스톨되어 CPU(2000)에서 실행된다.
프로그램은, 컴퓨터(1900)에 인스톨되어 컴퓨터(1900)를 시험 패턴 생성 장치(100) 또는 시험 프로그램 생성 장치(400)로서 기능시킨다.
프로그램에 기술된 정보 처리는, 컴퓨터(1900)에 읽어지는 것으로, 소프트웨어와 상술한 각종의 하드웨어 자원이 협동한 구체적 수단인 시험 패턴 생성 장치(100) 또는 시험 프로그램 생성 장치(400)로서 기능한다. 그리고, 이 구체적 수단에 의해, 본 실시 형태에서의 컴퓨터(1900)의 사용 목적에 따른 정보의 연산 또는 가공을 실현함으로써, 사용 목적에 따른 특유의 프리미티브 생성부(110), 프리미티브 기억부(120), 디바이스 사이클 생성부(130), 디바이스 사이클 기억부(140), 시컨스 생성부(150), 시컨스 보존부(410), 변수 입력부(420), 파라미터 보존부(430) 및 프로그램 생성부(440) 등이 구축된다.
일례로서 컴퓨터(1900)와 외부의 장치 등의 사이에서 통신을 실시하는 경우에는, CPU(2000)는, RAM(2020) 상에 로드된 통신 프로그램을 실행해, 통신 프로그램에 기술된 처리 내용에 기초하여, 통신 인터페이스(2030)에 대해서 통신 처리를 지시한다. 통신 인터페이스(2030)는, CPU(2000)의 제어를 받아, RAM(2020), 하드 디스크 드라이브(2040), 플렉시블 디스크(2090) 또는 DVD-ROM(2095) 등의 기억 장치 상에 설치된 송신 버퍼 영역 등에 기억된 송신 데이터를 독출하여 네트워크로 송신하거나 또는 네트워크로부터 수신한 수신 데이터를 기억 장치 상에 설치된 수신 버퍼 영역 등으로 기입한다. 이와 같이, 통신 인터페이스(2030)는, DMA(다이렉트·메모리·액세스) 방식에 의해 기억 장치와의 사이에 송수신 데이터를 전송하여도 되고, 이에 대신해, CPU(2000)가 전송원의 기억 장치 또는 통신 인터페이스(2030)로부터 데이터를 독출하여, 전송처의 통신 인터페이스(2030) 또는 기억 장치로 데이터를 기입하는 것으로 송수신 데이터를 전송하여도 된다.
또한, CPU(2000)는, 하드 디스크 드라이브(2040), DVD 드라이브(2060)(DVD-ROM(2095)), 플렉시블 디스크·드라이브(2050)(플렉시블 디스크(2090)) 등의 외부 기억 장치에 격납된 파일 또는 데이터베이스 등 중에서, 전부 또는 필요한 부분을 DMA 전송 등에 의해 RAM(2020)으로 독출시켜 RAM(2020) 상의 데이터에 대해서 각종의 처리를 실시한다. 그리고, CPU(2000)는, 처리를 끝낸 데이터를, DMA 전송 등에 의해 외부 기억 장치로 기입하여 되돌린다. 이러한 처리에서, RAM(2020)은, 외부 기억 장치의 내용을 일시적으로 유지하는 것으로 간주할 수 있기 때문에, 본 실시 형태에서는 RAM(2020) 및 외부 기억 장치 등을 메모리, 기억부 또는 기억 장치 등으로 총칭한다. 본 실시 형태에서의 각종의 프로그램, 데이터, 테이블, 데이터베이스 등의 각종의 정보는, 이러한 기억 장치 상에 격납되어, 정보 처리의 대상이 된다. 덧붙여 CPU(2000)는, RAM(2020)의 일부를 캐시 메모리에 유지하여, 캐시 메모리 상에서 읽고 쓰기를 실시할 수도 있다. 이러한 형태에서도, 캐시 메모리는 RAM(2020)의 기능의 일부를 담당하기 때문에, 본 실시 형태에서는, 구별하여 나타내는 경우를 제외하고, 캐시 메모리도 RAM(2020), 메모리 및/또는 기억 장치에 포함되는 것으로 한다.
또한, CPU(2000)는, RAM(2020)으로부터 독출한 데이터에 대해서, 프로그램의 명령열에 의해 지정된, 본 실시 형태 중에 기재한 각종의 연산, 정보의 가공, 조건 판단, 정보의 검색·치환 등을 포함하는 각종의 처리를 실시하여, RAM(2020)으로 기입하여 되돌린다. 예를 들면, CPU(2000)는, 조건 판단을 실시하는 경우에는, 본 실시 형태에서 나타낸 각종의 변수가, 다른 변수 또는 정수와 비교하여, 큰, 작은, 이상, 이하, 동일 등의 조건을 만족하는지 여부를 판단하고, 조건이 성립한 경우(또는 불성립인 경우)에, 다른 명령열로 분기하거나 또는 서브 루틴을 호출한다.
또한, CPU(2000)는, 기억 장치 내의 파일 또는 데이터베이스 등에 격납된 정보를 검색할 수 있다. 예를 들면, 제1 속성의 속성값에 대해 제2 속성의 속성값이 각각 대응된 복수의 엔트리가 기억 장치에 격납되어 있는 경우에, CPU(2000)는, 기억 장치에 격납되어 있는 복수의 엔트리 중에서 제1 속성의 속성값이 지정된 조건과 일치하는 엔트리를 검색하고, 그 엔트리에 격납되어 있는 제2 속성의 속성값을 독출하는 것으로, 소정의 조건을 만족하는 제1 속성에 대응된 제2 속성의 속성값을 얻을 수 있다.
이상으로 나타낸 프로그램 또는 모듈은, 외부의 기록 매체에 격납되어도 된다. 기록 매체로서는, 플렉시블 디스크(2090), DVD-ROM(2095) 외에, DVD 또는 CD 등의 광학 기록 매체, MO 등의 광자기 기록 매체, 테이프 매체, IC 카드 등의 반도체 메모리 등을 이용할 수 있다. 또한, 전용 통신 네트워크 또는 인터넷에 접속된 서버 시스템에 설치한 하드 디스크 또는 RAM 등의 기억 장치를 기록 매체로서 사용하여, 네트워크를 통해서 프로그램을 컴퓨터(1900)에 제공하여도 된다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허 청구의 범위의 기재로부터 분명하다.
특허 청구의 범위, 명세서 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 특허 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선」, 「다음에」등을 이용하여 설명하였다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 시컨스
20 시험 프로그램
30 피시험 디바이스
100 시험 패턴 생성 장치
110 프리미티브 생성부
120 프리미티브 기억부
122 사이클 프리미티브
130 디바이스 사이클 생성부
140 디바이스 사이클 기억부
150 시컨스 생성부
200 설정 화면
210 단자 정보 표시부
220 파형 정보 표시부
230 드라이버 동작 범위 표시부
240 스트로브 정보 표시부
250 파형 설명부
300 설정 화면
310 번호 표시부
320 명칭 표시부
330 단자 명칭 표시부
340 파형 표시 영역
360 설정 화면
362 실행 지정열
364 번호 표시열
366 명칭 표시열
368 루프 정보 표시열
400 시험 프로그램 생성 장치
410 시컨스 보존부
420 변수 입력부
430 파라미터 보존부
440 프로그램 생성부
500 시험 장치
510 시험 프로그램 기억부
520 시험 실행부
1900 컴퓨터
2000 CPU
2010 ROM
2020 RAM
2030 통신 인터페이스
2040 하드 디스크 드라이브
2050 플렉시블 디스크·드라이브
2060 DVD 드라이브
2070 입출력 칩
2075 그래픽·컨트롤러
2080 표시 장치
2082 호스트·컨트롤러
2084 입출력 컨트롤러
2090 플렉시블 디스크
2095 DVD-ROM

Claims (16)

  1. 복수의 단자를 가지는 피시험 디바이스와의 사이에서 통신하는 시험 패턴을 생성하는 시험 패턴 생성 장치에 있어서,
    기본 사이클 중에 상기 복수의 단자의 각각과의 사이에서 통신하는 신호 패턴을 나타내는 사이클 프리미티브를 유저의 지시에 기초하여 생성하는 프리미티브 생성부;
    유저의 지시에 기초하여 복수의 상기 사이클 프리미티브를 배열해, 복수의 기본 사이클 분의 신호 패턴을 나타내는 디바이스 사이클을 생성하는 디바이스 사이클 생성부; 및
    유저의 지시에 기초하여 복수의 상기 디바이스 사이클을 배열해, 상기 피시험 디바이스에 공급하는 상기 시험 패턴의 시컨스를 생성하는 시컨스 생성부
    를 포함하고,
    상기 프리미티브 생성부는, 상기 사이클 프리미티브를 파형도로 생성하고,
    상기 시컨스 생성부는, 상기 시험 패턴의 시컨스를 표 형식으로 생성하는,
    시험 패턴 생성 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 시컨스 생성부는, 상기 시험 패턴의 시컨스 중에 루프 처리를 포함하여 생성하는,
    시험 패턴 생성 장치.
  4. 제3항에 있어서,
    상기 시컨스 생성부는, 상기 시험 패턴의 시컨스 중에 루프 처리를 포함하는 경우에, 유저가 루프 변수를 지정하는 것에 따라, 상기 표 형식의 시컨스에 루프 변수의 명칭을 표시하는,
    시험 패턴 생성 장치.
  5. 제1항, 제3항 및 제4항 중 어느 한 항에 있어서,
    상기 디바이스 사이클 생성부는, 상기 디바이스 사이클을 파형도로 생성하는,
    시험 패턴 생성 장치.
  6. 제5항에 있어서,
    상기 디바이스 사이클 생성부는, 디바이스 사이클을 파형도로 생성하는 중에 유저의 지시를 받으면, 표 형식의 타이밍 표를 편집하는 타이밍 에디터를 시작하여 상기 신호 패턴의 타이밍 값을 설정시키는,
    시험 패턴 생성 장치.
  7. 제6항에 있어서,
    상기 디바이스 사이클 생성부는, 디바이스 사이클 중에 루프 처리를 포함하여 생성하는,
    시험 패턴 생성 장치.
  8. 제7항에 있어서,
    상기 디바이스 사이클 생성부는, 디바이스 사이클 중에 루프 처리를 포함하는 경우에, 유저가 루프 변수를 지정하는 것에 따라, 상기 파형도 또는 상기 타이밍 표에 루프 변수의 명칭을 표시하는,
    시험 패턴 생성 장치.
  9. 복수의 단자를 가지는 피시험 디바이스의 시험 프로그램을 생성하는 시험 프로그램 생성 장치에 있어서,
    기본 사이클 중에 상기 복수의 단자의 각각과의 사이에서 통신하는 신호 패턴을 나타내는 사이클 프리미티브를 유저의 지시에 기초하여 생성하는 프리미티브 생성부와, 유저의 지시에 기초하여 복수의 상기 사이클 프리미티브를 배열해, 복수의 기본 사이클 분의 신호 패턴을 나타내는 디바이스 사이클을 생성하는 디바이스 사이클 생성부와, 유저의 지시에 기초하여 복수의 상기 디바이스 사이클을 배열해, 상기 피시험 디바이스에 공급하는 상기 시험 패턴의 시컨스를 생성하는 시컨스 생성부를 포함한, 상기 피시험 디바이스와의 사이에서 통신하는 시험 패턴을 생성하는 시험 패턴 생성 장치;
    상기 시험 패턴 생성 장치가 생성한 상기 시험 패턴의 시컨스를, 시험 패턴 파일로서 보존하는 시컨스 보존부;
    유저의 지시에 기초하여 상기 시험 패턴의 시컨스로 이용하는 변수의 값을 입력하는 변수 입력부;
    입력한 상기 변수를, 파라미터 파일로서 보존하는 파라미터 보존부; 및
    유저의 지시에 기초하여 상기 시험 프로그램에 상기 시험 패턴 파일 및 상기 파라미터 파일을 대응시켜, 상기 시험 프로그램을 생성하는 프로그램 생성부
    를 포함하는,
    시험 프로그램 생성 장치.
  10. 제9항에 있어서,
    상기 프로그램 생성부는, 실행 형식의 상기 시험 프로그램을 생성하는,
    시험 프로그램 생성 장치.
  11. 제9항에 있어서,
    상기 피시험 디바이스는 메모리 디바이스인,
    시험 프로그램 생성 장치.
  12. 제11항에 있어서,
    상기 변수 입력부는, 변수로서, 상기 메모리 디바이스에 대한 어드레스 값 및 데이터 값의 원 데이터를 입력하는,
    시험 프로그램 생성 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 변수 입력부는, 변수로서, 상기 시컨스 또는 상기 디바이스 사이클이 포함하는 루프 처리의 루프 회수를 지정하는 값을 입력하는,
    시험 프로그램 생성 장치.
  14. 복수의 단자를 가지는 피시험 디바이스의 시험을 실행시키는 시험 프로그램을 생성하는 생성 방법에 있어서,
    기본 사이클 중에 상기 복수의 단자의 각각과의 사이에서 통신하는 신호 패턴을 나타내는 사이클 프리미티브를 유저의 지시에 기초하여 생성하는 프리미티브 생성 단계;
    유저의 지시에 기초하여 복수의 상기 사이클 프리미티브를 배열해, 복수의 기본 사이클 분의 신호 패턴을 나타내는 디바이스 사이클을 생성하는 디바이스 사이클 생성 단계;
    유저의 지시에 기초하여 복수의 상기 디바이스 사이클을 배열해, 상기 피시험 디바이스에 공급하는 시험 패턴의 시컨스를 생성하는 시컨스 생성 단계;
    상기 시험 패턴의 시컨스를, 시험 패턴 파일로서 보존하는 시컨스 보존 단계;
    유저의 지시에 기초하여 상기 시험 패턴의 시컨스로 이용하는 변수의 값을 입력하는 변수 입력 단계;
    입력한 상기 변수를, 파라미터 파일로서 보존하는 파라미터 보존 단계; 및
    유저의 지시에 기초하여 상기 시험 패턴 파일 및 상기 파라미터 파일을 대응시켜, 상기 시험 프로그램을 생성하는 프로그램 생성 단계
    를 포함하는,
    생성 방법.
  15. 제14항에 기재된 생성 방법을, 컴퓨터에 의해 실행시키는 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체.
  16. 복수의 단자를 가지는 피시험 디바이스를 시험하는 시험 장치에 있어서,
    제9항 내지 제12항 중 어느 한 항에 기재된 시험 프로그램 생성 장치;
    상기 시험 프로그램 생성 장치가 생성한 상기 시험 프로그램을 기억하는 시험 프로그램 기억부; 및
    상기 시험 프로그램에서 대응된, 상기 시험 패턴 파일에 지정된 상기 시험 패턴 및 상기 파라미터 파일에 지정된 상기 변수의 값을 이용해 해당 시험 프로그램에 의해 피시험 디바이스의 시험을 실행시키는 시험 실행부
    를 구비하는,
    시험 장치.
KR1020120121252A 2011-11-28 2012-10-30 시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치 KR101422212B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-258916 2011-11-28
JP2011258916A JP2013113665A (ja) 2011-11-28 2011-11-28 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置

Publications (2)

Publication Number Publication Date
KR20130059268A KR20130059268A (ko) 2013-06-05
KR101422212B1 true KR101422212B1 (ko) 2014-08-13

Family

ID=48495136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121252A KR101422212B1 (ko) 2011-11-28 2012-10-30 시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치

Country Status (5)

Country Link
US (1) US8904247B2 (ko)
JP (1) JP2013113665A (ko)
KR (1) KR101422212B1 (ko)
CN (1) CN103135049B (ko)
TW (1) TWI474166B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791508B2 (en) * 2016-01-20 2017-10-17 The Boeing Company Detecting and displaying flaws in a device under test
CN107564492B (zh) * 2017-09-13 2021-07-09 武汉精测电子集团股份有限公司 一种自适应级联的图形信号发生系统
JP7028064B2 (ja) * 2018-05-30 2022-03-02 横河電機株式会社 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体
US10976361B2 (en) * 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
CN113311314A (zh) * 2021-05-27 2021-08-27 杭州万高科技股份有限公司 一种ic时序验证方法及装置
CN113553805B (zh) * 2021-07-28 2024-02-06 珠海泰芯半导体有限公司 仿真波形文件的转换方法、装置、存储介质及自动测试设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03294968A (ja) * 1990-04-12 1991-12-26 Ricoh Co Ltd 論理シミユレーシヨンの波形パターン作成装置
JPH09251800A (ja) * 1996-03-14 1997-09-22 Hitachi Ltd アルゴリズミックパターンエディタ
WO2004090562A1 (ja) * 2003-03-31 2004-10-21 Advantest Corporation 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225957A (en) * 1978-10-16 1980-09-30 International Business Machines Corporation Testing macros embedded in LSI chips
US5546408A (en) * 1994-06-09 1996-08-13 International Business Machines Corporation Hierarchical pattern faults for describing logic circuit failure mechanisms
JPH09212355A (ja) * 1996-01-31 1997-08-15 Ando Electric Co Ltd 集積回路試験プログラム変換装置
JPH09257879A (ja) * 1996-03-25 1997-10-03 Ando Electric Co Ltd 集積回路試験装置
JP3657097B2 (ja) 1997-10-21 2005-06-08 ローム株式会社 テストプログラム生成システム
JP2001059858A (ja) * 1999-08-23 2001-03-06 Nec Commun Syst Ltd 検証用テストパタン設計装置及び検証用テストパタン設計方法
JP2002131373A (ja) * 2000-10-27 2002-05-09 Ando Electric Co Ltd バーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US7137083B2 (en) * 2004-04-01 2006-11-14 Verigy Ipco Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
JP4427002B2 (ja) 2005-05-20 2010-03-03 株式会社アドバンテスト 半導体試験用プログラムデバッグ装置
JP4619941B2 (ja) * 2005-12-26 2011-01-26 富士通テン株式会社 信号パターン作成装置
US7657812B2 (en) * 2007-03-21 2010-02-02 Advantest Corporation Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03294968A (ja) * 1990-04-12 1991-12-26 Ricoh Co Ltd 論理シミユレーシヨンの波形パターン作成装置
JPH09251800A (ja) * 1996-03-14 1997-09-22 Hitachi Ltd アルゴリズミックパターンエディタ
WO2004090562A1 (ja) * 2003-03-31 2004-10-21 Advantest Corporation 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体

Also Published As

Publication number Publication date
CN103135049B (zh) 2015-08-26
TW201335748A (zh) 2013-09-01
KR20130059268A (ko) 2013-06-05
US8904247B2 (en) 2014-12-02
CN103135049A (zh) 2013-06-05
US20130290796A1 (en) 2013-10-31
TWI474166B (zh) 2015-02-21
JP2013113665A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
KR101422212B1 (ko) 시험 패턴 생성 장치, 시험 프로그램 생성 장치, 생성 방법, 프로그램 및 시험 장치
KR101477287B1 (ko) 시험 모듈 생성 장치, 시험 순서 생성 장치, 생성 방법, 프로그램, 및 시험 장치
CN104461898B (zh) 应用测试的方法、中控服务器、测试终端及系统
TWI389505B (zh) 測試裝置、測試方法以及程式
CN111858371A (zh) 软件测试方法、系统、存储介质及计算机设备
CN116719684B (zh) 一种3d封装的芯片测试系统
JPH0618635A (ja) モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法
CN107992428A (zh) 一种Python实现的自动化测试平台
JPH08320808A (ja) エミュレーション方式
CN114662427B (zh) 一种逻辑系统设计的调试方法及设备
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
CN111400169A (zh) 一种自动化生成用于测试软硬件的网表文件的方法及系统
CN106093897B (zh) 一种雷达系统的测试系统及测试方法
CN114185874A (zh) 一种基于大数据的建模方法、装置、开发框架及设备
JP5841458B2 (ja) 試験装置および試験モジュール
CN114281624A (zh) 一种i2c信号完整性的测试方法、系统、装置及设备
CN100440162C (zh) 嵌入式设备的调试方法
JP2010175459A (ja) 診断装置、診断方法および試験装置
CN115758963A (zh) 芯片eda仿真中打印信息的处理装置、方法及系统
CN116069629B (zh) 测试设计的方法、电子设备及存储介质
CN111639030A (zh) 一种页面测试方法、装置、设备及存储介质
JP4918907B2 (ja) テストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法
CN110956007A (zh) 数字产品的仿真信号查看方法及系统
US20210173989A1 (en) Simulation signal viewing method and system for digital product
US20210173994A1 (en) Method and system for viewing simulation signals of a digital product

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 6