JP5841458B2 - 試験装置および試験モジュール - Google Patents
試験装置および試験モジュール Download PDFInfo
- Publication number
- JP5841458B2 JP5841458B2 JP2012045889A JP2012045889A JP5841458B2 JP 5841458 B2 JP5841458 B2 JP 5841458B2 JP 2012045889 A JP2012045889 A JP 2012045889A JP 2012045889 A JP2012045889 A JP 2012045889A JP 5841458 B2 JP5841458 B2 JP 5841458B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- command
- module
- unit
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 412
- 230000004044 response Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
[先行技術文献]
[特許文献]
[特許文献1] 特開2011−154025号公報
[特許文献2] 国際公開第2011/001462号
Claims (14)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験する複数の試験部を有する少なくとも1つの試験モジュールと、
前記複数の試験部の動作を制御する1または複数の制御装置と、
を備え、
前記少なくとも1つの試験モジュールのそれぞれにおいて、当該試験モジュールが有する前記複数の試験部のそれぞれは、前記1または複数の制御装置の何れかに対して割り当てられ、
前記1または複数の制御装置のそれぞれは、互いに異なるユーザにより管理される試験プログラムを実行可能であり、割り当てられた試験部の動作を制御し、
前記1または複数の制御装置は、複数の試験プログラムに対応して複数のスレッドを並行して実行し、
前記1つの試験モジュールに含まれる前記複数の試験部のうち少なくとも2つは、前記複数のスレッドのうちの異なるスレッドにそれぞれ割り当てられ、
前記少なくとも1つの試験モジュールのそれぞれは、前記制御装置から受信したコマンドに応じて、当該コマンドを送信した前記制御装置に割り当てられた前記試験部にアクセスするインターフェイス部を有し、
前記制御装置は、前記コマンドの送信先を識別するモジュール番号を含む前記コマンドを前記試験モジュールへと送信し、
前記インターフェイス部は、受信した前記コマンドに含まれる前記モジュール番号と受信した当該試験モジュールのモジュール番号とが一致しなければ、受信したコマンドを破棄する入出力部を有する
試験装置。 - 前記複数の試験部のそれぞれは、何れか1つの制御装置に割り当てられる請求項1に記載の試験装置。
- 前記インターフェイス部は、当該試験モジュールが有する前記複数の試験部に割り当てられている前記制御装置を示す識別情報を記憶する割当記憶部を更に有する
請求項2に記載の試験装置。 - 前記割当記憶部は、前記識別情報を格納する複数のエントリを含み、
前記複数の制御装置のそれぞれは、新たな試験プログラムのスレッドの実行に先立って、当該制御装置を識別するための識別情報を前記割当記憶部の空きエントリに排他的に記憶させる
請求項3に記載の試験装置。 - 前記制御装置は、当該制御装置を示すサイト番号および当該スレッドを示すコンテキスト番号の組を更に含む前記コマンドを前記試験モジュールへと送信し、
前記割当記憶部は、前記サイト番号および前記コンテキスト番号の組により表される前記識別情報を記憶し、
前記入出力部は、受信した前記コマンドに含まれる前記サイト番号および前記コンテキスト番号の組が、前記割当記憶部に記憶されている前記識別情報に含まれている場合には、前記コマンドを取得する
請求項4に記載の試験装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験する複数の試験部を有する少なくとも1つの試験モジュールと、
前記複数の試験部の動作を制御する複数の制御装置と、
を備え、
前記少なくとも1つの試験モジュールのそれぞれにおいて、当該試験モジュールが有する前記複数の試験部のそれぞれは、前記複数の制御装置の何れかに対して割り当てられ、
前記複数の制御装置のそれぞれは、互いに異なるユーザにより管理される試験プログラムを実行可能であり、割り当てられた試験部の動作を制御し、
前記少なくとも1つの試験モジュールのそれぞれは、何れかの制御装置から受信したコマンドに応じて、当該コマンドを送信した前記制御装置に割り当てられた前記試験部にアクセスするインターフェイス部を有し、
前記インターフェイス部は、当該試験モジュールが有する前記複数の試験部に割り当てられている前記制御装置を示す識別情報を記憶する割当記憶部を含み、
前記制御装置は、複数の試験プログラムに対応して複数のスレッドを並行して実行し、
前記制御装置は、前記コマンドの送信先を識別するモジュール番号、当該制御装置を示すサイト番号、および当該スレッドを示すコンテキスト番号の組を含む前記コマンドを前記試験モジュールへと送信し、
前記割当記憶部は、前記サイト番号および前記コンテキスト番号の組により表される前記識別情報を記憶し、
前記インターフェイス部は、受信した前記コマンドに含まれる前記モジュール番号と受信した当該試験モジュールのモジュール番号とが一致しなければ、受信したコマンドを破棄する入出力部を有し、
前記入出力部は、受信した前記コマンドに含まれる前記サイト番号および前記コンテキスト番号の組が、前記割当記憶部に記憶されている前記識別情報に含まれている場合には、前記コマンドを取得する
試験装置。 - 前記複数の試験部のそれぞれは、何れか1つの制御装置に割り当てられる請求項6に記載の試験装置。
- 前記制御装置は、当該制御装置を示すサイト番号および当該スレッドを示すコンテキスト番号の組を含む前記コマンドを前記試験モジュールへと送信し、
前記インターフェイス部は、受信した前記コマンドによって試験対象として指定される1または複数の被試験デバイスのうちの前記サイト番号および前記コンテキスト番号の組に対応する1または複数の被試験デバイス以外の被試験デバイスへのアクセスをマスクする
請求項2または7に記載の試験装置。 - 前記制御装置は、前記被試験デバイスの1または複数の端子を特定する論理アドレスを含む前記コマンドを前記試験モジュールへと送信し、
前記インターフェイス部は、当該試験モジュールが有する前記複数の試験部と前記被試験デバイスの端子との接続関係を記憶するピンマップテーブルを更に有し、
前記入出力部は、取得した前記コマンドに含まれる論理アドレスを前記ピンマップテーブルに供給し、
前記ピンマップテーブルは、前記論理アドレスを受け取ったことに応じて、前記論理アドレスにより特定される前記被試験デバイスの端子が接続された1または複数の前記試験部を特定する物理アドレスを出力する
請求項5から7のいずれか一項に記載の試験装置。 - 前記インターフェイス部は、
試験対象となる前記被試験デバイスの端子を特定する物理アドレスの複数の候補であって、前記サイト番号および前記コンテキスト番号の組に対応する前記物理アドレスの複数の候補を記憶し、前記複数の候補のうち前記入出力部が取得した前記コマンドに含まれる前記サイト番号および前記コンテキスト番号の組に対応した物理アドレスを出力するDUTマップテーブルと、
前記ピンマップテーブルから出力された物理アドレスにより指定される1または複数の試験部のうち、前記DUTマップテーブルから出力された物理アドレスにより特定される端子に対応する試験部のみを特定する物理アドレスを出力するアンド回路と、
を更に有する請求項9に記載の試験装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験する複数の試験部を有する少なくとも1つの試験モジュールと、
前記複数の試験部の動作を制御する複数の制御装置と、
を備え、
前記少なくとも1つの試験モジュールのそれぞれにおいて、当該試験モジュールが有する前記複数の試験部のそれぞれは、前記複数の制御装置の何れかに対して割り当てられ、
前記複数の制御装置のそれぞれは、互いに異なるユーザにより管理される試験プログラムを実行可能であり、割り当てられた試験部の動作を制御し、
前記少なくとも1つの試験モジュールのそれぞれは、何れかの制御装置から受信したコマンドに応じて、当該コマンドを送信した前記制御装置に割り当てられた前記試験部にアクセスするインターフェイス部と、
前記制御装置は、当該制御装置を示すサイト番号および当該スレッドを示すコンテキスト番号の組と、前記被試験デバイスの1または複数の端子を特定する論理アドレスを含む前記コマンドとを含む前記コマンドを前記試験モジュールへと送信し、
前記インターフェイス部は、
前記試験モジュールが有する前記複数の試験部と前記被試験デバイスの端子との接続関係を記憶し、前記論理アドレスを受け取ったことに応じて、前記論理アドレスにより特定される前記被試験デバイスの端子が接続された1または複数の前記試験部を特定する物理アドレスを出力するピンマップテーブルと、
試験対象となる前記被試験デバイスの端子を特定する物理アドレスの複数の候補であって、前記サイト番号および前記コンテキスト番号の組に対応する前記物理アドレスの複数の候補を記憶し、前記複数の候補のうち前記コマンドに含まれる前記サイト番号および前記コンテキスト番号の組に対応した物理アドレスを出力するDUTマップテーブルと、
前記ピンマップテーブルから出力された物理アドレスにより指定される1または複数の試験部のうち、前記DUTマップテーブルから出力された物理アドレスにより特定される端子に対応する試験部のみを特定する物理アドレスを出力するアンド回路と、
を有する
試験装置。 - 前記インターフェイス部は、前記コマンドに応じて、前記物理アドレスにより特定される1または複数の前記試験部に対してアクセスするアクセス部を更に有する
請求項10または11に記載の試験装置。 - 前記複数の制御装置のそれぞれに対応して設けられ、対応する制御装置により実行される前記試験プログラムをユーザに編集させる複数の編集装置を更に備える
請求項1から12のいずれか一項に記載の試験装置。 - 請求項1から12のいずれか一項に記載の試験装置に備えられる試験モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012045889A JP5841458B2 (ja) | 2012-03-01 | 2012-03-01 | 試験装置および試験モジュール |
US13/430,713 US9342425B2 (en) | 2012-03-01 | 2012-03-27 | Test apparatus and test module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012045889A JP5841458B2 (ja) | 2012-03-01 | 2012-03-01 | 試験装置および試験モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013181834A JP2013181834A (ja) | 2013-09-12 |
JP5841458B2 true JP5841458B2 (ja) | 2016-01-13 |
Family
ID=49043323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012045889A Active JP5841458B2 (ja) | 2012-03-01 | 2012-03-01 | 試験装置および試験モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US9342425B2 (ja) |
JP (1) | JP5841458B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9488674B2 (en) * | 2014-07-09 | 2016-11-08 | Infineon Technologies Ag | Testing device and a circuit arrangement |
CN104660465B (zh) * | 2015-01-30 | 2018-04-24 | 深圳市极致汇仪科技有限公司 | 一种多dut并行测试方法及系统 |
TWI760157B (zh) * | 2021-03-24 | 2022-04-01 | 德律科技股份有限公司 | 多核並行測試單一待測物的系統及方法 |
CN114356771A (zh) * | 2021-12-31 | 2022-04-15 | 龙芯中科(武汉)技术有限公司 | 数据处理实体的操作方法、装置和设备 |
CN116359716B (zh) * | 2023-05-31 | 2023-08-04 | 深圳市华测半导体设备有限公司 | 一种ic测试机动态分配测试资源的方法、系统及介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040225459A1 (en) * | 2003-02-14 | 2004-11-11 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
CN1829919A (zh) * | 2003-08-06 | 2006-09-06 | 爱德万测试株式会社 | 测试装置、修正值管理方法及程式 |
US7210087B2 (en) * | 2004-05-22 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and system for simulating a modular test system |
JP2006266835A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | 試験装置、試験方法、及び試験制御プログラム |
JP4704401B2 (ja) * | 2007-08-13 | 2011-06-15 | 株式会社アドバンテスト | ピン番号変換装置 |
US8078424B2 (en) * | 2008-09-29 | 2011-12-13 | Advantest Corporation | Test apparatus |
TWI372874B (en) * | 2009-03-11 | 2012-09-21 | Star Techn Inc | Method for configuring a combinational switching matrix and testing system for semiconductor devices using the same |
WO2011001462A1 (ja) * | 2009-06-29 | 2011-01-06 | 株式会社アドバンテスト | 試験装置 |
US7906981B1 (en) * | 2009-09-10 | 2011-03-15 | Advantest Corporation | Test apparatus and test method |
US8547125B2 (en) * | 2010-01-26 | 2013-10-01 | Advantest Corporation | Test apparatus and test module |
-
2012
- 2012-03-01 JP JP2012045889A patent/JP5841458B2/ja active Active
- 2012-03-27 US US13/430,713 patent/US9342425B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9342425B2 (en) | 2016-05-17 |
JP2013181834A (ja) | 2013-09-12 |
US20130231886A1 (en) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106471483B (zh) | 设置、捕获、处理及扫描模块及其操作方法、包括模块的装置及混合信号总线 | |
JP5841458B2 (ja) | 試験装置および試験モジュール | |
JP5841457B2 (ja) | 試験装置および試験モジュール | |
CN101329385B (zh) | 一种片上系统的调测系统、调测方法以及片上系统 | |
JP5785888B2 (ja) | 試験装置および試験モジュール | |
US20130102091A1 (en) | Test system supporting simplified configuration for controlling test block concurrency | |
CN105790830B (zh) | 光模块在位检测方法和装置 | |
US11074157B2 (en) | Splicing screen debugging method, splicing screen and splicing wall | |
US7240258B1 (en) | Parallel test system and method | |
JP5785887B2 (ja) | 試験装置および試験モジュール | |
CN113133041B (zh) | 动态间隔列控车载中车车通信功能的测试方法及装置 | |
CN116521468B (zh) | 一种fpga在线调试方法及支持在线调试的fpga | |
JP2006092029A (ja) | マイクロコンピュータ及びトレース制御方法 | |
WO2009122701A1 (ja) | 試験モジュール、試験装置および試験方法 | |
JP2012113502A (ja) | 半導体集積回路の検証装置 | |
JP2010107230A (ja) | 試験装置、プログラム、記憶媒体、および、試験方法 | |
JP2016218929A (ja) | 演算処理装置、情報処理装置および演算処理装置の制御方法 | |
CN103077069B (zh) | 指令解析的方法及装置 | |
JP4255074B2 (ja) | 測定機器共用制御方法および測定機器共用システム | |
CN217766718U (zh) | 一种芯片测试系统 | |
CN102854875A (zh) | 一种汽车空调控制器测试方法及系统 | |
JP2009300248A (ja) | 並列試験装置 | |
CN116346765A (zh) | 一种虚拟机ip分配方法、系统、设备以及存储介质 | |
JP2012174092A (ja) | 試験プログラムおよび試験方法 | |
CN116881120A (zh) | 面向同构非对称多核的OpenOCD单端口调试方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5841458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |