CN217766718U - 一种芯片测试系统 - Google Patents

Abstract

本实用新型公开了一种芯片测试系统，包括自动化测试平台、异步通信模块及被测芯片，自动化测试平台与被测芯片通过排线连接，异步通信模块包括第一串行收发器、第二串行收发器、命令译码控制器、内存控制器及数据暂存区，第一串行收发器通过总线与自动化测试平台连接，第二串行收发器通过SPI总线与被测芯片连接，命令译码控制器均与第一串行收发器和第二串行收发器电连接，内存控制器电连接命令译码控制器及数据暂存区。本实用新型实施例能够提高芯片的测试效率，可广泛应用于集成电路测试领域。

Description

一种芯片测试系统

技术领域

本实用新型涉及集成电路测试领域，尤其涉及一种芯片测试系统。

背景技术

半导体芯片制造后需要经过量产测试以判断/筛选出没有缺陷的芯片。在量产测试时，被测芯片(Device under test，DUT)需要接收到自动化测试平台(Auto TestEquipment，ATE)发送的命令，并执行相应的模块测试，执行完后将测试结果返回给ATE。当芯片模块越来越多时，测试流程越来越复杂时，需要花费更多的测试时间和测试硬件资源来保障测试通信。ATE只能通过执行测试向量的形式完成通信数据的收发，因此无法实现复杂的通信协议。

现有技术方案均是同步通信，即一端发送数据时，另一端必须处于接收状态，因此两端必然出现发送命令、等待命令、执行命令、发送结果或等待结果的过程。而当一方处于执行命令时，另一方只能处于等待状态，无法进行模块测试。而正常量产中ATE和DUT均有需要执行的测试代码。

实用新型内容

有鉴于此，本实用新型实施例的目的是提供一种芯片测试系统，能够提高芯片的测试效率。

本实用新型实施例提供一种芯片测试系统，包括自动化测试平台、异步通信模块及被测芯片，所述自动化测试平台与所述被测芯片通过排线连接，所述异步通信模块包括第一串行收发器、第二串行收发器、命令译码控制器、内存控制器及数据暂存区，所述第一串行收发器通过SPI(Serial Peripheral Interface，串行外设接口)总线与所述自动化测试平台连接，所述第二串行收发器通过SPI总线与所述被测芯片连接，所述命令译码控制器均与所述第一串行收发器和所述第二串行收发器电连接，所述内存控制器电连接所述命令译码控制器及所述数据暂存区。

可选地，所述数据暂存区按照第一预设分成大小相等的若干个区块。

可选地，每个所述区块的大小为16个字节。

可选地，每个所述区块按照第二预设分成若干个子区域。

可选地，每个所述区块分成4个子区域，4个子区域分别用于存放测试命令字节、测试参数字节、测试状态字节和测试结果字节。

可选地，所述测试参数字节包括电压参数、电流参数或温度参数中的任意一种或多种。

可选地，所述测试状态字节包括未测试、测试中、测试通过或测试失败中的任意一种。

可选地，所述测试结果字节包括电压值、电路值、温度值或校准值中的任意一种或多种。

实施本实用新型实施例包括以下有益效果：本实施例中异步通信模块包括第一串行收发器、第二串行收发器、命令译码控制器、内存控制器及数据暂存区，第一串行收发器通过SPI总线与自动化测试平台连接，第二串行收发器通过SPI总线与被测芯片连接，通过第一串行收发器与自动化测试平台进行数据通信，通过第二串行收发器与被测芯片通信，第一串行收发器和第二串行收发器将接收的数据发送给命令译码控制器，命令译码控制器对接收的数据进行译码生成对应的命令并将命令发送给内存控制器，内存控制器根据命令对数据暂存区进行数据的读写操作；从而实现自动化测试平台与被测芯片之间的异步通信，实现自动化测试平台与被测芯片的并行测试，减少通信等待损耗时间，提高芯片的测试效率。

附图说明

图1是本实用新型实施例提供的一种芯片测试系统的结构框图；

图2是本实用新型实施例提供的一种数据暂存区的结构示意图；

图3是本实用新型实施例提供的一种芯片测试系统的应用流程图。

具体实施方式

下面结合附图和具体实施例对本实用新型做进一步的详细说明。

同步并行通信，该方案需要在ATE和DUT之间构建一组并行总线，其总线一般包括地址线、数据线、和控制线。单个点一般需要至少10根信号线，每一根信号线一端连接ATE的数字通道，另一端连接DUT的I/O通道。由ATE的向量板卡发送特定的逻辑电平，DUT则不停的等待总线上的电平，根据事先定义好的电平状态，完成数据采集，然后经过数据解析得出测试指令，完成测试。该方案通信简单，稳定，但是需要使用很多ATE的硬件资源，和DUT的IO通道。适合于被测模块少，命令指令少的芯片测试。

同步串行通信，该方案在并行方案基础上，减少通信信号线，通过编写ATE复杂数字逻辑向量实现串行协议，其中常见的协议有SPI、IIC(Inter-Integrated Circuit，集成电路总线)等。DUT上使用芯片自带的串行协议模块实现数据接收、解析、发送等操作。该方案要求DUT上必须自带协议模块，且在测试中需要反复对测试向量进行修改和向量采集翻译等操作，需要消耗较多测试时间。通过消耗测试时间的代价，可定义复杂多样的测试指令，实现较大数据的传输。

参阅图1，本实用新型实施例提供一种芯片测试系统，包括自动化测试平台(ATE)、异步通信模块及被测芯片(DUT)，所述自动化测试平台与所述被测芯片通过排线连接，所述异步通信模块包括第一串行收发器、第二串行收发器、命令译码控制器、内存控制器及数据暂存区，所述第一串行收发器通过SPI总线与所述自动化测试平台连接，所述第二串行收发器通过SPI总线与所述被测芯片连接，所述命令译码控制器均与所述第一串行收发器和所述第二串行收发器电连接，所述内存控制器电连接所述命令译码控制器及所述数据暂存区。

具体地，自动化测试平台通过排线与被测芯片直接相连，自动化测试平台通过排线为被测芯片提供电源和继电器控制位。

具体地，异步通信模块中各功能单元是基于FPGA实现的，各功能单元的具体作用如下。

第一串行收发器：SPI的控制器，用于发送和接收异步通信模块和ATE之间的数据。

第二串行收发器：SPI的控制器，用于发送和接收异步通信模块和DUT之间的数据。

命令译码控制器：对接收到的第一串行收发器或第二串行收发器数据进行译码，翻译成相应的命令，如：写内存，清除特定区域内存等，以及控制串行接口发送指定数据。

内存控制器：根据命令译码控制器发送的指令对内存进行读写操作。

数据暂存区：用于存储ATE和DUT写入的数据。

可选地，所述数据暂存区按照第一预设分成大小相等的若干个区块。

需要说明的是，按照统一大小进行分区，为实现通信接口的统一规范化，便于代码移植。

可选地，每个所述区块的大小为16个字节。

需要说明的是，具体每个区块的字节大小可以根据实际应用确定，本实施例不做具体限制。本实施例区块的大小为16个字节，即可以满足测试要求，也可以充分利用内存资源。

可选地，每个所述区块按照第二预设分成若干个子区域。

可选地，每个所述区块分成4个子区域，4个子区域分别用于存放测试命令字节、测试参数字节、测试状态字节和测试结果字节。

需要说明的是，区块中设置子区域的个数及大小根据实际测试应用确定，本实施例根据芯片测试的相关要求确定。

可选地，所述测试参数字节包括电压参数、电流参数或温度参数中的任意一种或多种。

可选地，所述测试状态字节包括未测试、测试中、测试通过或测试失败中的任意一种。

可选地，所述测试结果字节包括电压值、电路值、温度值或校准值中的任意一种或多种。

在一个具体的实施例中，参阅图2，区块中包括以下字节。

测试命令字节：用于存放测试指令代号，由ATE写入，DUT读取。

测试参数字节：用于存放对应测试时需要传入的测试参数，如：电压、电流、温度等。由ATE写入，DUT读取。

测试状态字节：用于存放测试状态信息，包括未测试、测试中、测试PASS或测试FAIL等4种状态。由DUT写入，ATE读取。

测试结果字节：用于存放测试结果信息，如：测量电流、测量电压或校准值等。由DUT写入，ATE读取。

参阅图3，ATE程序流程和DUT程序流程如下。

步骤一、在量产测试中，测试机第一次加载测试程序的时候，将所有的测试指令写入数据暂存区中的测试命令字节。该过程在量产测试中只执行一次，测试时间可忽略。

步骤二、ATE控制DUT让芯片开机。

步骤三、芯片开机，按顺序读取数据暂存区中的区块。每次先读取测试块中的命令字节，翻译并执行测试用例，并更新测试状态和测试结果信息。

步骤四、ATE与DUT根据程序命令，进行数据交换。

步骤五、ATE、DUT根据程序要求各自进行测试。

步骤六、ATE等待DUT测试结束，读取所有测试项的测试结果。

步骤七、ATE更新测试结果，完成测试。

实施本实用新型实施例包括以下有益效果：本实施例中异步通信模块包括第一串行收发器、第二串行收发器、命令译码控制器、内存控制器及数据暂存区，第一串行收发器通过SPI总线与自动化测试平台连接，第二串行收发器通过SPI总线与被测芯片连接，通过第一串行收发器与自动化测试平台进行数据通信，通过第二串行收发器与被测芯片通信，第一串行收发器和第二串行收发器将接收的数据发送给命令译码控制器，命令译码控制器对接收的数据进行译码生成对应的命令并将命令发送给内存控制器，内存控制器根据命令对数据暂存区进行数据的读写操作；从而实现自动化测试平台与被测芯片之间的异步通信，实现自动化测试平台与被测芯片的并行测试，减少通信等待损耗时间，提高芯片的测试效率。

以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种芯片测试系统，其特征在于，包括自动化测试平台、异步通信模块及被测芯片，所述自动化测试平台与所述被测芯片通过排线连接，所述异步通信模块包括第一串行收发器、第二串行收发器、命令译码控制器、内存控制器及数据暂存区，所述第一串行收发器通过SPI总线与所述自动化测试平台连接，所述第二串行收发器通过SPI总线与所述被测芯片连接，所述命令译码控制器均与所述第一串行收发器和所述第二串行收发器电连接，所述内存控制器电连接所述命令译码控制器及所述数据暂存区。

2.根据权利要求1所述的系统，其特征在于，所述数据暂存区按照第一预设分成大小相等的若干个区块。

3.根据权利要求2所述的系统，其特征在于，每个所述区块的大小为16个字节。

4.根据权利要求3所述的系统，其特征在于，每个所述区块按照第二预设分成若干个子区域。

5.根据权利要求4所述的系统，其特征在于，每个所述区块分成4个子区域，4个子区域分别用于存放测试命令字节、测试参数字节、测试状态字节和测试结果字节。

6.根据权利要求5所述的系统，其特征在于，所述测试参数字节包括电压参数、电流参数或温度参数中的任意一种或多种。

7.根据权利要求5所述的系统，其特征在于，所述测试状态字节包括未测试、测试中、测试通过或测试失败中的任意一种。

8.根据权利要求5所述的系统，其特征在于，所述测试结果字节包括电压值、电路值、温度值或校准值中的任意一种或多种。

Images