CN115641906A - 存储装置的测试方法、测试装置及系统 - Google Patents

Abstract

本公开提供了一种存储装置的测试方法、测试装置及系统，其中，测试方法包括：接收测试指令，测试指令用于表征接入至测试平台的待测存储装置的型号；根据测试指令，从预存的多个测试方法中选择与待测存储装置的型号对应的测试方法作为目标测试方法；执行目标测试方法对待测存储装置进行测试。采用本公开的存储装置的测试方法及测试装置，能够在一个测试平台上接入了多种不同型号的待测存储装置进行测试，提高了测试装置的通用性。

Description

存储装置的测试方法、测试装置及系统

技术领域

本公开涉及半导体技术领域，尤其涉及一种存储装置的测试方法、测试装置及系统。

背景技术

DDR(Double Data Rate)双倍速率同步动态随机存储器，随着科学技术的发展，DDR芯片种类日益繁多，而不同种类的DDR芯片对DDR芯片测试会有不同的测试需求。在DDR芯片的设计、生产过程中，需要使用测试平台来对待测试DDR芯片的功能和性能进行测试。然而，现有技术中，一种测试设备只能对一种DDR芯片进行测试，为了满足不同种类的DDR芯片的测试需求，需要使用不同的测试设备测试不同的DDR芯片，芯片测试效率较低，通用性较差。

发明内容

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开提供了一种存储装置的测试方法、测试装置及系统。

根据本公开实施例的第一方面，提供了一种存储装置的测试方法，所述测试方法包括：

接收测试指令，所述测试指令用于表征接入至测试平台的待测存储装置的型号；

根据所述测试指令，从预存的多个测试方法中选择与所述待测存储装置的型号对应的测试方法作为目标测试方法；

执行所述目标测试方法对所述待测存储装置进行测试。

根据本公开的一些实施例，所述根据所述测试指令，从预存的多个测试方法中选择与所述待测存储装置的型号对应的测试方法作为目标测试方法，包括：

根据所述测试指令，确定所述待测存储装置的型号；

获取配置信息，所述配置信息用于表征存储装置的型号与测试方法的对应关系；

根据所述待测存储装置的型号和所述配置信息，确定所述目标测试方法。

根据本公开的一些实施例，所述执行所述目标测试方法对所述待测存储装置进行测试，包括：

发送所述目标测试方法包含的输入测试参数至所述待测存储装置；

读取所述待测存储装置接收到的实际测试参数；

当所述输入测试参数与所述实际测试参数不同时，确定存在测试错误。

根据本公开的一些实施例，若存在测试错误，所述方法还包括：

存储错误地址数据；和/或，

存储所述实际测试参数；和/或，

存储所述输入测试参数。

根据本公开的一些实施例，所述输入测试参数包括输入控制信号和输入数据信号。

根据本公开实施例的第二方面，提供了一种存储装置的测试装置，所述测试装置包括：

接收模块，用于接收测试指令，所述测试指令用于表征接入至测试平台的待测存储装置的型号；

调度模块，用于根据所述测试指令，从预存的多个测试方法中选择与所述待测存储装置的型号对应的测试方法作为目标测试方法；

执行模块，用于执行所述目标测试方法对所述待测存储装置进行测试。

根据本公开的一些实施例，所述调度模块用于：

根据所述测试指令，确定所述待测存储装置的型号；

获取配置信息，所述配置信息用于表征存储装置的型号与测试方法的对应关系；

根据所述待测存储装置的型号和所述配置信息，确定所述目标测试方法。

根据本公开的一些实施例，所述测试装置还包括：

多路选择器，用于发送所述目标测试方法包含的输入测试参数至内存控制器；

内存控制器，用于发送所述目标测试方法包含的输入测试参数至所述待测存储装置；

所述内存控制器，还用于读取所述待测存储装置接收到的实际测试参数；

所述内存控制器，还用于当所述输入测试参数与所述实际测试参数不同时，确定存在测试错误。

根据本公开的一些实施例，所述测试装置还包括：

错误地址存储模块，用于存储错误地址数据；和/或，

实际数据存储模块，用于存储实际测试数据；和/或，

输入测试参数存储模块，用于存储所述输入测试参数。

根据本公开实施例的第三方面，提供一种存储装置的测试系统，所述测试系统包括测试平台，所述测试平台上设置有至少两个测试座，所述测试座用于安装待测存储装置，所述测试系统还包括如第二方面所述的存储装置的测试装置，并采用如第一方面所述的存储装置的测试方法进行测试。

根据本公开的一些实施例，所述测试平台包括第一测试座和第二测试座，所述第一测试座用于安装78ball的DDR4芯片，所述第二测试座用于安装96ball的DDR4芯片。

根据本公开的一些实施例，所述测试系统还包括转换装置，所述转换装置与所述测试装置电连接，所述转换装置用于将所述测试装置的串口接口转换为USB接口。

根据本公开的一些实施例，所述USB接口包括Type-C接口。

根据本公开的一些实施例，所述测试系统还包括终端设备，所述终端设备通过所述转换装置与所述测试装置电连接，所述终端设备用于输入测试指令。

本公开实施例所提供的存储装置的测试方法、测试装置及系统中，可以将多个不同型号的待测存储装置同时安装到测试平台上，以通过更换不同的测试方法选择与所述待测存储装置的型号对应的目标测试方法来分别对多个待测存储装置进行测试，一方面，实现了在一个测试平台上接入了多种不同型号的待测存储装置并进行测试，提高了测试效率；另一方面，测试存储装置的测试方法不占用待测存储装置的内存空间，从而能够覆盖待测存储装置的整个地址空间进行测试，测试结果更全面，可靠性更高。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的存储装置的测试方法的流程图；

图2是根据一示例性实施例示出的存储装置的测试方法中步骤S102的流程图；

图3是根据一示例性实施例示出的存储装置的测试方法的流程图；

图4是根据一示例性实施例示出的存储装置的测试装置的框图；

图5是根据一示例性实施例示出的存储装置的测试系统的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

DDR内存(DDR内存的全称为DDR SDRAM(Double Data Rate SDRAM(synchronousdynamic random-access memory))，即双倍速率同步动态随机存取内存)作为应用最广泛的存储装置，其根据SDRAM芯片的种类可至少包括DDR1、DDR2、DDR3以及DDR4系列，现有的存储装置的测试方法，通常使用ATE(Automatic Test Equipment，集成电路自动测试机)试和SLT(System Level Test，系统级测试)对DDR内存进行测试，由于DDR芯片的种类比较多，测试卡槽不兼容，需要针对某种特定的芯片进行测试，需要使用不同的测试设备，在人力和物力上的投入较大，不仅增加了测试成本，同时还大大限制了芯片的测试效率。

本公开提供了一种存储装置的测试方法。该存储装置的测试方法中，可以将多个不同型号的待测存储装置同时安装到同一个测试平台上，通过从不同的测试方法来选择与待测存储装置对应的目标测试方法来测试待测存储装置，从而实现了无需更换测试设备便能够对多个测试装置进行测试，不仅减少了人力和物力上的投入，降低了测试成本，还提高了测试效率。而且由于待测存储装置可以独立接入至测试平台进行测试，相对于现有的CPU主板的程序运行在待测存储装置的内存里，不占用待测存储装置的内存空间，因此能够对待测存储装置的整个地址空间进行测试，测试结果更全面、可靠。

以下结合附图和具体实施方式对本公开提出的一种存储装置的测试方法、测试装置及系统作进一步详细说明。

本公开示例性的实施例中提供了一种存储装置的测试方法。图1示出了根据本公开一示例性的实施例提供的存储装置的测试方法的流程图。

参照图1，该测试方法包括：

步骤S100、接收测试指令，测试指令用于表征接入至测试平台的待测存储装置的型号；

步骤S102、根据测试指令，从预存的多个测试方法中选择与待测存储装置的型号对应的测试方法作为目标测试方法；

步骤S104、执行目标测试方法对待测存储装置进行测试。

在步骤S100中，在测试平台上可以设置接入不同型号的存储装置的测试接入装置，例如多个测试座，提前将多个不同型号的存储装置与多个测试座一一对应安装，以实现将多个不同型号的存储装置同时安装在一个测试平台上进行测试。例如，可以提前将x4、x8和x16的DDR4芯片分别接入至测试平台上，然后由用户在测试平台上输入待测存储装置的测试指令，用户可通过指定待测存储装置的型号以生成测试指令，则测试指令中会含有该待测存储装置的型号的标识信息，例如，用户在测试平台上通过输入设备(例如，终端设备)来输入型号为x4的DDR4芯片的测试指令，则在该测试指令中会含有表示型号x4的DDR4芯片的标识信息。用户还可以触发任何一个已接入至测试平台的存储装置的测试指令，在测试指令中会携带该存储装置的型号。

本实施例中，测试指令中还可以包含对待测存储装置的相关测试任务，例如性能测试指标信息、内存性能指标信息等信息，在此不做具体限定。

本实施例中，测试平台可以采用FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片作为处理器，其具有强大的计算能力和灵活性、低成本等优点，从而进一步降低测试成本。

在步骤S102中，可以通过测试平台如FPGA芯片预先加载测试程序，该测试程序中含有能够对多种类型的存储装置分别进行测试的测试方法，当接收到待测存储装置的测试指令后，以根据测试指令中的待测存储装置的型号，从接入至测试平台的多个存储装置中确定出用户指定的待测存储装置，再根据待测存储装置的型号，在测试平台上预存的多个测试方法中，选择与待测存储装置的型号对应的测试方法，作为用于对待测存储装置进行测试的目标测试方法。例如，测试平台接收到x4的DDR4芯片的测试指令，可以预先加载含有x4的DDR4芯片的测试方法的测试程序，从测序程序中预存的多个测试方法中选择与x4的DDR4芯片对应的测试方法作为目标测试方法。

本实施例中，目标测试方法可以包括与待测存储装置的测试任务对应的一个或者多个测试算法，例如Solid bits测试算法，March C测试算法等。测试程序、测试方法以及测试算法均可以采用RTL(Register Transfer Level)级语言描述，RTL级描述指的是用寄存器这一级别的描述方式来描述数据是如何在寄存器之间传输、控制和处理的数据流方式，例如Verilog HDL硬件描述语言，相当于通过硬件对待测存储进行测试操作，节省了现有的C语言编写的测试方法中函数调用、访问其它外设等操作所占用的不少CPU时间，运行速度快，测试存储装置的带宽利用率高。

本实施例中，其他没有被选择的测试算法的信号将悬空，信号悬空是即不接高电平也不接低电平，也即是对待测存储装置进行测试时，不执行没有被选择的测试算法，从而实现了运行有效的测试算法对待测存储装置进行测试，减少了运行无效的测试算法所浪费的测试时间，提高了测试效率。

在步骤S104中，由于待测存储装置可以通过独立的接入至测试平台，通过控制测试平台独立加载预存多个测试方法，并从多个测试方法中调度出目标测试方法后，执行该目标测试方法，也即是执行目标测试方法所包含的测试算法对对待测存储装置的地址空间进行全面测试，相对于现有的CPU主板的程序运行在存储装置，如DDR4芯片的内存里的测试方法，本实施例中的测试方法不占用存储装置原有的内存空间，因此能够对存储装置的整个地址空间进行全面测试。

本实施例中，通过将不同型号的多个存储装置独立接入至测试平台，以通过控制测试平台独立加载预存的多个测试方法，并从多个测试方法中确定出目标测试方法后，执行该目标测试方法对待测存储装置的地址空间进行全面测试，一方面，在一个测试平台上实现了接入了多种不同型号的待测存储装置进行测试，提高了测试装置的通用性；另一方面，测试存储装置的测试方法不占用待测存储装置的内存空间，从而能够覆盖待测存储装置的整个地址空间来进行测试，测试结果更全面，可靠性更高。

本实施例中，参照图2，在步骤S102中的根据测试指令，从预存的多个测试方法中选择与待测存储装置的型号对应的测试方法作为目标测试方法，可以包括：

步骤S200、根据测试指令，确定待测存储装置的型号；

步骤S202、获取配置信息，配置信息用于表征存储装置的型号与测试方法的对应关系；

步骤S204、根据待测存储装置的型号和配置信息，确定目标测试方法。

本实施例的步骤S200中，在接收到用户输入的指定待测存储装置的测试指令，可以对测试指令进行解析来获取待测存储装置的型号以及测试任务等相关信息，例如，通过对测试指令解析出x4的DDR4芯片的型号，还可以确定出对x4的DDR4芯片进行测试的测试任务，从而在接入至测试平台的多种型号的存储装置中确定出待测存储装置，以针对该待测存储装置根据测试任务进行测试。

在步骤S202中，由于可以通过控制测试平台预先加载测试程序，测序程序中含有能够对多种型号的存储装置进行测试的多个测试方法，因此可以将各种存储装置的型号与测试方法的对应关系存储在测试程序的配置信息中。例如在配置信息中可以分别存储与x4的DDR4芯片、x8的DDR4芯片以及x16的DDR4芯片相对应的测试方法的对应关系。根据测试指令确定出待测存储装置的型号，如x4的DDR4芯片后，可以获取配置信息，根据待测存储装置(DDR4芯片)的型号(x4)在配置信息中查找与x4的DDR4芯片对应的测试方法。

在步骤S204中，根据配置信息中所存储的待测存储装置的型号与测试方法的对应关系，来确定出能够对待测存储装置进行测试的目标测试方法，以执行目标测试方法对待测存储装置进行测试。

参照图3，在一些示例性实施例中，提供了一种存储装置的测试方法，该测试方法包括：

步骤S300、接收测试指令，测试指令用于表征接入至测试平台的待测存储装置的型号；

步骤S302、根据测试指令，从预存的多个测试方法中选择与待测存储装置的型号对应的测试方法作为目标测试方法；

步骤S304、发送目标测试方法包含的输入测试参数至待测存储装置；

步骤S306、读取待测存储装置接收到的实际测试参数；

步骤S308、判断输入测试参数与实际测试参数是否相同；

步骤S310、当输入测试参数与实际测试参数不同时，确定存在测试错误；否则，跳转执行步骤S312。

步骤S312、当输入测试参数与实际测试参数相同时，确定不存在测试错误，即测试正常。

在本实施例中，步骤S300和步骤S302的实现方式与上述实施例步骤S100、步骤S102相同，在此不再赘述。

在步骤S304中，在确定出对待测存储装置进行测试的目标测试方法后，向待测存储装置发送该目标测试方法，由于可能在目标测试方法中包含多个对待测存储装置的测试算法，且每个测试算法的测试参数可能均不相同，因此，需要将各个测试算法按照测试算法的相关规则，将各个测试算法的测试参数信息输入至待测存储装置中，以对待测存储装置进行测试。

在一些示例性实施方式中，例如，该目标测试方法中包括Solid bits测试算法和March C测试算法，可以通过多路选择器将目标测试方法所包含的March C测试算法的输入测试参数发送至内存控制器，由内存控制器将March C测试算法的输入测试参数发送至待测存储装置，在待测存储装置中执行March C测试算法来进行测试，当March C测试算法执行完毕后，可以再通过多路选择器将Solid bits测试算法的输入测试参数发送至内存控制器，内存控制器将Solid bits测试算法的输入测试参数发送至待测存储装置，以在待测存储装置中执行Solid bits测试算法来进行测试，从而实现在待测存储装置内依次执行目标测试方法中的多个测试算法来完成测试。

在本实施例中，输入测试参数包括输入控制信号和输入数据信号，该输入控制信号可以包括目标测试方法中的测试算法对应的输入规则，输入数据信号可以包括目标测试方法中的测试算法对应的测试参数信息。

在步骤S306中，待测存储装置接收到目标测试方法，也即是待测存储装置接收到与测试任务对应的测试算法后，向待测存储装置写入测试参数以运行与测试算法，例如，可以根据测试算法对待测存储装置中的地址空间进行读/写测试，根据测试算法的输入规则和测试参数向待测存储装置进行写入操作，然后对待测存储装置已输入测试参数的地址空间进行读取操作，以读取地址空间所接收到的实际测试参数，以便将该地址空间所输入的测试参数与读取的实际测试参数进行比较。

在步骤S308中，读取了待测存储数装置已写入测试参数的地址空间的实际测试参数后，判断输入测试参数与读取的实际测试参数是否相同，进而根据判断结果来判断待测存储装置的地址空间是否发生测试错误。

在步骤S310中，将输入测试参数与读取的实际测试参数进行比较后，判断出输入测试参数与读取出来的实际测试参数不同，则确定出待测存储装置的地址空间存在测试错误。

在步骤S312中，判断出输入测试参数与读取出来的实际测试参数相同，则确定出待测存储装置的地址空间不存在测试错误。

在本实施例中，若存在测试错误，测试方法还包括：

步骤S314、存储错误地址数据；和/或，存储实际测试参数；和/或，存储输入测试参数。

在本步骤中，当待测存储装置发生测试错误时，为了能够对测试结果进行分析以确定出待测储存装置出现问题的地址空间，因此，根据分析需要将待测存储装置发生测试错误的相关错误信息进行存储，例如存储待测存储装置的错误地址数据、或者写入到待测存储装置的输入测试参数、或者从待测存储装置读取出来的实际测试参数，或者将错误地址数据、输入测试参数以及实际测试参数分别进行存储，在此不做具体限制。可以采用能够存储数据的数据存储单元或者数据存储模块对错误地址数据、实际测试参数以及输入测试参数分别进行存储，例如将错误地址数据存储在错误地址存储模块中，将输入测试参数存储在输入测试参数存储模块中，将实际测试参数存储在实际测试参数存储模块中。

本实施例中，可以利用FIFO(First Input First Output，先进先出)存储模块对待测存储装置发生测试错误的相关错误信息分别进行存储，例如利用错误地址FIFO存储模块来存储测试出错时待测存储装置的物理地址，输入测试参数FIFO存储模块来存储测试出错时写入待测存储装置的测试参数数据，实际数据FIFO存储模块来存储测试出错时从待测存储装置读取出来的实际测试参数数据。还可以将待测存储装置发生测试错误的相关错误信息通过终端设备进行输出显示，从而根据输出显示的测试结果来确定待测存储装置存在的问题。

本实施例中，错误地址数据包括待测存储装置发生测试错误的地址空间的物理地址，通过对待测存储装置的测试出错的物理地址进行直接存储，可方便技术人员直接对待测存储装置测试出错时的物理地址进行解析，提高测试结果的分析效率。

图4根据一示例性实施例示出的一种存储装置的测试装置的框图。如图4所示，该测试装置至少包括接收模块401、调度模块402和执行模块403。

接收模块401，用于接收测试指令，测试指令用于表征接入至测试平台的待测存储装置的型号；

调度模块402，用于根据测试指令，从预存的多个测试方法中选择与待测存储装置的型号对应的测试方法作为目标测试方法；

执行模块403，用于执行目标测试方法对待测存储装置进行测试。

本实施例中，所述调度模块402用于：根据所述测试指令，确定所述待测存储装置的型号；

获取配置信息，配置信息用于表征存储装置的型号与测试方法的对应关系；

根据待测存储装置的型号和配置信息，确定目标测试方法。

本实施例中，测试装置还包括：

多路选择器404，用于发送目标测试方法包含的输入测试参数至内存控制器；

内存控制器405，用于发送目标测试方法包含的输入测试参数至待测存储装置；

内存控制器405，还用于读取待测存储装置接收到的实际测试参数；

内存控制器405，还用于当输入测试参数与实际测试参数不同时，确定存在测试错误。

本实施例中，测试装置还包括：

错误地址存储模块406，用于存储错误地址数据；和/或，

实际数据存储模块407，用于存储实际测试数据；和/或，

输入测试参数存储模块408，用于存储输入测试参数。

图5根据一示例性实施例示出的一种存储装置的测试系统的示意图。如图5所示，该测试系统500包括测试平台501、至少两个测试座、测试装置502和待测存储装置，测试平台501与至少两个测试座电连接，测试装置502与测试平台501电连接，该测试系统采用上述存储装置的测试方法对待测存储装置进行测试。

本实施例中，示例性地，测试平台501与两个测试座电连接，两个测试座均是用于安装待测存储装置，两个测试座分别为第一测试座504和第二测试座505，第一测试座504可以用于安装78ball的DDR4芯片；第二测试座505可以用于安装96ball的DDR4芯片。如图5所述，为了表示方便，待测存储装置503包括待测存储装置503a和待测存储装置503b，78ball的DDR4芯片包括x4的DDR4芯片和x8的DDR4芯片，96ball的DDR4芯片包括x16的DDR4芯片，将x4的DDR4芯片和x8的DDR4芯片用待测存储装置503a来表示，将x16的DDR4芯片用待测存储装置503b来表示，则待测存储装置503a通过第一测试座504与测试平台501电连接，待测存储装置503b通过第二测试座505与测试平台501电连接，因此，可以分别通过第一测试座504和第二测试座505将x4的DDR4芯片、x8的DDR4芯片和x16的DDR4芯片同时安装在测试平台501上进行测试，解决了因为测试不同型号的待测存储装置而更换测试装置的问题，提高了测试装置的通用性。

本实施例中，参照图5，该测试系统500可以将测试结果以及出错信息通过串口进行输出，例如可以将测试装置502通过串口连接显示设备来显示测试结果。为了方便使用，该测试系统500还包括与测试装置502电连接的转换装置506，可以通过该转换装置506将串口转换成USB接口后接入至显示设备上来显示测试结果，以便于技术人员对测试结果进行分析，示例性地，USB接口可以为Type-C接口。

本实施例中，参照图5，该测试系统500还包括终端设备507，终端设备507通过转换装置与测试装置502电连接，终端设备507用于供用户输入测试指令，还可以利用将终端设备507作为显示设备来显示测试结果，例如通过串口将错误地址FIFO存储模块、输入测试参数FIFO存储模块和实际数据FIFO存储模块中的数据读取出来显示到终端设备507上。

在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。

尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。

Claims (14)

1.一种存储装置的测试方法，其特征在于，所述测试方法包括：

接收测试指令，所述测试指令用于表征接入至测试平台的待测存储装置的型号；

根据所述测试指令，从预存的多个测试方法中选择与所述待测存储装置的型号对应的测试方法作为目标测试方法；

执行所述目标测试方法对所述待测存储装置进行测试。

2.根据权利要求1所述的存储装置的测试方法，其特征在于，所述根据所述测试指令，从预存的多个测试方法中选择与所述待测存储装置的型号对应的测试方法作为目标测试方法，包括：

根据所述测试指令，确定所述待测存储装置的型号；

获取配置信息，所述配置信息用于表征存储装置的型号与测试方法的对应关系；

根据所述待测存储装置的型号和所述配置信息，确定所述目标测试方法。

3.根据权利要求1所述的存储装置的测试方法，其特征在于，所述执行所述目标测试方法对所述待测存储装置进行测试，包括：

发送所述目标测试方法包含的输入测试参数至所述待测存储装置；

读取所述待测存储装置接收到的实际测试参数；

当所述输入测试参数与所述实际测试参数不同时，确定存在测试错误。

4.根据权利要求3所述的存储装置的测试方法，其特征在于，若存在测试错误，所述测试方法还包括：

存储错误地址数据；和/或，

存储所述实际测试参数；和/或，

存储所述输入测试参数。

5.根据权利要求3所述的存储装置的测试方法，其特征在于，所述输入测试参数包括输入控制信号和输入数据信号。

6.一种存储装置的测试装置，其特征在于，所述测试装置包括：

接收模块，用于接收测试指令，所述测试指令用于表征接入至测试平台的待测存储装置的型号；

调度模块，用于根据所述测试指令，从预存的多个测试方法中选择与所述待测存储装置的型号对应的测试方法作为目标测试方法；

执行模块，用于执行所述目标测试方法对所述待测存储装置进行测试。

7.根据权利要求6所述的存储装置的测试装置，其特征在于，所述调度模块用于：

根据所述测试指令，确定所述待测存储装置的型号；

获取配置信息，所述配置信息用于表征存储装置的型号与测试方法的对应关系；

根据所述待测存储装置的型号和所述配置信息，确定所述目标测试方法。

8.根据权利要求7所述的存储装置的测试装置，其特征在于，所述测试装置还包括：

多路选择器，用于发送所述目标测试方法包含的输入测试参数至内存控制器，发送所述目标测试方法包含的输入测试参数至内存控制器；

内存控制器，用于发送所述目标测试方法包含的输入测试参数至所述待测存储装置；

所述内存控制器，还用于读取所述待测存储装置接收到的实际测试参数；

所述内存控制器，还用于当所述输入测试参数与所述实际测试参数不同时，确定存在测试错误。

9.根据权利要求8所述的存储装置的测试装置，其特征在于，所述测试装置还包括：

错误地址存储模块，用于存储错误地址数据；和/或，

实际数据存储模块，用于存储实际测试数据；和/或，

输入测试参数存储模块，用于存储所述输入测试参数。

10.一种存储装置的测试系统，其特征在于，所述测试系统包括测试平台，所述测试平台上设置有至少两个测试座，所述测试座用于安装待测存储装置，所述测试系统还包括如权利要求6至9任一项所述的存储装置的测试装置，并采用如权利要求1至5任一项所述的存储装置的测试方法进行测试。

11.根据权利要求10所述的测试系统，其特征在于，所述测试平台包括第一测试座和第二测试座，所述第一测试座用于安装78ball的DDR4芯片，所述第二测试座用于安装96ball的DDR4芯片。

12.根据权利要求10所述的测试系统，其特征在于，所述测试系统还包括转换装置，所述转换装置与所述测试装置电连接，所述转换装置用于将所述测试装置的串口接口转换为USB接口。

13.根据权利要求12所述的测试系统，其特征在于，所述USB接口包括Type-C接口。

14.根据权利要求12所述的测试系统，其特征在于，所述测试系统还包括终端设备，所述终端设备通过所述转换装置与所述测试装置电连接，所述终端设备用于输入测试指令。

Images