CN116414639B - 芯片测试机的测试调度方法及装置、电子设备、存储介质 - Google Patents
芯片测试机的测试调度方法及装置、电子设备、存储介质 Download PDFInfo
- Publication number
- CN116414639B CN116414639B CN202310251494.XA CN202310251494A CN116414639B CN 116414639 B CN116414639 B CN 116414639B CN 202310251494 A CN202310251494 A CN 202310251494A CN 116414639 B CN116414639 B CN 116414639B
- Authority
- CN
- China
- Prior art keywords
- instruction
- test process
- test
- process instruction
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 340
- 238000000034 method Methods 0.000 title claims abstract description 278
- 238000003860 storage Methods 0.000 title claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 233
- 238000012545 processing Methods 0.000 claims abstract description 93
- 238000010992 reflux Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 10
- 238000010998 test method Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 abstract description 13
- 238000010168 coupling process Methods 0.000 abstract description 13
- 238000005859 coupling reaction Methods 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005243 fluidization Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000013598 vector Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种芯片测试机的测试调度方法及装置、电子设备、存储介质。其中，测试调度方法包括：响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；根据预设智控规则从分级的指令缓存库中调度测试进程指令；对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。根据本发明实施例的方案，能够降低软硬件之间的耦合度，提高芯片测试机的测试效率。
Description
技术领域
本发明涉及芯片自动测试技术领域，尤其是一种芯片测试机的测试调度方法及装置、电子设备、存储介质。
背景技术
在芯片(IC)、晶圆(Wafer)的生产过程中需要对芯片或者晶圆进行测试，测试的数量可达百万甚至十亿，单个测试流程的测试项目可能几十到数千个不等，因此芯片的测试效率和稳定性就至关重要。芯片测试过程中涉及使用测试机台、分选机、待测芯片和软件，其中，软件能够控制整个测试过程、以及各个部件之间的协作。
相关技术中，进行芯片测试的过程中，在传输参数时使用直接参数传递，软硬件的耦合度高；只支持单独调试或单独使用某种调试工具进行调试，需要按照实际调用顺序执行针对于不同工具的指令，测试效率较低。
发明内容
以下是对本文详细描述的主题的概述。
本发明实施例提供了一种芯片测试机的测试调度方法及装置、电子设备、存储介质，能够降低软硬件之间的耦合度，提高芯片测试机的测试效率。
第一方面，本发明实施例提供了一种芯片测试机的测试调度方法，包括：
响应于通过数据流传输的测试进程指令，根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；
根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令；
对所述测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；
将所述目标测试进程指令发送给芯片测试机，以使所述芯片测试机响应于所述目标测试进程指令执行芯片测试。
根据本发明的一些实施例，所述根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库，包括：
根据所述预设智控规则和所述测试进程指令的类型配置所述测试进程指令的指令优先级；
获取所述测试进程指令的指令优先级级数N；
根据所述预设智控规则和所述优先级级数N将所述堆栈缓存库划分为N级堆栈缓存库；
根据所述指令优先级将所述测试进程指令存放入对应的所述堆栈缓存库中，得到所述指令缓存库。
根据本发明的一些实施例，所述根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令，包括：
根据所述指令优先级从高到低的顺序，确定各级所述指令缓存库的访问顺序；
根据所述访问顺序依次访问各级所述指令缓存库，获取同级别的所述指令缓存库中所述测试进程指令的入库时间；
根据所述入库时间从先到后的顺序，依次调度输出所述测试进程指令。
根据本发明的一些实施例，所述根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令，还包括：
在配置为超时处理模式的情况下，获取所述测试进程指令在所述指令缓存库内的实际处理时延；
在所述实际处理时延大于预设处理时延的情况下，调度超时的所述测试进程指令。
根据本发明的一些实施例，所述响应于通过数据流传输的测试进程指令之前，还包括：
接收上位机发送的待流化的所述测试进程指令；
对所述测试进程指令进行指令流化处理，输出用于传输所述测试进程指令的所述数据流。
根据本发明的一些实施例，所述对所述测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令，包括：
获取用于传输所述测试进程指令的数据流的数据头、数据流长度和数据信息；
根据所述数据头、所述数据流长度和所述数据信息进行指令创建处理，得到指令形式的所述目标测试进程指令。
根据本发明的一些实施例，在所述响应于通过数据流传输的测试进程指令之前，所述方法还包括：
接收自定义的用户配置信息；
根据所述用户配置信息更新所述预设智控规则。
第二方面，本发明实施例还提供了一种芯片测试机的测试调度装置，包括：
智能控制调度模块，用于响应于通过数据流传输的测试进程指令，根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令；
反流化处理模块，用于对所述测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；
发送模块，用于将所述目标测试进程指令发送给芯片测试机，以使所述芯片测试机响应于所述目标测试进程指令执行芯片测试。
第三方面，本发明实施例还提供了一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的芯片测试机的测试调度方法。
第四方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如第一方面所述的芯片测试机的测试调度方法。
本发明实施例包括：通过利用芯片测试机的测试调度装置，首先，响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；而后，根据预设智控规则从分级的指令缓存库中调度测试进程指令；接着，对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；最后，将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。本发明实施例的方案通过使用数据流技术提高了测试进程指令的传输速度，有利于提高测试芯片测试机时的通信效率和测试效率；在测试机硬件发生变化，且不改变测试机软件的情况下，仍能通过测试进程指令调度调试进程和工具进程进行测试，降低了软硬件之间的耦合度，从而能够同步运行多个软件调试工具，提高芯片测试机的测试效率。即是说，本发明实施例能够降低软硬件之间的耦合度，提高芯片测试机的测试效率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
图1是本发明一个实施例提供的用于执行测试调度方法的系统架构的示意图；
图2是本发明一个实施例提供的测试调度装置的结构示意图；
图3是本发明一个实施例提供的测试调度装置的工作场景示意图；
图4是本发明一个实施例提供的芯片测试机的测试调度方法的流程图；
图5是图4中步骤S110的具体方法的流程示意图；
图6是图4中步骤S120的具体方法的流程示意图；
图7是本发明一个实施例提供的指令流化处理的流程示意图；
图8是本发明一个实施例提供的数据反流化处理的流程示意图；
图9是本发明一个实施例提供的电子设备的硬件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
首先，对本申请中涉及的若干名词进行解析：
芯片自动化测试机(Automatic Test Equipment，ATE)：是一种自动测试设备，它是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试机程序的指令来控制测试硬件。半导体芯片ATE用于检测集成电路的功能和性能的完整性，是集成电路生产制造流程中确保集成电路品质的重要设备，其对集成电路测试通常需经过测试机程序设计、程序编译、向量加载、测试执行四个过程。
Shmoo：Shmoo测试是芯片测试中一种常用的技术手段，其方法是选取两个与芯片性能相关的指标，如最大工作频率与电源电压，分别在两个维度上对这两个指标进行扫描，并在X-Y的二维坐标系中对扫描的结果进行显示，从而可以比较直观地显现这两个被选取变量之间的相互关系。此处指测试的实际工具。
PatternEditor：芯片测试中一种常用的技术手段，其主要功能是调试测试向量(pattern)，定位向量问题，确定向量实际状态等功能。此处指测试的实际工具。
ChannelDebug：芯片测试中一种常用的技术手段，其主要功能是调试芯片的各种模拟参数，定位DC参数的问题。此处指测试的实际工具。
智能控制调度模块：也叫智控簇，是测试机软件多进程调度中心，可以管理Shmoo、PatternEditor、ChannelDebug等多种工具同时使用。
数据流：测试机数据传递的一种方法，使用数据最小化内容占用模式，将数据流化，数据传输更加迅速和准确。
流化：将测试机指令使用数据流技术转化成数据流的过程。
反流化：将数据流转化成测试机指令的过程。
耦合：指事物相关度，丝丝缕缕嵌合在一起，一个事物更改会导致相关事物的变更。
解耦：对互相耦合的事物，使用技术手段进行嵌合度更改，使事物耦合程度降低或者不耦。
本发明提供了一种芯片测试机的测试调度方法、测试调度装置、电子设备及计算机可读存储介质，通过利用芯片测试机的测试调度装置，首先，响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；而后，根据预设智控规则从分级的指令缓存库中调度测试进程指令；接着，对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；最后，将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。本发明实施例能够降低软硬件之间的耦合度，提高芯片测试机的测试效率。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，该系统框架包括上位机110、测试调度装置120和芯片测试机130，其中，测试调度装置120设置于上位机110中，芯片测试机130与上位机110的测试调度装置120通信连接。
测试调度装置120接收上位机110发送的待流化的测试进程指令，对测试进程指令进行指令流化处理得到通过数据流传输的测试进程指令。测试调度装置120能够响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；而后，根据预设智控规则从分级的指令缓存库中调度测试进程指令；接着，对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；最后，将目标测试进程指令发送给芯片测试机130，使得芯片测试机130能够响应于目标测试进程指令执行芯片测试。本发明实施例的测试调度装置120通过使用数据流技术提高了测试进程指令的传输速度，有利于提高测试芯片测试机时的通信效率和测试效率；另外，测试调度装置120能够在测试机硬件发生变化，且不改变测试机软件的情况下，仍能通过测试进程指令调度调试进程和工具进程进行测试，降低了软硬件之间的耦合度，从而能够同步运行多个软件调试工具，提高芯片测试机的测试效率。
值得注意的是，上位机110中配置有测试机软件，芯片测试机130相当于测试机硬件，通过在测试机硬件与测试机软件之间设置测试调度装置120，降低测试机硬件与测试机软件之间的耦合度。通过将软硬件解耦，方便整体软件的升级维护，提高软件的生命周期。测试进程指令封装有芯片测试机的基础功能，通过该测试进程指令，调试进程和工具进程无需知道测试机硬件的具体操作内容，当测试机设备发生变化时，无需对测试机软件对出改变，通过配置测试调度装置120，即可达到适配的目的，方便使用，提升了使用体验感和普适性。
在一个可选的实施方式中，如图2所示，测试调度装置120包括：智能控制调度模块121、反流化处理模块122和发送模块123。
其中，智能控制调度模块121，用于响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；根据预设智控规则从分级的指令缓存库中调度测试进程指令。
反流化处理模块122，用于对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令。
发送模块123，用于将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。
根据本发明提供的实施例，测试调度装置120能够通过利用智能控制调度模块121响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；根据预设智控规则从分级的指令缓存库中调度测试进程指令；而后通过利用反流化处理模块122对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；最后通过利用发送模块123将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。测试调度装置120通过使用数据流技术提高了测试进程指令的传输速度，有利于提高测试芯片测试机时的通信效率和测试效率；在测试机硬件发生变化，且不改变测试机软件的情况下，测试调度装置120仍能通过测试进程指令调度调试进程和工具进程进行测试，降低了软硬件之间的耦合度，从而能够同步运行多个软件调试工具，提高芯片测试机的测试效率。
结合图3，对测试调度装置的工作进行进一步说明。在一实施例中，测试调度装置120可以设置于上位机110中。在实际的应用中，用户能够与上位机110进行交互，并且能够配置测试调度装置120。通过与用户的交互之后，上位机110发送测试进程指令至测试调度装置120，测试调度装置120接收测试进程指令并对该指令进行指令流化处理，得到通过数据流传输的测试进程指令。测试调度装置120响应于该数据流传输的测试进程指令，根据配置的预设智控规则对测试进程指令进行分级、入库缓存、出库调度，对出库的测试进程指令进行数据反流化处理后，将得到的指令形式的测试进程指令发送给芯片测试机130，以使芯片测试机130响应于目标测试进程指令执行芯片测试。测试过程中，调试进程和多个工具进程只与测试调度装置120交互，由测试调度装置120对芯片测试机130进行实际控制，实现了测试机软硬件之间的解耦，从而能够同步运行多个调试工具，提升测试效率。其中，调试工具包括但不限于有：schmoo、PatternEditor、ChannelDebug等。
本领域技术人员可以理解的是，图中示出的系统结构并不构成对本发明实施例的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
以上所描述的系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本领域技术人员可以理解的是，本发明实施例描述的系统架构以及应用场景是为了更加清楚的说明本发明实施例的技术方案，并不构成对于本发明实施例提供的技术方案的限定，本领域技术人员可知，随着系统架构的演变和新应用场景的出现，本发明实施例提供的技术方案对于类似的技术问题，同样适用。
基于上述系统架构，下面提出本发明的测试调度方法的各个实施例。
如图4所示，图4是本发明一个实施例提供的芯片测试机的测试调度方法的流程图，该测试调度方法可以应用于如图1所示系统架构中的测试调度装置120。该测试调度方法可以包括但不限于有步骤S110至步骤S140。
步骤S110：响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库。
本步骤中，通过数据流传输测试进程指令，有效地提高了指令的传输效率，进而提高了数据传输效率和测试效率。通过预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，实现了对测试进程指令的分级管理，便于后续按照分级情况和预设智控规则有序地调度、执行多个测试进程指令，以减小进程冲突、进程覆盖、进程混乱等情况出现的概率，进而提高测试效率。
步骤S120：根据预设智控规则从分级的指令缓存库中调度测试进程指令。
本步骤中，通过预设智控规则从分级的指令缓存库中有序地分级调度测试进程指令，减小了进程冲突、进程覆盖、进程混乱等情况出现的概率，保障了较好的测试效果，同时提高了测试效率。
步骤S130：对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令。
本步骤中，通过数据反流化处理，将传输测试进程指令数据的数据流转换为实际的、便于输出的目标测试进程指令，从而建立起完整的、更为迅捷的数据传输体系，保障了测试调度装置的工作效率。
步骤S140：将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。
本步骤中，芯片测试机响应于接收到的目标测试进程指令，根据目标测试进程指令自动执行芯片测试。具体的芯片测试过程由目标测试进程指令中所封装的调试进程和工具进程所确定，因此，本发明对芯片测试过程不做具体的限制。
本实施例中，通过采用包括有上述步骤S110至步骤S140的测试调度方法，通过利用测试调度装置响应于通过数据流传输的测试进程指令，根据预设智控规则对测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；而后，根据预设智控规则从分级的指令缓存库中调度测试进程指令；接着，对测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；最后，将目标测试进程指令发送给芯片测试机，以使芯片测试机响应于目标测试进程指令执行芯片测试。通过使用数据流技术提高了测试进程指令的传输速度，有利于提高测试芯片测试机时的通信效率和测试效率；在测试机硬件发生变化，且不改变测试机软件的情况下，仍能通过测试进程指令调度调试进程和工具进程进行测试，降低了软硬件之间的耦合度，从而能够同步运行多个软件调试工具，提高芯片测试机的测试效率。因此，本发明实施例能够降低软硬件之间的耦合度，提高芯片测试机的测试效率。
根据本发明的一些实施例，参照图5，对步骤S110进行进一步的说明，该步骤S110可以包括但不限于有步骤S111至步骤S114。
步骤S111：根据预设智控规则和测试进程指令的类型配置测试进程指令的指令优先级。
步骤S112：获取测试进程指令的指令优先级级数N。
步骤S113：根据预设智控规则和优先级级数N将堆栈缓存库划分为N级堆栈缓存库。
步骤S114：根据指令优先级将测试进程指令存放入对应的堆栈缓存库中，得到指令缓存库。
通过步骤S111至步骤S114，能够配置测试进程指令的指令优先级，并将其对应地存放至指令缓存库中，实现了对测试进程指令的分级管理。
具体地，测试进程指令包括：调试进程指令和工具进程指令，其中，调试进程指令用于指示测试机进行断点调试，工具进程指令用于指示测试机使用对应的调试工具进行调试。
在一实施例中，将调试进程指令的优先级设置为1级，将多个不同的工具进程指令的优先级分别设置为2至N级，或者将多个工具进程指令配置为同一级别。此外，可以为优先级配置高级别处理完成再处理的无超时模式，以便于响应于优先级从高到低的顺序和入库时间从高到低的顺序，有序地输出指令；也可以为各个优先级配置预设超时时延和超时处理模式，以便于响应于实际处理时延大于预设超时时延的情况，立即输出该优先级下超时的指令；具体地还可以根据实际的测试需求，为不同的优先级配置不同的预设超时时延。
在一实施例中，配置测试进程指令的指令优先级之后，根据优先级级数N划分堆栈缓存库，得到N级堆栈缓存库。N级堆栈缓存库中的各级堆栈缓存库用于缓存对应级别的测试进程指令。可以理解的是，堆栈缓存库的级别是根据测试进程指令的实际级别进行划分的，各级别堆栈缓存库的数量是可以配置的，不同级别的堆栈缓存库可以对应配置有不同的指令处理规则。具体地，指令处理规则是指在出库之前做一些数据转换，例如下载指令、将多条指令合并、或者将一条指令拆分成多条指令等操作。
根据本发明的一些实施例，参照图6，对步骤S120进行进一步的说明，该步骤S120可以包括但不限于有步骤S121至步骤S123。
步骤S121：根据指令优先级从高到低的顺序，确定各级指令缓存库的访问顺序。
步骤S122：根据访问顺序依次访问各级指令缓存库，获取同级别的指令缓存库中测试进程指令的入库时间。
步骤S123：根据入库时间从先到后的顺序，依次调度输出测试进程指令。
通过步骤S121至步骤S123，响应于指令优先级从高到低的顺序和入库时间从先到后的顺序，有序地调度多个测试进程指令，以减小进程冲突、进程覆盖、进程混乱等情况出现的概率，进而提高测试效率。
具体地，指令优先级从高到低的顺序指的是从1到N的顺序。
在一实施例中，在配置为无超时模式的情况下，响应于指令优先级从高到低的顺序和入库时间从先到后的顺序，调度测试进程指令。
根据本发明的一些实施例，对步骤“根据预设智控规则从分级的指令缓存库中调度测试进程指令”进行进一步说明，该步骤可以包括但不限于有以下步骤：
首先，在配置为超时处理模式的情况下，获取测试进程指令在指令缓存库内的实际处理时延；接着，在实际处理时延大于预设处理时延的情况下，调度超时的测试进程指令。
具体地，在超时处理模式下，响应于实际处理时延大于预设处理时延的情况，立即调度超时的测试进程指令，以减小超时对测试的影响。而在实际处理时延小于预设处理时延的情况，则响应于指令优先级从高到低的顺序和入库时间从先到后的顺序，有序地调度测试进程指令。
根据本发明的一些实施例，步骤S110之前，还可以包括但不限于有以下步骤：
接收上位机发送的待流化的测试进程指令；对测试进程指令进行指令流化处理，输出用于传输测试进程指令的数据流。通过采用数据流传递测试进程指令，提高了指令传输效率和测试效率。另外，通过指令流化处理，大大地压缩了占用的内存。
在一实施例中，结合图7进一步说明指令流化处理的过程。接收到调试进程指令后，构建数据流头，并获取参数，在获取有参数的情况下，基于参数进行处理，确定数据类型、数据长度和数据内容，完成对单个参数的处理后，继续获取参数，直至无法获取参数后，确定数据流长度，输出数据流。
根据本发明的一些实施例，对步骤S130进行进一步说明，该步骤可以包括但不限于有以下步骤：获取用于传输测试进程指令的数据流的数据头、数据流长度和数据信息；根据数据头、数据流长度和数据信息进行指令创建处理，得到指令形式的目标测试进程指令。
通过数据反流化处理，将传输测试进程指令数据的数据流转换为实际的、便于输出的目标测试进程指令，从而建立起完整的、更为迅捷的数据传输体系，保障了测试调度装置的工作效率。
在一实施例中，结合图8进一步说明数据反流化处理的过程。获取数据流的数据头、数据流长度之后，创建指令，而后判断数据流中是否有数据信息，在有数据信息的情况下，处理该数据信息，具体地，获取该数据信息的数据头、解析长度内容并存储参数；处理完成一个数据信息后，继续判断数据流中是否有数据信息，在没有数据信息的情况下，生成目标测试进程指令。
数据流是测试机软件、测试调度装置、芯片测试机之间数据传递的一种方法，通过使用数据流技术提高了测试机软件、测试调度装置、芯片测试机之间的交互效率，在实际的使用中，测试过程的整体效率大约提高了5％。数据流的原理是将指令按照类型和顺序转化成数据流，使用数据流来传递指令，从而有效地提升数据传输效率和指令传输效率。在数据处理的过程中，数据流使用最小化的数据内存占用模式，将指令流化，因此也可以快速地将数据反流化，从而使得指令传输更加迅速和准确。
此外，调试进程和各种工具进程(如：Shmoo、PatternEditor、ChannelDebug等)的指令，通过指令流化处理转换成数据流，通过进程间通信，传输给测试调度装置，测试调度装置对指令流进行数据反流化处理，将数据流转化成实际的测试进程指令，并将测试进程指令传输给芯片测试机执行，如此基于数据流技术和测试调度装置，在实现智能配置、智能控制、智能分级、智能调度，智能控制的同时，建立了一个更加迅捷的数据传输体系，保障了测试调度装置良好的工作效率。
根据本发明的一些实施例，步骤S110之前，还包括：接收自定义的用户配置信息；根据用户配置信息更新预设智控规则。
通过用户配置信息，用户可以根据实际的调试需求配置预设智控规则，以使其适用于更多的调试场景。在测试调度装置重新启动时，会读取加载用户配置信息，更新预设智控规则。具体地，配置文件的格式使用的是XML格式，方便编辑加载和使用。
综上所述，本发明实施例提供的测试调度方法，至少具有以下的有益效果：
一是通过在测试机软硬件之间设置测试调度装置，实现软硬件解耦，方便整体软件的升级维护，提高软件的生命周期；二是通过增设的测试调度装置对调试进程和工具进程实现分级管理，能同时对多个进程实现有序的调度，提高测试效率；三是增设的测试调度装置可根据实际的测试需求进行配置，扩大了测试场景，增加了普适性和使用体验；四是通过使用数据流技术，提高测试机软件、测试调度装置和测试机硬件之间的交互效率，显著提高了整体的测试效率。
参照图9，电子设备900包括：存储器920、处理器910及存储在存储器920上并可在处理器上运行的计算机程序，处理器910执行计算机程序时实现如第一方面的芯片测试机的测试调度方法。
处理器910和存储器920可以通过总线或者其他方式连接。
处理器910，可以采用通用的中央处理器、微处理器、应用专用集成电路、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本发明实施例所提供的技术方案。
存储器920作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器920可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
实现上述实施例的芯片测试机的测试调度方法所需的非暂态软件程序以及指令存储在存储器中，当被处理器执行时，执行上述实施例中的芯片测试机的测试调度方法，例如，执行以上描述的图4、图5、图6、图7和图8中所示的方法步骤。
以上所描述的装置实施例或者系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本发明的一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个处理器或控制器执行，例如，被上述装置实施例中的一个处理器执行，可使得上述处理器执行上述实施例中的芯片测试机的测试调度方法，例如，执行以上描述的图4、图5、图6、图7和图8中所示的方法步骤。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明所限定的范围内。
Claims (7)
1.一种芯片测试机的测试调度方法，其特征在于，包括：
响应于通过数据流传输的测试进程指令，根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；
根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令；
对所述测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；
将所述目标测试进程指令发送给芯片测试机，以使所述芯片测试机响应于所述目标测试进程指令执行芯片测试；
其中，所述根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库，包括：
根据所述预设智控规则和所述测试进程指令的类型配置所述测试进程指令的指令优先级；
获取所述测试进程指令的指令优先级级数N；
根据所述预设智控规则和所述优先级级数N将所述堆栈缓存库划分为N级堆栈缓存库；
根据所述指令优先级将所述测试进程指令存放入对应的所述堆栈缓存库中，得到所述指令缓存库；
所述根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令，包括：
根据所述指令优先级从高到低的顺序，确定各级所述指令缓存库的访问顺序；
根据所述访问顺序依次访问各级所述指令缓存库，获取同级别的所述指令缓存库中所述测试进程指令的入库时间；
根据所述入库时间从先到后的顺序，依次调度输出所述测试进程指令；
所述响应于通过数据流传输的测试进程指令之前，还包括：
接收上位机发送的待流化的所述测试进程指令；
对所述测试进程指令进行指令流化处理，输出用于传输所述测试进程指令的所述数据流。
2.根据权利要求1所述的测试调度方法，其特征在于，所述根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令，还包括：
在配置为超时处理模式的情况下，获取所述测试进程指令在所述指令缓存库内的实际处理时延；
在所述实际处理时延大于预设处理时延的情况下，调度超时的所述测试进程指令。
3.根据权利要求1所述的测试调度方法，其特征在于，所述对所述测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令，包括：
获取用于传输所述测试进程指令的数据流的数据头、数据流长度和数据信息；
根据所述数据头、所述数据流长度和所述数据信息进行指令创建处理，得到指令形式的所述目标测试进程指令。
4.根据权利要求1所述的测试调度方法，其特征在于，在所述响应于通过数据流传输的测试进程指令之前，所述方法还包括：
接收自定义的用户配置信息；
根据所述用户配置信息更新所述预设智控规则。
5.一种芯片测试机的测试调度装置，其特征在于，包括：
智能控制调度模块，用于响应于通过数据流传输的测试进程指令，根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库；根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令；
反流化处理模块，用于对所述测试进程指令进行数据反流化处理，得到指令形式的目标测试进程指令；
发送模块，用于将所述目标测试进程指令发送给芯片测试机，以使所述芯片测试机响应于所述目标测试进程指令执行芯片测试；
其中，所述根据预设智控规则对所述测试进程指令和堆栈缓存库进行分级配置处理和分类缓存处理，得到分级的指令缓存库，包括：
根据所述预设智控规则和所述测试进程指令的类型配置所述测试进程指令的指令优先级；
获取所述测试进程指令的指令优先级级数N；
根据所述预设智控规则和所述优先级级数N将所述堆栈缓存库划分为N级堆栈缓存库；
根据所述指令优先级将所述测试进程指令存放入对应的所述堆栈缓存库中，得到所述指令缓存库；
所述根据所述预设智控规则从分级的所述指令缓存库中调度所述测试进程指令，包括：
根据所述指令优先级从高到低的顺序，确定各级所述指令缓存库的访问顺序；
根据所述访问顺序依次访问各级所述指令缓存库，获取同级别的所述指令缓存库中所述测试进程指令的入库时间；
根据所述入库时间从先到后的顺序，依次调度输出所述测试进程指令；
所述响应于通过数据流传输的测试进程指令之前，还包括：
接收上位机发送的待流化的所述测试进程指令；
对所述测试进程指令进行指令流化处理，输出用于传输所述测试进程指令的所述数据流。
6.一种电子设备，其特征在于，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4中任意一项所述的芯片测试机的测试调度方法。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至4任意一项所述的芯片测试机的测试调度方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310251494.XA CN116414639B (zh) | 2023-03-14 | 2023-03-14 | 芯片测试机的测试调度方法及装置、电子设备、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310251494.XA CN116414639B (zh) | 2023-03-14 | 2023-03-14 | 芯片测试机的测试调度方法及装置、电子设备、存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116414639A CN116414639A (zh) | 2023-07-11 |
| CN116414639B true CN116414639B (zh) | 2023-11-28 |
Family
ID=87055742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310251494.XA Active CN116414639B (zh) | 2023-03-14 | 2023-03-14 | 芯片测试机的测试调度方法及装置、电子设备、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116414639B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117149551B (zh) * | 2023-10-30 | 2024-02-09 | 鹰驾科技（深圳）有限公司 | 一种车载无线通信芯片的测试方法 |
| CN117949706A (zh) * | 2024-03-21 | 2024-04-30 | 苏州珂晶达电子有限公司 | 晶圆检测系统、方法及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7870365B1 (en) * | 2008-07-07 | 2011-01-11 | Ovics | Matrix of processors with data stream instruction execution pipeline coupled to data switch linking to neighbor units by non-contentious command channel / data channel |
| CN102109572A (zh) * | 2009-12-23 | 2011-06-29 | 中兴通讯股份有限公司 | 一种传输芯片的测试方法及测试控制方法 |
| CN107659434A (zh) * | 2017-09-11 | 2018-02-02 | 上海斐讯数据通信技术有限公司 | 一种待测设备的自动测试方法、装置及系统 |
| CN114036011A (zh) * | 2021-11-29 | 2022-02-11 | 江苏科技大学 | 用于pxi测试板卡的fpga芯片调度系统 |
| CN115454751A (zh) * | 2022-09-23 | 2022-12-09 | 中科亿海微电子科技（苏州）有限公司 | 一种fpga芯片的测试方法、装置和计算机可读存储介质 |
| WO2023000358A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 存储装置的测试方法、测试装置及系统 |
| CN115774182A (zh) * | 2022-12-05 | 2023-03-10 | 安测半导体技术(义乌)有限公司 | 一种基于ate平台的芯片测试方法及装置 |
-
2023
- 2023-03-14 CN CN202310251494.XA patent/CN116414639B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7870365B1 (en) * | 2008-07-07 | 2011-01-11 | Ovics | Matrix of processors with data stream instruction execution pipeline coupled to data switch linking to neighbor units by non-contentious command channel / data channel |
| CN102109572A (zh) * | 2009-12-23 | 2011-06-29 | 中兴通讯股份有限公司 | 一种传输芯片的测试方法及测试控制方法 |
| CN107659434A (zh) * | 2017-09-11 | 2018-02-02 | 上海斐讯数据通信技术有限公司 | 一种待测设备的自动测试方法、装置及系统 |
| WO2023000358A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 存储装置的测试方法、测试装置及系统 |
| CN114036011A (zh) * | 2021-11-29 | 2022-02-11 | 江苏科技大学 | 用于pxi测试板卡的fpga芯片调度系统 |
| CN115454751A (zh) * | 2022-09-23 | 2022-12-09 | 中科亿海微电子科技（苏州）有限公司 | 一种fpga芯片的测试方法、装置和计算机可读存储介质 |
| CN115774182A (zh) * | 2022-12-05 | 2023-03-10 | 安测半导体技术(义乌)有限公司 | 一种基于ate平台的芯片测试方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116414639A (zh) | 2023-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116414639B (zh) | 芯片测试机的测试调度方法及装置、电子设备、存储介质 | |
| US7042243B2 (en) | Device test apparatus and test method including control unit(s) between controller and test units | |
| KR101238601B1 (ko) | 로컬 테스트 설비와의 무선 인터페이스를 갖는 원격 테스트설비 | |
| KR102604010B1 (ko) | 온-칩-시스템 테스트 제어기를 사용하는 자동 테스트 장비 | |
| CN104750607B (zh) | 一种选择性恢复测试执行的方法及装置 | |
| US7253606B2 (en) | Framework that maximizes the usage of testhead resources in in-circuit test system | |
| JP5992092B2 (ja) | 検査セル動作において複数のエンティティからの様々な要求を分離して管理する為の、検査機とマテリアルハンドリング装置との間のインタポーザ | |
| CN113514759B (zh) | 一种多核测试处理器及集成电路测试系统与方法 | |
| CN107302476B (zh) | 一种测试异步交互系统的自动化测试方法与系统 | |
| CN113377591B (zh) | 一种提升ate设备芯片测试速度的方法、装置 | |
| CN114527371A (zh) | 一种提升ate芯片测试速度的装置和方法 | |
| CN110046088A (zh) | 一种接口测试方法、装置及设备 | |
| US11907103B2 (en) | Test environment determination device and test environment determination method | |
| CN114356820A (zh) | 基于ate设备芯片测试的加速方法、装置及测试机系统 | |
| CN112035346A (zh) | 基于嵌入式dsp操作系统的自动化测试方法、系统及介质 | |
| CN114928605B (zh) | 一种芯片测试机大数据动态调度方法及系统 | |
| CN115034164A (zh) | 验证方法、电子设备及存储介质 | |
| CN114253837B (zh) | 一种ate测试机程序的多线程调试方法、系统及测试机台 | |
| CN114401032B (zh) | 面向卫星通信综测仪的测试方法及系统 | |
| CN111552599B (zh) | 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统 | |
| CN113868112A (zh) | 设备测试方法和装置、存储介质及电子装置 | |
| CN114385490A (zh) | 一种支持异构集成电路并行测试的系统和方法 | |
| CN117789812A (zh) | 具有动态自我优化能力的待测组件测试系统及方法 | |
| US20150193378A1 (en) | Adaptive value capture for process monitoring | |
| CN114779052A (zh) | Ate测试设备、测试方法、测试系统及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |