CN114779052A - Ate测试设备、测试方法、测试系统及存储介质 - Google Patents

Abstract

本申请公开了一种ATE测试设备、测试方法、测试系统及存储介质。ATE测试设备包括处理模块、数字IO模块和数据选择模块；处理模块用于接收终端设备发送的第一测试程序，并将第一测试程序发送给数据选择模块；数字IO模块用于接收终端设备发送的第二测试程序，并将第二测试程序解析成数字信号后发送给数据选择模块；数据选择模块用于将选择的第一测试程序或数字信号发送给被测设备。一方面，简单的测试项和复杂的测试项都可以通过本申请的ATE测试设备实现。另一方面，由于增加了数据选择模块对第一测试程序和数字信号进行选择，因此减少了ATE测试设备与被测设备连接的接口资源，可以实现对多个被测设备的同时测试，提高测试效率。

Description

ATE测试设备、测试方法、测试系统及存储介质

技术领域

本申请涉及测试技术领域，具体涉及一种ATE测试设备、测试方法、测试系统及存储介质。

背景技术

随着MCU/SOC类芯片的集成复杂度的提高，出现设计和生产制造缺陷的可能性就大大提高。为了避免MCU/SOC类芯片的不良缺陷，需要对批量生产的每一颗出货的MCU/SOC类芯片进行测试，目的是保证出货的每一颗芯片都符合测试规范。

目前，MCU/SOC的功能测试往往需要借助于用户烧录进去的程序代码来覆盖。在目前ATE(Automatic Test Equipment，一种通过计算机控制进行器件、电路板和子系统等测试的设备)测试阶段，ATE测试设备与DUT(Device Under Test，一般指被测器件或者芯片)之间是通过ATE测试设备发送简单的数字信号给DUT，DUT返回期望值给ATE测试设备，ATE测试设备再将期望值返回给PC进行解析，来判断测试是否通过以及执行下一步操作，测试流程十分冗长，时间成本高，而且只能测试简单的测试项。此外，ATE测试设备的接口资源有限，无法实现多颗DUT芯片的同时测试。

发明内容

鉴于此，本申请实施例提供一种ATE测试设备、测试方法、测试系统及存储介质，可以提高测试效率。

第一方面，本申请实施例提供了一种ATE测试设备，包括处理模块、数字IO模块和数据选择模块；

处理模块用于接收终端设备发送的第一测试程序，并将第一测试程序发送给数据选择模块；

数字IO模块用于接收终端设备发送的第二测试程序，并将第二测试程序解析成数字信号后发送给数据选择模块；

数据选择模块用于将选择的第一测试程序或数字信号发送给被测设备。

可选地，所述处理模块还用于根据所述被测设备返回的期望值判断测试是否通过。

可选地，所述数字IO模块还用于将所述被测设备返回的期望值发送给所述终端设备，以使所述终端设备根据所述被测设备返回的期望值判断测试是否通过。

可选地，所述数据选择模块通过以下通信方式中的任一种发送所述第一测试程序给所述被测设备：SPI通信、I2C通信、USART通信、SWD通信、JTAG通信。

可选地，所述处理模块包括以下至少一种：MCU芯片、SOC芯片。

第二方面，本申请实施例提供了一种测试方法，应用于如第一方面任一项所述的ATE测试设备，所述方法包括：

获取所述第一测试程序和所述第二测试程序；

将所述第二测试程序解析成数字信号；

从所述第一测试程序和所述数字信号中进行选择；

根据选择的所述第一测试程序或所述数字信号对所述被测设备进行测试。

可选地，所述方法还包括：

根据所述被测设备返回的期望值判断测试是否通过。

可选地，所述方法还包括：

将所述被测设备返回的期望值发送给所述终端设备，以使所述终端设备根据所述被测设备返回的期望值判断测试是否通过。

可选地，所述ATE测试设备通过以下通信方式中的任一种发送所述第一测试程序给所述被测设备：SPI通信、I2C通信、USART通信、SWD通信、JTAG通信。

第三方面，本申请实施例提供了一种测试系统，包括ATE测试设备和至少一个被测设备，所述ATE测试设备为第一方面任一项所述的ATE测试设备，所述ATE测试设备根据选择的所述第一测试程序或所述数字信号对所述至少一个被测设备进行测试，并根据所述至少一个被测设备返回的期望值判断测试是否通过，或，将所述至少一个被测设备返回的期望值发送给所述终端设备判断测试是否通过。

第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储有程序，所述程序被处理器执行时实现如第二方面任一项所述的测试方法的步骤。

本申请的ATE测试设备，一方面，由于设置了数字IO模块和处理模块，使得简单的测试项和复杂的测试项都可以通过本申请的ATE测试设备实现。另一方面，由于增加了数据选择模块对第一测试程序和数字信号进行选择，通过数据选择模块将当前测试项对应的测试程序发送给被测设备(需要的接口数量较少)，而不是将所有测试项对应的测试程序都发送给被测设备(需要的接口数量较多)，因此减少了ATE测试设备与被测设备连接的接口资源，可以实现对多个被测设备的同时测试，提高测试效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一现有的测试方案的交互示意图；

图2是另一现有的测试方案的交互示意图；

图3是本申请一实施例的ATE测试设备的结构示意图；

图4为本申请一实施例的测试过程的交互示意图；

图5为本申请一实施例的测试方法的流程示意图；

图6为本申请另一实施例的测试方法的流程示意图；

图7为本申请又一实施例的测试方法的流程示意图；

图8为本申请一实施例的测试系统的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合实施例及附图，对本申请技术方案进行清楚、完整地描述。显然，所描述实施例仅是一部分实施例，而非全部实施例。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

随着MCU/SOC类芯片的集成复杂度的提高，出现设计和生产制造缺陷的可能性就大大提高。为了避免MCU的不良缺陷，需要对批量生产的每一颗出货的MCU进行测试，目的是保证出货的每一颗芯片都符合测试规范。

目前，MCU/SOC的功能测试往往需要借助于用户烧录进去的程序代码来覆盖。在目前ATE测试阶段，ATE测试设备与DUT之间是通过ATE测试设备发送简单的数字信号给DUT，DUT返回期望值给ATE测试设备，ATE测试设备再将期望值返回给PC进行解析，来判断测试是否通过以及执行下一步操作，测试流程十分冗长，时间成本高，而且只能测试简单的测试项。此外，ATE测试设备的接口资源有限，无法实现多颗DUT芯片的同时测试。

现有的测试方案有以下两种：

第一种测试方案：如图1所示，ATE测试设备通过数字IO模块发送控制信号CMD给到装载板上的DUT芯片，控制DUT芯片开始工作，然后发送时钟信号CLK和数字信号Data给DUT芯片，开始测试。DUT芯片返回期望值给到ATE测试设备的数字IO模块，ATE测试设备再将期望值返回给PC进行解析，来判断测试是否通过以及执行下一步操作，如此往复下去。由于不同的测试项循环判断次数不一样，如果测试项的流程需要多次根据DUT返回的期望值进行判断的话，测试时间会变得特别冗长，时间成本增加。而且由于数字IO模块只能发送简单的数字信号，因此只能测试简单的测试项。

第二种测试方案：如图2所示，与第一种测试方案相同，ATE测试设备通过数字IO模块发送控制信号CMD给到装载板上的DUT芯片，控制DUT芯片开始工作，然后发送时钟信号CLK和数字信号Data给DUT芯片，开始测试。DUT芯片返回期望值给到ATE测试设备的数字IO模块，ATE测试设备再将期望值返回给PC进行解析，来判断测试是否通过以及执行下一步操作。

此外，ATE测试设备通过数字IO模块发送控制信号CMD给到装载板上的SOC芯片，控制SOC芯片开始工作，然后发送时钟信号CLK和测试程序Data给SOC芯片。使SOC芯片与DUT芯片进行通讯，SOC芯片再将时钟信号CLK和测试程序Data发送给DUT芯片，开始测试。DUT芯片返回期望值给SOC芯片，SOC芯片判断测试是否通过以及执行下一步操作。

由于每个测试项目的装载板上都需要增加一颗SOC芯片作为主控，浪费了器件资源；而且每一颗主控SOC芯片需要至少三个接口连接到ATE测试设备的数字IO模块，浪费了ATE测试设备的接口资源。

本申请提供了一种ATE测试设备、测试方法、测试系统及存储介质，可以解决上述两种现有的测试方案存在的问题，节约ATE的接口资源，并且可以实现多个DUT芯片的同时测试。

第一方面，本申请一实施例提供了一种ATE测试设备。图3是本申请一实施例的ATE测试设备的结构示意图。如图3所示，ATE测试设备100包括处理模块110、数字IO模块120和数据选择模块130。

可选地，处理模块110可以与终端设备连接，接收终端设备发送的第一测试程序，并将第一测试程序发送给数据选择模块130。在一些实施例中，终端设备可以是计算机PC，处理模块110与PC连接并进行通信的方式可以是以下任一种：SPI通信、串口通信、USB通信等。在另一些实施例中，终端设备也可以是服务器，处理模块110与服务器连接并进行通信的方式可以是通过无线网络连接，例如5G通信、4G通信等，然后通过http协议、socket协议、推送(服务器定向将测试程序发送至ATE测试设备的处理模块)等方式进行通信。处理模块110与终端设备通过上述通信方式进行连接，这样，当终端设备中的测试程序更新时，终端设备可以将更新后的测试程序发送给处理模块110，或，处理模块110可以向终端设备发送请求后，从终端设备中获取更新后的测试程序。

可选地，数字IO模块120也可以与终端设备连接，接收终端设备发送的第二测试程序。由于数字IO模块120只能发送简单的数字信号，因此，数字IO模块120会将接收到的第二测试程序解析成数字信号后发送给数据选择模块130。在一些实施例中，数字信号可以是由0、1组成的高低电平信号。

数据选择模块130接收处理模块110发送过来的第一测试程序和数字IO模块120发送过来的数字信号后，对第一测试程序和数字信号进行选择，并将选择的第一测试程序或数字信号发送给被测设备。

在一些实施例中，数据选择模块130对第一测试程序和数字信号进行选择有两种方式：一种是终端设备发送给处理模块110的第一测试程序和发送给数字IO模块120的第二测试程序的脚本中可以携带选择语句，则数字IO模块120解析的数字信号也携带有对应的选择信号。数据选择模块130依据第一测试程序携带的选择语句和数字信号携带的选择信号，对第一测试程序和数字信号进行选择。另一种是终端设备发送给处理模块110的第一测试程序和发送给数字IO模块120的第二测试程序的脚本中不携带选择语句，处理模块110和数字IO模块120在发送第一测试程序和数字信号给数据选择模块130时会加上选择语句和选择信号。数据选择模块130依据第一测试程序携带的选择语句和数字信号携带的选择信号，对第一测试程序和数字信号进行选择。

可以理解的是，由于数字IO模块120只能发送简单的数字信号，因此，发送给数字IO模块120的第二测试程序一般是简单的测试项。而通过处理模块110发送的第一测试程序一般是复杂的测试项。

本申请实施例的ATE测试设备，一方面，由于设置了数字IO模块和处理模块，使得简单的测试项和复杂的测试项都可以通过本申请实施例的ATE测试设备实现。另一方面，由于增加了数据选择模块对第一测试程序和数字信号进行选择，通过数据选择模块将当前测试项对应的测试程序发送给被测设备(需要的接口数量较少)，而不是将所有测试项对应的测试程序都发送给被测设备(需要的接口数量较多)，因此减少了ATE测试设备对外的接口，即减少了ATE测试设备与被测设备连接的接口资源，可以实现对多个被测设备的同时测试，提高测试效率。

下面以一个具体的应用实例对测试过程进行详细描述：

图4为本申请一实施例的测试过程的交互图。如图4所示，ATE测试设备通过数字IO模块和/或处理模块发送控制信号CMD给到数据选择模块，控制数据选择模块开始工作。然后ATE测试设备通过数字IO模块发送时钟信号CLK和数字信号Data给数据选择模块，通过处理模块发送时钟信号CLK和测试程序Data给数据选择模块。数据选择模块将时钟信号CLK和选择的数字信号或测试程序发送给DUT芯片，开始测试。

若数据选择模块选择数字信号发送给DUT芯片进行测试，则DUT芯片返回期望值给数字IO模块。若期望值无需解析，则数字IO模块判断测试是否通过。若期望值需要解析，则数字IO模块将期望值返回给终端设备，终端设备对期望值进行解析，判断测试是否通过。

若数据选择模块选择测试程序发送给DUT芯片进行测试，则DUT芯片返回期望值给处理模块。处理模块对期望值进行解析，判断测试是否通过。

请参见图4，ATE测试设备与DUT芯片之间只需3个接口。与图1和图2的现有测试方案需要6个接口相比，节省了3个接口。若1个ATE测试设备具有6个对外接口，则可以同时测试2个DUT芯片，提高了测试效率。

在一些实施例中，处理模块可以包括以下至少一种：MCU芯片、SOC芯片。被测设备可以是DUT芯片。数据选择模块可以采用mux2_1，即2选1的数据选择器。

在一些实施例中，数据选择模块可以通过以下通信方式中的任一种发送第一测试程序给被测设备：SPI通信、I2C通信、USART通信、SWD通信、JTAG通信等。

可选地，处理模块还用于根据被测设备返回的期望值判断测试是否通过。在一些实施例中，被测设备返回给处理模块的期望值可以是一组串行数据，处理模块对串行数据进行解析，判断测试是否通过。

可选地，数字IO模块还用于将被测设备返回的期望值发送给终端设备，以使终端设备根据被测设备返回的期望值判断测试是否通过。在一些实施例中，被测设备返回给数字IO模块的期望值可以是数字信号，即高低电平信号。此时数字IO模块可以直接根据数字信号判断测试是否通过。例如，数字信号为高电平信号，则判断测试通过。数字信号为低电平信号，则判断测试失败。若被测设备返回给数字IO模块的期望值不是数字信号，是一组串行数据，数字IO模块无法解析，则将串行数据发送给终端设备，终端设备对串行数据进行解析，判断测试是否通过。

第二方面，本申请一实施例提供了一种测试方法，应用于如第一方面任一实施例所述的ATE测试设备。图5为本申请一实施例的测试方法的流程示意图。如图5所示，该测试方法包括：

S100：获取第一测试程序和第二测试程序。

该测试方法的执行主体可以为第一方面任一实施例所述的ATE测试设备。ATE测试设备可以从终端设备(例如PC或服务器)获取第一测试程序和第二测试程序。

S200：将第二测试程序解析成数字信号。

ATE测试设备将第二测试程序解析成数字信号，具体可以通过ATE测试设备内部的数字IO模块解析，解析过程请参照第一方面的相关描述，此处不再赘述。

S300：从第一测试程序和数字信号中进行选择。

ATE测试设备从第一测试程序和数字信号中进行选择，具体可以通过ATE测试设备内部的数据选择模块选择，选择过程请参照第一方面的相关描述，此处不再赘述。

S400：根据选择的第一测试程序或数字信号对被测设备进行测试。

ATE测试设备将选择的第一测试程序或数字信号发送给被测设备，对被测设备进行测试，测试过程请参照第一方面的相关描述，此处不再赘述。

在一些实施例中，处理模块可以包括以下至少一种：MCU芯片、SOC芯片。被测设备可以是DUT芯片。数据选择模块可以采用mux2_1，即2选1的数据选择器。

在一些实施例中，数据选择模块可以通过以下通信方式中的任一种发送第一测试程序给被测设备：SPI通信、I2C通信、USART通信、SWD通信、JTAG通信等。

图6为本申请另一实施例的测试方法的流程示意图。如图6所示，可选地，在上述S400之后，该测试方法还包括：

S500：根据被测设备返回的期望值判断测试是否通过。

ATE测试设备根据被测设备返回的期望值判断测试是否通过。在一些实施例中，被测设备返回给ATE测试设备的处理模块的期望值可以是一组串行数据，处理模块对串行数据进行解析，判断测试是否通过。

图7为本申请又一实施例的测试方法的流程示意图。如图7所示，可选地，在上述S400之后，该测试方法还包括：

S600：将被测设备返回的期望值发送给终端设备，以使终端设备根据被测设备返回的期望值判断测试是否通过。

ATE测试设备还可以将被测设备返回的期望值发送给终端设备，以使终端设备根据被测设备返回的期望值判断测试是否通过。在一些实施例中，被测设备返回给数字IO模块的期望值可以是数字信号，即高低电平信号。此时数字IO模块可以直接根据数字信号判断测试是否通过。例如，数字信号为高电平信号，则判断测试通过。数字信号为低电平信号，则判断测试失败。若被测设备返回给数字IO模块的期望值不是数字信号，是一组串行数据，数字IO模块无法解析，则将串行数据发送给终端设备，终端设备对串行数据进行解析，判断测试是否通过。

第三方面，本申请一实施例提供了一种测试系统。图8为本申请一实施例的测试系统的结构示意图。如图8所示，测试系统包括ATE测试设备100和至少一个被测设备200。ATE测试设备100为第一方面任一实施例所述的ATE测试设备，ATE测试设备100根据选择的第一测试程序或数字信号对至少一个被测设备200进行测试，并根据至少一个被测设备200返回的期望值判断测试是否通过，或，将至少一个被测设备200返回的期望值发送给终端设备判断测试是否通过。

测试系统的工作过程请参照第一方面和第二方面的描述，此处不再赘述。

第四方面，本申请一实施例提供了一种可读存储介质，可读存储介质上存储有程序，程序被处理器执行时实现如第二方面任一实施例所述的测试方法的步骤。

本领域普通技术人员可以理解，上文中所公开系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。

在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD－ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的部分实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、物品或者装置中还存在另外的相同要素，此外，不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

另外，尽管本文采用术语“第一、第二、第三”等描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式。术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

在本申请中，“在一些实施例中”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“在一些实施例中”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种ATE测试设备，其特征在于，包括处理模块、数字IO模块和数据选择模块；

所述处理模块用于接收终端设备发送的第一测试程序，并将所述第一测试程序发送给所述数据选择模块；

所述数字IO模块用于接收所述终端设备发送的第二测试程序，并将所述第二测试程序解析成数字信号后发送给所述数据选择模块；

所述数据选择模块用于对所述第一测试程序和所述数字信号进行选择，并将选择的所述第一测试程序或所述数字信号发送给被测设备。

2.根据权利要求1所述的ATE测试设备，其特征在于，所述处理模块还用于根据所述被测设备返回的期望值判断测试是否通过。

3.根据权利要求1或2所述的ATE测试设备，其特征在于，所述数字IO模块还用于将所述被测设备返回的期望值发送给所述终端设备，以使所述终端设备根据所述被测设备返回的期望值判断测试是否通过。

4.根据权利要求1所述的ATE测试设备，其特征在于，所述数据选择模块通过以下通信方式中的任一种发送所述第一测试程序给所述被测设备：SPI通信、I2C通信、USART通信、SWD通信、JTAG通信。

5.一种测试方法，其特征在于，应用于如权利要求1至4任一项所述的ATE测试设备，所述方法包括：

获取所述第一测试程序和所述第二测试程序；

将所述第二测试程序解析成数字信号；

从所述第一测试程序和所述数字信号中进行选择；

根据选择的所述第一测试程序或所述数字信号对所述被测设备进行测试。

6.根据权利要求5所述的测试方法，其特征在于，所述方法还包括：

根据所述被测设备返回的期望值判断测试是否通过。

7.根据权利要求5或6所述的测试方法，其特征在于，所述方法还包括：

将所述被测设备返回的期望值发送给所述终端设备，以使所述终端设备根据所述被测设备返回的期望值判断测试是否通过。

8.根据权利要求5所述的测试方法，其特征在于，所述ATE测试设备通过以下通信方式中的任一种发送所述第一测试程序给所述被测设备：SPI通信、I2C通信、USART通信、SWD通信、JTAG通信。

9.一种测试系统，其特征在于，包括ATE测试设备和至少一个被测设备，所述ATE测试设备为权利要求1至4中任一项所述的ATE测试设备，所述ATE测试设备根据选择的所述第一测试程序或所述数字信号对所述至少一个被测设备进行测试，并根据所述至少一个被测设备返回的期望值判断测试是否通过，或，将所述至少一个被测设备返回的期望值发送给所述终端设备判断测试是否通过。

10.一种可读存储介质，其特征在于，所述可读存储介质上存储有程序，所述程序被处理器执行时实现如权利要求5至8中任一项所述的测试方法的步骤。

Images