CN114527371A - 一种提升ate芯片测试速度的装置和方法 - Google Patents
一种提升ate芯片测试速度的装置和方法 Download PDFInfo
- Publication number
- CN114527371A CN114527371A CN202210138326.5A CN202210138326A CN114527371A CN 114527371 A CN114527371 A CN 114527371A CN 202210138326 A CN202210138326 A CN 202210138326A CN 114527371 A CN114527371 A CN 114527371A
- Authority
- CN
- China
- Prior art keywords
- instruction
- configuration
- file
- test
- ate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种提升ATE芯片测试速度的装置和方法，该装置用于执行X个测试流，每一个测试流包括N个测试项，每个测试项包括M个配置指令；上位机所包括的配置文件产生模块将X*N*M配置指令按一预定顺序形成配置指令文件集；配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件；在启动测试前，上位机下发配置指令文件内容、文件名和待存储位置，下位机接收并缓存于指定位置且将其命名为上述文件名，待下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用语法解析器解析配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。因此，本发明缩短软硬件之间的通信交互次数，提高了测试效率。
Description
技术领域
本发明涉及半导体自动测试设备(Automatic Test Equipment，简称ATE)领域，尤其涉及一种提升ATE芯片测试速度的装置和方法。
背景技术
自动测试设备ATE在半导体产业意指集成电路(integrated circuit，IC)自动测试机，用于检测集成电路功能之完整性，为集成电路生产制造之最后流程，以确保集成电路生产制造之品质。
自动测试设备ATE是一种由高性能计算机控制测试仪器的集合体，主要由测试机台和计算机组合而成，计算机内运行上位机测试软件。硬件测试机由多块资源板卡组成，每块资源板卡都内嵌一个独立的嵌入式Linux操作系统EOS(Embedded Operating System)通过以太网与上位机进行连接，使用TCP/IP协议进行数据交互。
一台质量上乘的自动化测试设备ATE主要从以下四方面评估，一是测试广度，二是测试精度，三是测试速度，四是测试机稳定性。其中，测试速度尤为重要。
通常自动化测试设备ATE中包含多个测试单板，每个测试单板包含多块逻辑处理芯片，自动化测试设备ATE可单次同测多块同一类型的芯片。而每测试一块芯片需执行多种测试向量。尤其对于一些集成度高，功能复杂的待测芯片(DUT)，其向量数据非常庞大。因此测试机需执行多个测试流，每一个测试流又包括多个测试项。假设上位机需执行100个测试项，每个测试项又包括10个配置指令，利用现有技术方案就需要连续发送1000次指令到下位机。在传输控制协议数据(Transmission Control Protocol，简称TCP)传递时，确认机制、重传机制和拥塞控制机制等过程都会消耗大量的时间，每个数据传输的连接还会占用系统的CPU和寄存器等硬件资源。也就是说，上位机与下位机的指令交互过程需要大量通信时间，从而大大增加了测试时间。
发明内容
本发明的目的在于，提供一种提升ATE芯片测试速度的设备和测试方法，其通过上位机与下位机之间一次性多指令交互，即通过减少TCP传输次数来缩短测试时间，提高ATE对芯片的测试速度。
为实现上述目的，本发明的技术方案如下：
一种提升ATE芯片测试速度的装置，其所述装置用于执行X个测试流，每一个测试流包括N个测试项，每个所述测试项包括M个配置指令；所述装置包括上位机、下位机和指令执行单元；
所述上位机包括配置文件产生模块；所述配置文件产生模块将X*N*M配置指令按一预定顺序形成配置指令文件集；所述配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件；
在启动测试前，上位机下发配置指令文件内容、文件名和待存储位置，下位机接收并缓存于指定位置且将其命名为上述文件名待所述下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用语法解析器解析所述配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。
进一步地，所述预定顺序为时间顺序或优先级顺序。
进一步地，所述下位机通过以太网与所述上位机进行连接，使用TCP/IP协议进行数据交互。
进一步地，从所述上位机传输来的所述配置指令文件集暂存于资源板卡的寄存器内。
为实现上述目的，本发明的技术方案如下：
一种提升ATE芯片测试速度的方法，其采用上述的提升ATE芯片测试速度的装置，其包括：
步骤S1：将X*N*M配置指令按一预定顺序形成配置指令文件集；所述配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件；
步骤S2：在启动测试前，所述下位机接收并缓存从所述上位机传输来的配置指令文件集；
步骤S3：待所述下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用语法解析器解析所述配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。
进一步地，所述提升ATE芯片测试速度的方法还包括步骤S4：根据配置指令文件，所述指令执行单元执行所述执行X个测试流。
从上述技术方案可以看出，本发明提供的提升ATE芯片测试速度的装置和测试方法，其通过自定义一套指令集，由上位机一次性将所有配置指令以配置指令文件集的形式下发至下位机，并暂存于资源板卡的DDR内，待下位机收到开始测试指令后，控制寄存器进行读写等操作。
因此，采用本发明的技术方案可以实现减少软硬件之间的通信交互次数，节省了大量因软硬件通信交互带来的时间损耗，从而达到提高ATE芯片测试效率的效果。
附图说明
图1所示为本发明提升ATE芯片测试速度的装置架构示意图
图2所示为本发明提升ATE芯片测试速度的方法流程示意图
具体实施方式
下面结合附图1-2，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，本发明提升ATE芯片测试速度的技术方案用于执行X个测试流，每一个测试流包括N个测试项，每个所述测试项包括M个配置指令；通过在上位机中编辑配置指令文件集，可以实现上位机与下位机之间一次性多指令交互。尤其在对于上位机与下位机之间有高效指令交互等一类需求中，都可支持实施。
请参阅图1，图1所示为本发明提升ATE芯片测试速度的装置架构示意图。如图1所示，该可配置测试装备可以包括上位机、下位机和和指令执行单元。与现有技术相同的是，该自动测试设备也可以是主要由测试机台和计算机组合而成，计算机内运行上位机测试软件，硬件测试机台(下位机)内的每块资源板卡都内嵌一个独立的嵌入式Linux操作系统EOS通过以太网与上位机进行连接，使用TCP/IP协议进行数据交互。
与现有技术不同的是，本发明实施例中的上位机包括配置文件产生模块；所述配置文件产生模块将X*N*M配置指令按一预定顺序形成配置指令文件集；所述配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件等。
具体地，假设自动测试设备ATE可以执行2个测试流，每一个测试流包括需执行的100个测试项，每个测试项又包括10个配置指令。在本发明的实施例中，就需要预定顺序为时间顺序或优先级顺序，产生配置指令文件集并对各个配置指令文件进行接收、分类并暂存于资源板卡的DDR内，即用配置文件的形式将指令集封装，该配置指令文件集包括了需发送到下位机的2000个配置指令文件。
本领域技术人员清楚，ATE测试程序执行过程抽象到最底层就是大量的对资源板卡中的FPGA内寄存器进行读写工作。所以，当本发明技术方案应用于一个具体实施案例中时，上述配置指令文件集主要可以包括控制寄存器地址和读写操作等功能。
在本发明的实施例中，上位机也是通过运行测试程序经TCP传输来控制下位机内运行的服务端从而控制测试硬件。待下位机收到开始测试指令后，控制寄存器进行读写等操作。从而节省了大量因软硬件通信交互带来的时间损耗，提升了测试效率。但采用配置文件的形式将指令集封装，一次性将全部指令下发至下位机，测试人员可以一次发出一个配置文件或多个配置文件。
具体地，在启动测试前，上位机下发配置指令文件内容、文件名和待存储位置，下位机接收并缓存于指定位置且将其命名为上述文件名待所述下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用规定语法形成配置指令文件语法解析器解析所述配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。
请参阅图2，图2所示为本发明提升ATE芯片测试速度的方法流程示意图。如图2所示，该提升ATE芯片测试速度的方法，其采上述的提升ATE芯片测试速度的设备，其可以包括：
步骤S1：将X*N*M配置指令按一预定顺序形成配置指令文件集；所述配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件；
步骤S2：在启动测试前，所述下位机接收并缓存从所述上位机传输来的配置指令文件集；
步骤S3：待所述下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用语法解析器解析所述配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。
步骤S4：根据配置指令文件，所述指令执行单元执行所述X个测试流。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (6)
1.一种提升ATE芯片测试速度的装置，所述装置用于执行X个测试流，每一个测试流包括N个测试项，每个所述测试项包括M个配置指令；其特征在于，所述装置包括上位机、下位机和指令执行单元；
所述上位机包括配置文件产生模块；所述配置文件产生模块将X*N*M配置指令按一预定顺序形成配置指令文件集；所述配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件；
在启动测试前，上位机下发配置指令文件内容、文件名和待存储位置，下位机接收并缓存于指定位置且将其命名为上述文件名待所述下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用语法解析器解析所述配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。
2.根据权利要求1所述的提升ATE芯片测试速度的装置，其特征在于，所述预定顺序为时间顺序或优先级顺序。
3.根据权利要求1所述的提升ATE芯片测试速度的装置，其特征在于，所述下位机通过以太网与所述上位机进行连接，使用TCP/IP协议进行数据交互。
4.根据权利要求1所述的提升ATE芯片测试速度的装置，其特征在于，从所述上位机传输来的所述配置指令文件集暂存于资源板卡的DDR内。
5.一种提升ATE芯片测试速度的方法，其采用权利要求1-4任意一个所述的提升ATE芯片测试速度的装置，其特征在于，包括：
步骤S1：将X*N*M配置指令按一预定顺序形成配置指令文件集；所述配置指令文件集中的每一条配置指令包括待配置文件类型标识、指令功能、寄存器地址、交互数据、指令调度顺序和/或指令执行条件；
步骤S2：在启动测试前，所述下位机接收并缓存从所述上位机传输来的配置指令文件集；
步骤S3：待所述下位机收到开始测试的指令后，从约定位置读取配置指令文件，利用语法解析器解析所述配置指令文件，调取相应的功能指令，并发送给相应的指令执行单元。
6.根据权利要求5所述的提升ATE芯片测试速度的方法，其特征在于，还包括步骤S4：根据配置指令文件，所述指令执行单元执行所述执行X个测试流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210138326.5A CN114527371A (zh) | 2022-02-15 | 2022-02-15 | 一种提升ate芯片测试速度的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210138326.5A CN114527371A (zh) | 2022-02-15 | 2022-02-15 | 一种提升ate芯片测试速度的装置和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114527371A true CN114527371A (zh) | 2022-05-24 |
Family
ID=81622962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210138326.5A Pending CN114527371A (zh) | 2022-02-15 | 2022-02-15 | 一种提升ate芯片测试速度的装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114527371A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115015742A (zh) * | 2022-08-10 | 2022-09-06 | 南京派格测控科技有限公司 | 多站异步并行测试芯片的方法、系统、电子设备 |
| CN115774182A (zh) * | 2022-12-05 | 2023-03-10 | 安测半导体技术(义乌)有限公司 | 一种基于ate平台的芯片测试方法及装置 |
| CN116203393A (zh) * | 2023-02-27 | 2023-06-02 | 杭州朗迅科技股份有限公司 | 一种集成电路测试方法及系统 |
| CN116434820A (zh) * | 2023-02-21 | 2023-07-14 | 武汉置富半导体技术有限公司 | 存储成品的可靠性评价方法、装置、电子设备及存储介质 |
| WO2023236613A1 (zh) * | 2022-06-06 | 2023-12-14 | 南京宏泰半导体科技股份有限公司 | 一种基于软件解耦的硬件控制装置及方法 |
-
2022
- 2022-02-15 CN CN202210138326.5A patent/CN114527371A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023236613A1 (zh) * | 2022-06-06 | 2023-12-14 | 南京宏泰半导体科技股份有限公司 | 一种基于软件解耦的硬件控制装置及方法 |
| CN115015742A (zh) * | 2022-08-10 | 2022-09-06 | 南京派格测控科技有限公司 | 多站异步并行测试芯片的方法、系统、电子设备 |
| CN115015742B (zh) * | 2022-08-10 | 2022-10-11 | 南京派格测控科技有限公司 | 多站异步并行测试芯片的方法、系统、电子设备 |
| CN115774182A (zh) * | 2022-12-05 | 2023-03-10 | 安测半导体技术(义乌)有限公司 | 一种基于ate平台的芯片测试方法及装置 |
| CN115774182B (zh) * | 2022-12-05 | 2023-10-13 | 安测半导体技术(义乌)有限公司 | 一种基于ate平台的芯片测试方法及装置 |
| CN116434820A (zh) * | 2023-02-21 | 2023-07-14 | 武汉置富半导体技术有限公司 | 存储成品的可靠性评价方法、装置、电子设备及存储介质 |
| CN116203393A (zh) * | 2023-02-27 | 2023-06-02 | 杭州朗迅科技股份有限公司 | 一种集成电路测试方法及系统 |
| CN116203393B (zh) * | 2023-02-27 | 2023-09-26 | 杭州朗迅科技股份有限公司 | 一种集成电路测试方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114527371A (zh) | 一种提升ate芯片测试速度的装置和方法 | |
| KR102604010B1 (ko) | 온-칩-시스템 테스트 제어기를 사용하는 자동 테스트 장비 | |
| US7042243B2 (en) | Device test apparatus and test method including control unit(s) between controller and test units | |
| US7017081B2 (en) | Methods and systems for remotely controlling a test access port of a target device | |
| CN113189479B (zh) | 一种提升ate芯片测试速度的方法、装置及测试系统 | |
| CN113514759B (zh) | 一种多核测试处理器及集成电路测试系统与方法 | |
| CN113342583B (zh) | 芯片验证系统、方法、装置、设备和存储介质 | |
| CN114019938A (zh) | 一种微控制器芯片通信类接口测试系统及其方法 | |
| JPH07110365A (ja) | テスト装置 | |
| US20030115517A1 (en) | Microprocessor-based probe for integrated circuit testing | |
| EP4071659A1 (en) | Method, system, medium, and program product for path verification in logic circuit | |
| CN114461558B (zh) | 一种提高ate设备通信效率的通信方法、装置及测试机系统 | |
| CN115598486A (zh) | 一种连接测试机与硬件资源的测试系统和方法 | |
| JP4493937B2 (ja) | 半導体集積回路および半導体集積回路の機能検証方法 | |
| US7409620B2 (en) | Simplified high speed test system | |
| CN112416857B (zh) | 不依赖处理器的fpga外设芯片动态配置方法 | |
| CN217360011U (zh) | 测试机及测试系统 | |
| CN1297194A (zh) | 电脑系统的启动前期排错装置及方法 | |
| Miyauchi et al. | An Adaptive Approach for Implementing RTOS in Hardware | |
| US7716533B2 (en) | System and method for trapping bus cycles | |
| US7492718B2 (en) | Serial protocol controller that supports subroutine calls | |
| CN113868112A (zh) | 设备测试方法和装置、存储介质及电子装置 | |
| CN115599619A (zh) | 一种基于半导体测试的代理设备和方法 | |
| KR100328852B1 (ko) | 반도체 메모리의 고속 테스트방법 | |
| JP2001053748A (ja) | ネットワーク装置の検査システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |