WO2023236613A1 - 一种基于软件解耦的硬件控制装置及方法 - Google Patents

一种基于软件解耦的硬件控制装置及方法 Download PDF

Info

Publication number
WO2023236613A1
WO2023236613A1 PCT/CN2023/081504 CN2023081504W WO2023236613A1 WO 2023236613 A1 WO2023236613 A1 WO 2023236613A1 CN 2023081504 W CN2023081504 W CN 2023081504W WO 2023236613 A1 WO2023236613 A1 WO 2023236613A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
hardware
parameter
test
software
Prior art date
Application number
PCT/CN2023/081504
Other languages
English (en)
French (fr)
Inventor
包智杰
Original Assignee
南京宏泰半导体科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南京宏泰半导体科技股份有限公司 filed Critical 南京宏泰半导体科技股份有限公司
Publication of WO2023236613A1 publication Critical patent/WO2023236613A1/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0221—Preprocessing measurements, e.g. data collection rate adjustment; Standardization of measurements; Time series or signal analysis, e.g. frequency analysis or wavelets; Trustworthiness of measurements; Indexes therefor; Measurements using easily measured parameters to estimate parameters difficult to measure; Virtual sensor creation; De-noising; Sensor fusion; Unconventional preprocessing inherently present in specific fault detection methods like PCA-based methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the invention relates to a hardware control device and method based on software decoupling, belonging to the field of integrated circuit automated testing.
  • DPS integrated power chips
  • PE Peripheral Component Interconnect
  • the present invention provides a hardware control device and method based on software decoupling.
  • the software driver function has Versatility, it can control a type of different chips (circuit) with similar functions at the same time. It realizes the decoupling of underlying driver functions and specific hardware-controlled chips, reducing maintenance costs and development cycles.
  • the same set of software underlying driver functions can drive different versions of hardware circuits (chips) at the same time.
  • FPGAs field programmable gate arrays
  • the basic idea of the present invention is to convert the driver description of the specific chip in the software driver function into the corresponding hardware operation, thereby replacing it with a universal instruction in the software, so that the software layer driver is decoupled from the hardware control, and at the same time, the bottom layer is required
  • Functions are universal and can control a class of chips with similar functions at the same time. Therefore the following needs to be done:
  • the chip register configuration cannot be included in the software driver function, that is, the software and the chip are no longer directly related.
  • FVMI software driver functions
  • a hardware control device based on software decoupling including one or more parameter test controllers.
  • the parameter test controller includes a test instruction input cache module, an instruction and parameter mapping memory, a parameter test command processor, and a device control generator. in:
  • the test instruction input cache module is used to cache control instructions sent from the host computer.
  • the instruction and parameter mapping memory is used to store and read hardware configuration data sets corresponding to all control instructions sent by the software.
  • the parameter test command processor is used to realize the control flow corresponding to all control instructions.
  • the parameter test command processor receives the control command from the test command input cache module, parses it according to the control command, and sends the parsed control command to the device control generator.
  • Step 2 After completing the parameter setting and storage, call the command sending function to complete the sending of the control command.
  • Figure 1 is a schematic diagram of the internal structure of the parameter test controller.
  • Figure 3 is a flow chart of an embodiment.
  • the parameter test command processor 3 referred to as Parameter Test Command Processor in English, PTCP for short, is used to realize the control flow corresponding to all control instructions.
  • the parameter test command processor 3 receives the control command from the test command input cache module 1, analyzes it according to the control command, and sends the parsed control command to the device control generator 4.
  • the parameter test command processor 3 executes corresponding command actions according to different control commands. For example: setting the voltage output to 1.8V, starting data collection, sending specific waveform data, etc. all have different control codes.
  • the parameter test command processor 3 hands over the action content to the device control generator 4, which then controls the instruction and parameter mapping memory 2 to read the configuration data required for the corresponding instruction action, and converts it into a specific control interface timing sequence. (such as: SPI interface) sends data to the device to complete the configuration.
  • Parameter test controller 5 in English is Parameter Test Controller, referred to as PTC. Used to complete the storage, analysis, and control of signal generation of test parameters.
  • a hardware control method based on software decoupling includes the following steps:
  • Step 1 Complete the parameter settings and download them to the instruction and parameter mapping memory 2.
  • the dpsPTCSet() function can complete the settings of parameters such as output mode, voltage value, voltage range, current value, current range, clamp value, measurement mode, etc. at one time, and store them in the instruction and parameter mapping memory 2. It is worth noting that this function has a parameter that can control whether these parameters are downloaded to multiple independent parameter test controllers 5. The advantage of this setting is that for those who have the same output requirements (such as: different channels of the same chip complete the same FVMI ) chip can be set up once, without the need for repeated settings.
  • Step 3 After the underlying function of the software completes parameter setting and downloads and sends instructions, the subsequent work will be completed by the parameter test controller 5.
  • the control command is sent to the parameter test command processor 3 of the gated channel.
  • the parameter test command processor 3 completes the analysis of the control command and parses out different command actions according to the different control commands. For example: setting the voltage output to 1.8V, starting data collection, sending specific waveform data, etc. all have different control codes.
  • the parameter test command processor 3 After parsing the control command, the parameter test command processor 3 will hand the parsed result to the device control generator 4. After receiving the parsed control command, the device control generator 4 will complete different actions according to the content of the command.
  • control instruction and parameter mapping memory 2 reads the parameters corresponding to the action, and then converts them into the control interface timing required by the hardware (specific communication protocol data (such as SPI)) , send the control interface timing to the hardware of the final channel to complete the data configuration of the hardware.
  • specific communication protocol data such as SPI
  • control signal of the device does not require configuration data (such as setting it to a high-impedance state), and the control signal can be generated directly.
  • the software underlying driver in this embodiment does not need to directly participate in the specific control work of the hardware circuit (chip). It only needs to store all parameter attributes in the CPMM in advance, and then only needs to send control instructions to complete the control of the hardware circuit (chip). ) control has nothing to do with specific hardware addresses and data. Therefore, the software and hardware decoupling design method of the present invention realizes the decoupling of software underlying driver and hardware control implementation, so that a set of software drivers can drive different versions of hardware circuits (chips) at the same time.
  • the present invention decouples the underlying driver from the hardware so that the software driver function is versatile and can simultaneously control a class of hardware circuits (chips) with similar functions.
  • when the circuit (chip) is upgraded as long as the overall function remains unchanged, there is no need to develop corresponding software driver functions.
  • the same instruction code can be passed to different PTC modules, but the parsed instruction actions can be different.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种基于软件解耦的硬件控制装置及方法，包括一个以上的参数测试控制器（5），参数测试控制器（5）包括测试指令输入缓存模块（1）、指令与参数映射存储器（2）、参数测试命令处理器（3）、器件控制发生器（4），通过将软件底层驱动与硬件控制的具体芯片分离，不仅实现底层驱动函数与具体硬件控制的芯片解耦，降低了维护成本和开发周期，而且提升测试过程中的测试效率。

Description

一种基于软件解耦的硬件控制装置及方法 技术领域
本发明涉及一种基于软件解耦的硬件控制装置及方法，属于集成电路自动化测试领域。
背景技术
集成电路自动化测试设备(Auto Test Equipment，简称ATE)的硬件设计中，会用到许多集成芯片，例如：给被测器件(Device Under Test简称DUT)供电的集成电源芯片(DUT Power Supply简称DPS)、兼具模拟数字功能的PE芯片(Pin Electronics简称PE)以及数据采集芯片ADC等组成。
1、当前此类芯片发展趋势是高度集成化、系统化的，通常来说，每用到一种芯片都要配套相应的驱动函数进行芯片的配置，而每种芯片配置都是不同的，这就意味着芯片及其软件驱动函数是紧密相关、高度耦合的。诚然这种功能更强，性能更优的芯片将会极大的提升ATE设备的性能，但不可避免的是其驱动的开发周期更长，对开发人员要求更高。
2、每迭代一套新的产品或每用到一颗新的芯片就需要新的驱动函数与之配套，导致软件设计需要同时考虑兼容不同版本的硬件，同时这种高度耦合的关系也不利于开发人员维护。
3、通过软件驱动完成对各种芯片的复杂设置过程本身需要花费较多的时间，会降低整体测试效率。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种基于软件解耦的硬件控制装置及方法，通过将软件底层驱动与硬件控制的具体芯片(电路)分离，使得软件驱动函数具有通用性，可以同时控制一类功能相似的不同芯片(电路)。实现底层驱动函数与具体硬件控制的芯片解耦，降低了维护成本和开发周期。同一套软件底层驱动函数可以同时驱动不同版本的硬件电路(芯片)。利用现场可编程逻辑门阵列(FPGA)完成对芯片配置数据的生成，能够很大程度减少芯片状态转换的时间，进而提升测试过程中的测试效率。
技术方案：为实现上述目的，本发明采用的技术方案为：
本发明基本思想是通过将软件驱动函数中对具体芯片的驱动描述转化为对应的硬件操作，从而在软件中通过一个通用性指令进行替代，从而软件层驱动与硬件控制解耦，同时要求该底层函数具有通用性，可以同时控制一类功能相似的芯片。因此需要做到以下几点：
1、软件层面，软件驱动函数中不能包含芯片寄存器配置，即软件和芯片不再直接相关。
2、有一套机制能够实现一套软件驱动函数(例如：FVMI)，能被不同硬件同时接收并识别，这就需要一套硬件选通机制。
3、硬件层面，要有一套命令解析机制，能接收软件发送的不同的控制命令，并转化 为对特定芯片的控制数据与控制协议时序(例如SPI)，下发到芯片完成配置。
一种基于软件解耦的硬件控制装置，包括一个以上的参数测试控制器，所述参数测试控制器包括测试指令输入缓存模块、指令与参数映射存储器、参数测试命令处理器、器件控制发生器，其中：
所述测试指令输入缓存模块用于缓存上位机发送过来的控制指令。
所述指令与参数映射存储器用于存储和读取软件所有发送的控制指令对应的硬件配置数据集。
所述参数测试命令处理器用于实现所有控制指令对应的控制流程发生。参数测试命令处理器接收测试指令输入缓存模块的控制指令，根据控制指令进行解析，并将解析后的控制指令发送给器件控制发生器。
器件控制发生器用于接收参数测试命令处理器解析后的控制指令动作内容，同时控制指令与参数映射存储器读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，进而完成硬件的控制。
优选的：每个测试通道配备一个独立的参数测试控制器，由一个统一的软件驱动，发送一套控制指令，同时完成对多测试通道的独立控制，同时每个通道由不同的硬件芯片进行实现，多个通道同时生成相同或不同的功能。
优选的：每个配置数据集包括电压值、电压挡位、输出模式、测量挡位、测量模式。
优选的：每个配置数据集构成指令与参数映射存储器的一个存储单元。
一种基于软件解耦的硬件控制方法，包括以下步骤：
步骤1，完成参数设置并下载到指令与参数映射存储器中。
步骤2，完成参数设置并存储后调用命令发送函数完成控制命令的发送。
步骤3，软件底层函数完成参数设置并下载和发送指令后，后续的工作将由参数测试控制器来完成。控制命令发送到被选通的通道的参数测试命令处理器，参数测试命令处理器完成对控制命令的解析，根据控制指令的不同，解析出不同的指令动作。解析出控制指令后，参数测试命令处理器会将解析的结果交给器件控制发生器，器件控制发生器接收到解析后的控制指令后，会根据指令内容的不同完成不同的动作，同时控制指令与参数映射存储器读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，完成硬件的控制。
优选的：将控制接口时序发送到最终通道的硬件，完成硬件的控制和数据配置。
本发明相比现有技术，具有以下有益效果：
1、本发明实现了软件底层驱动和硬件控制具体电路(芯片)的解耦，同时这套机制可以兼容控制类似功能的不同版本硬件电路(芯片)，降低了编程维护更新成本。
2、可以支持多个独立工作的参数测试控制器(Parameter Test Controller简称PTC)，可以实现对多测试通道的同步或异步测试。
3、通过将具体的硬件电路(芯片)的复杂控制过程交由FPGA并行处理，大大降低软件驱动程序及测试编程的复杂性，同时提高测试效率。
附图说明
图1为参数测试控制器内部结构原理图。
图2为软件与硬件解耦示意图。
图3为实施例流程图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
一种基于软件解耦的硬件控制装置，如图1、2所示，包括一个以上的参数测试控制器5，所述参数测试控制器5包括测试指令输入缓存模块1、指令与参数映射存储器2、参数测试命令处理器3、器件控制发生器4，其中：
所述测试指令输入缓存模块1，英文为Test Command Input FIFO,简称TCIFIFO，用于缓存上位机发送过来的控制指令。
所述指令与参数映射存储器2，英文为Command And Parameter Map Memory,简称CPMM，用于存储和读取软件所有发送的控制指令对应的硬件(芯片)配置数据集。映射内容如下：
其中，Index表示序号，Command表示控制指令，Parameters表示参数。
每个配置数据集包含多个参数(ParaXX)，例如：每个配置数据集包括电压值、电压挡位、输出模式、测量挡位、测量模式等等，每个配置数据集构成指令与参数映射存储器2的一个存储单元。
所述参数测试命令处理器3，英文为Parameter Test Command Processor,简称PTCP，用于实现所有控制指令对应的控制流程发生。参数测试命令处理器3接收测试指令输入缓存模块1的控制指令，根据控制指令进行解析，并将解析后的控制指令发送给器件控制发生器4。参数测试命令处理器3根据控制指令的不同，执行对应的指令动作。例如：设置电压输出1.8V、启动数据采集，发送特定波形数据等都有不同的控制码。参数测试命令处理器3将动作内容交由器件控制发生器4，器件控制发生器4再控制指令与参数映射存储器2读取对应相应指令动作所需的配置数据，并转化成特定的控制接口时序(如：SPI接口)将数据发送到器件完成配置。
器件控制发生器4，英文为Device Control Generator,简称DCG，用于接收参数测试命令处理器3解析后的控制指令动作内容，同时控制指令与参数映射存储器2读取动作相应的参数，然后转化成硬件(芯片)所需的控制接口时序(如：SPI接口)，将控制接口时序发送到最终通道的硬件(芯片)，进而完成硬件(芯片)的控制和数据配置。
参数测试控制器5，英文为Parameter Test Controller,简称PTC。用于完成对测试参数的存储、解析、控制信号发生等工作。
每个测试通道配备一个独立的参数测试控制器5，则可以由一个统一的软件驱动，发送一套控制指令，同时完成对多测试通道的独立控制，同时每个通道由不同的硬件芯片进行实现，多个通道可以同时生成相同或不同的功能。
一种基于软件解耦的硬件控制方法，如图3所示，包括以下步骤：
步骤1，完成参数设置并下载到指令与参数映射存储器2中。如dpsPTCSet()函数，可以一次性完成诸如：输出模式、电压值、电压范围、电流值、电流范围、钳位值、测量模式等参数的设置，并存储到指令与参数映射存储器2中。值得注意的是：该函数有一个参数能够控制这些参数是否下载到多个独立的参数测试控制器5中，这样设置的好处是对于有相同输出需求(如:同一芯片的不同通道完成相同的FVMI)的芯片可以一次性完成设置，而不需要重复设置。
步骤2，完成参数设置并存储后调用命令发送函数完成控制命令的发送。如dpsPTCApply(int PTCode,…)函数，同样的该函数中也有与dpsPTCSet()函数一样的参数，用于指定该指令可以被哪些参数测试控制器5所接收。
步骤3，软件底层函数完成参数设置并下载和发送指令后，后续的工作将由参数测试控制器5来完成。控制命令发送到被选通的通道的参数测试命令处理器3，参数测试命令处理器3完成对控制命令的解析，根据控制指令的不同，解析出不同的指令动作。例如：设置电压输出1.8V、启动数据采集，发送特定波形数据等都有不同的控制码。解析出控制指令后，参数测试命令处理器3会将解析的结果交给器件控制发生器4，器件控制发生器4接收到解析后的控制指令后，会根据指令内容的不同完成不同的动作，如有的操作(如FVMI)需要用到器件配置参数，则控制指令与参数映射存储器2读取动作相应的参数，然后转化成硬件所需的控制接口时序(特定通讯协议数据(如SPI))，将控制接口时序发送到最终通道的硬件，完成硬件的数据配置。另外也可以只是器件的控制信号不需要配置数据(如设为高阻态)，则可以直接生成控制信号。
本实施例中的软件底层驱动不需要直接参与硬件电路(芯片)的具体控制工作，其只需要将所有参数属性预先存储到CPMM中，其后只需发送控制指令就能完成对硬件电路(芯片)的控制，与具体的硬件地址、数据无关。因此本发明的软硬件解耦设计方法实现了软件底层驱动和硬件控制实现的解耦，使得一套软件驱动可以同时驱动不同版本的硬件电路(芯片)。
本发明是将底层驱动与硬件解耦，使得软件驱动函数具有通用性，可以同时控制一类功能相似的硬件电路(芯片)。只需要在CPMM中下载好各个指令对应的测试参数，然后在软件驱动函数中发送指令码就能改变硬件电路(芯片)的工作状态，不需要在软件驱动函数中对每个硬件电路(芯片)进行不同控制。此外，当电路(芯片)升级换代时，只要总体功能不变就不需要再开发相应的软件驱动函数。另外，同一条指令码可以传递到不同的PTC模块中，但是解析出来的指令动作可以不同，这意味着同一套软件底层函数可以用来控制不同的电路(芯片)，不需要针对不同芯片配套开发不同的底层函数。同时需要指出的是，硬件电路(芯片)的控制是下放到FPGA内执行，FPGA的并行执行特性，将会缩短芯片配置过程中的等待时间，对提升测试效率也很有裨益。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应 视为本发明的保护范围。

Claims (5)

  1. 一种基于软件解耦的硬件控制装置，其特征在于：包括一个以上的参数测试控制器(5)，所述参数测试控制器(5)包括测试指令输入缓存模块(1)、指令与参数映射存储器(2)、参数测试命令处理器(3)、器件控制发生器(4)，其中：
    所述测试指令输入缓存模块(1)用于缓存上位机发送过来的控制指令；
    所述指令与参数映射存储器(2)用于存储和读取软件所有发送的控制指令对应的硬件配置数据集；
    所述参数测试命令处理器(3)用于接收测试指令输入缓存模块(1)的控制指令，根据控制指令进行解析，并将解析后的控制指令发送给器件控制发生器(4)；
    器件控制发生器(4)用于接收参数测试命令处理器(3)解析后的控制指令动作内容，同时控制指令与参数映射存储器(2)读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，进而完成硬件的控制；
    每个测试通道配备一个独立的参数测试控制器(5)，由一个统一的软件驱动，发送一套控制指令，同时完成对多测试通道的独立控制，同时每个通道由不同的硬件芯片进行实现，多个通道同时生成相同或不同的功能。
  2. 根据权利要求1所述基于软件解耦的硬件控制装置，其特征在于：每个配置数据集包括电压值、电压挡位、输出模式、测量挡位、测量模式。
  3. 根据权利要求1所述基于软件解耦的硬件控制装置，其特征在于：每个配置数据集构成指令与参数映射存储器(2)的一个存储单元。
  4. 一种基于权利要求1所述基于软件解耦的硬件控制装置的控制方法，其特征在于，包括以下步骤：
    步骤1，完成参数设置并下载到指令与参数映射存储器(2)中；
    步骤2，完成参数设置并存储后调用命令发送函数完成控制命令的发送；
    步骤3，软件底层函数完成参数设置并下载和发送指令后，后续的工作将由参数测试控制器(5)来完成；控制命令发送到被选通的通道的参数测试命令处理器(3)，参数测试命令处理器(3)完成对控制命令的解析，根据控制指令的不同，解析出不同的指令动作；解析出控制指令后，参数测试命令处理器(3)会将解析的结果交给器件控制发生器(4)，器件控制发生器(4)接收到解析后的控制指令后，会根据指令内容的不同完成不同的动作，同时控制指令与参数映射存储器(2)读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，完成硬件的控制。
  5. 根据权利要求4所述控制方法，其特征在于：将控制接口时序发送到最终通道的硬件，完成硬件的控制和数据配置。
PCT/CN2023/081504 2022-06-06 2023-03-15 一种基于软件解耦的硬件控制装置及方法 WO2023236613A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210627284.1 2022-06-06
CN202210627284.1A CN114706376B (zh) 2022-06-06 2022-06-06 一种基于软件解耦的硬件控制装置及方法

Publications (1)

Publication Number Publication Date
WO2023236613A1 true WO2023236613A1 (zh) 2023-12-14

Family

ID=82177897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/081504 WO2023236613A1 (zh) 2022-06-06 2023-03-15 一种基于软件解耦的硬件控制装置及方法

Country Status (2)

Country Link
CN (1) CN114706376B (zh)
WO (1) WO2023236613A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706376B (zh) * 2022-06-06 2022-08-26 南京宏泰半导体科技有限公司 一种基于软件解耦的硬件控制装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955723A (zh) * 2011-08-19 2013-03-06 中国科学院微电子研究所 一种硬件自动测试方法及系统
US20210116494A1 (en) * 2013-02-21 2021-04-22 Advantest Corporation Software directed firmware acceleration
CN113189479A (zh) * 2021-06-28 2021-07-30 杭州加速科技有限公司 一种提升ate芯片测试速度的方法、装置及测试系统
CN113505061A (zh) * 2021-06-30 2021-10-15 西南电子技术研究所（中国电子科技集团公司第十研究所） 自动测试软件平台
CN114527371A (zh) * 2022-02-15 2022-05-24 上海御渡半导体科技有限公司 一种提升ate芯片测试速度的装置和方法
CN114706376A (zh) * 2022-06-06 2022-07-05 南京宏泰半导体科技有限公司 一种基于软件解耦的硬件控制装置及方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US7152027B2 (en) * 1998-02-17 2006-12-19 National Instruments Corporation Reconfigurable test system
US20040088150A1 (en) * 1998-03-31 2004-05-06 Synopsys, Inc. System and method for hardware and software co-verification
US6973417B1 (en) * 1999-11-05 2005-12-06 Metrowerks Corporation Method and system for simulating execution of a target program in a simulated target system
US6779134B1 (en) * 2000-06-27 2004-08-17 Ati International Srl Software test system and method
US7099813B2 (en) * 2002-04-09 2006-08-29 Arm Limited Simulating program instruction execution and hardware device operation
AU2003259872A1 (en) * 2002-08-16 2004-03-03 Globespanvirata Incorporated Operating system for executing computer software applications
US8180620B2 (en) * 2004-01-27 2012-05-15 Arm Limited Apparatus and method for performing hardware and software co-verification testing
US7107173B2 (en) * 2004-02-03 2006-09-12 Credence Systems Corporation Automatic test equipment operating architecture
US20060031852A1 (en) * 2004-04-30 2006-02-09 Wenjing Chu Virtualization of control software for communication devices
US20090019429A1 (en) * 2007-07-14 2009-01-15 Andreas Randow Virtualization of data source components in subject-oriented graphical programming environments for test and measurement applications
CN201215580Y (zh) * 2008-07-15 2009-04-01 上海宏测半导体科技有限公司 一种集成电路测试系统
CN101488093A (zh) * 2009-03-11 2009-07-22 华为技术有限公司 一种嵌入式计算机系统及其硬件配置方法
CN201812014U (zh) * 2010-08-06 2011-04-27 上海宏测半导体科技有限公司 集成电路开短路自动测试系统
US8788882B2 (en) * 2012-02-16 2014-07-22 National Instruments Corporation Customizing code modules of software and programmable hardware for a test instrument
US9135131B2 (en) * 2012-02-16 2015-09-15 National Instruments Corporation Customizing operation of a test instrument based on information from a system under test
FR2990281A1 (fr) * 2012-05-07 2013-11-08 St Microelectronics Grenoble 2 Titre non renseigne.
US8850267B2 (en) * 2012-08-02 2014-09-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Middleware for multiprocessor software testing
US8996934B2 (en) * 2012-09-29 2015-03-31 Intel Corporation Transaction-level testing of memory I/O and memory device
CN103473031B (zh) * 2013-01-18 2015-11-18 龙建 协同并发式消息总线、主动构件组装模型及构件拆分方法
CN104035021B (zh) * 2013-03-07 2016-12-28 上海宏测半导体科技有限公司 时钟芯片的测试方法和系统
US9412467B2 (en) * 2014-04-29 2016-08-09 Freescale Semiconductor, Inc. Semiconductor device having a test controller and method of operation
CN104602121A (zh) * 2014-12-09 2015-05-06 四川长虹电器股份有限公司 一种智能电视软硬件分离的方法
WO2018078451A1 (en) * 2016-10-25 2018-05-03 Reconfigure.Io Limited Synthesis path for transforming concurrent programs into hardware deployable on fpga-based cloud infrastructures
US10372597B2 (en) * 2017-05-03 2019-08-06 International Business Machines Corporation Software testing and verification
CN107390109B (zh) * 2017-06-09 2019-12-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
US20190034318A1 (en) * 2017-07-26 2019-01-31 Western Digital Technologies, Inc. Hardware-Software Co-Verification for Debugging Firmware on a Hardware Simulator
US10606732B2 (en) * 2018-02-27 2020-03-31 International Business Machines Corporation Hybrid genetic concolic co-verification of hardware and software
CN109101348A (zh) * 2018-08-07 2018-12-28 武汉滨湖电子有限责任公司 一种雷达信号处理集群平台及软件便于扩展的实现方法
US11176023B2 (en) * 2019-08-26 2021-11-16 International Business Machines Corporation Performing software updates using environment emulation
CN111045838B (zh) * 2019-12-03 2023-03-31 中国航空无线电电子研究所 基于远程过程调用协议的分布式驱动中间件
CN113377586A (zh) * 2021-05-20 2021-09-10 新华三技术有限公司合肥分公司 一种服务器自动化检测方法、装置及存储介质
CN113190394B (zh) * 2021-07-02 2021-09-28 南京宏泰半导体科技有限公司 一种面向soc芯片的多时钟域并发测试系统及其测试方法
CN113704043A (zh) * 2021-08-30 2021-11-26 地平线(上海)人工智能技术有限公司 芯片功能验证方法、装置、可读存储介质及电子设备
CN113514759B (zh) * 2021-09-07 2021-12-17 南京宏泰半导体科技有限公司 一种多核测试处理器及集成电路测试系统与方法
CN114064458A (zh) * 2021-10-25 2022-02-18 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 接口可扩展的通用性的jtag调试方法及系统
CN113722171B (zh) * 2021-11-01 2022-07-22 南京宏泰半导体科技有限公司 一种基于图形化控制的任意串行时序发生方法
CN114138633A (zh) * 2021-11-13 2022-03-04 山东云海国创云计算装备产业创新中心有限公司 基于数据驱动的软件测试的方法、装置、设备及可读介质
CN114237714A (zh) * 2021-12-22 2022-03-25 上海壁仞智能科技有限公司 命令包生成方法、装置、电子设备和存储介质
CN114328223A (zh) * 2021-12-28 2022-04-12 精航伟泰测控仪器（北京）有限公司 一种信息测试方法、装置、设备及存储介质
CN114553980B (zh) * 2021-12-31 2023-11-10 西安空间无线电技术研究所 一种控制流与数据流解耦的消息服务方法
CN114035031B (zh) * 2022-01-11 2022-03-15 南京宏泰半导体科技有限公司 一种基于数字向量测试实现模拟波形采集装置与方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955723A (zh) * 2011-08-19 2013-03-06 中国科学院微电子研究所 一种硬件自动测试方法及系统
US20210116494A1 (en) * 2013-02-21 2021-04-22 Advantest Corporation Software directed firmware acceleration
CN113189479A (zh) * 2021-06-28 2021-07-30 杭州加速科技有限公司 一种提升ate芯片测试速度的方法、装置及测试系统
CN113505061A (zh) * 2021-06-30 2021-10-15 西南电子技术研究所（中国电子科技集团公司第十研究所） 自动测试软件平台
CN114527371A (zh) * 2022-02-15 2022-05-24 上海御渡半导体科技有限公司 一种提升ate芯片测试速度的装置和方法
CN114706376A (zh) * 2022-06-06 2022-07-05 南京宏泰半导体科技有限公司 一种基于软件解耦的硬件控制装置及方法

Also Published As

Publication number Publication date
CN114706376A (zh) 2022-07-05
CN114706376B (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
WO2023236613A1 (zh) 一种基于软件解耦的硬件控制装置及方法
CN105550119B (zh) 一种基于jtag协议的仿真装置
CN102436385A (zh) 一种可编程逻辑器件配置文件在线更新装置
CN111104269A (zh) 一种基于uart接口的处理器调试方法及系统
CN100498708C (zh) 一种通过个人计算机进行固件下载的方法及装置
CN114019938A (zh) 一种微控制器芯片通信类接口测试系统及其方法
CN115017845A (zh) 用于ip单元级别验证的总线驱动式芯片仿真激励模型
CN115220769A (zh) 实时配置固件数据的方法与调试装置
CN1831552A (zh) 基于usb总线的一体化核磁共振谱仪控制台
CN2682491Y (zh) 调试功能内置型微型计算机
CN216209527U (zh) Gpio接口状态的测试装置
CN115758963A (zh) 芯片eda仿真中打印信息的处理装置、方法及系统
CN112462248A (zh) 一种测试信号输出系统及其使用方法
CN211653643U (zh) 一种接口转换电路、芯片以及电子设备
CN109783417B (zh) 一种串口通讯装置及方法
CN113609052A (zh) 基于fpga和微处理器的芯片模拟系统及实现方法
CN109710565B (zh) Vpx机箱b码时统的逻辑实现系统及方法
Jianping et al. High-speed FPGA-based SOPC application for currency sorting system
CN111338326B (zh) 一种fpga通用io接口测试的设备和方法
CN1851477A (zh) 测试系统及其数据接口转换装置
CN1731317A (zh) 兼容标准计算机键盘的仪器键盘控制装置
CN1801162A (zh) 一种芯片算法仿真平台和方法
CN201383101Y (zh) 一种用于全自动血型分析仪的计算机控制系统
CN218886572U (zh) 一种简单外设总线系统
CN113496107A (zh) 一种可综合的cpu模型

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23818781

Country of ref document: EP

Kind code of ref document: A1