CN114706376B

CN114706376B - 一种基于软件解耦的硬件控制装置及方法

Info

Publication number: CN114706376B
Application number: CN202210627284.1A
Authority: CN
Inventors: 不公告发明人
Original assignee: Nanjing Hongtai Semiconductor Technology Co ltd
Current assignee: Nanjing Hongtai Semiconductor Technology Co ltd
Priority date: 2022-06-06
Filing date: 2022-06-06
Publication date: 2022-08-26
Anticipated expiration: 2042-06-06
Also published as: CN114706376A; WO2023236613A1

Abstract

本发明公开了一种基于软件解耦的硬件控制装置及方法，包括一个以上的参数测试控制器，所述参数测试控制器包括测试指令输入缓存模块、指令与参数映射存储器、参数测试命令处理器、器件控制发生器，通过将软件底层驱动与硬件控制的具体芯片分离，本发明不仅实现底层驱动函数与具体硬件控制的芯片解耦，降低了维护成本和开发周期。而且提升测试过程中的测试效率。

Description

一种基于软件解耦的硬件控制装置及方法

技术领域

本发明涉及一种基于软件解耦的硬件控制装置及方法，属于集成电路自动化测试领域。

背景技术

集成电路自动化测试设备（Auto Test Equipment，简称ATE）的硬件设计中，会用到许多集成芯片，例如：给被测器件（Device Under Test简称DUT）供电的集成电源芯片（DUT Power Supply简称DPS）、兼具模拟数字功能的PE芯片（Pin Electronics简称PE）以及数据采集芯片ADC等组成。

1、当前此类芯片发展趋势是高度集成化、系统化的，通常来说，每用到一种芯片都要配套相应的驱动函数进行芯片的配置，而每种芯片配置都是不同的，这就意味着芯片及其软件驱动函数是紧密相关、高度耦合的。诚然这种功能更强，性能更优的芯片将会极大的提升ATE设备的性能，但不可避免的是其驱动的开发周期更长，对开发人员要求更高。

2、每迭代一套新的产品或每用到一颗新的芯片就需要新的驱动函数与之配套，导致软件设计需要同时考虑兼容不同版本的硬件，同时这种高度耦合的关系也不利于开发人员维护。

3、通过软件驱动完成对各种芯片的复杂设置过程本身需要花费较多的时间，会降低整体测试效率。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种基于软件解耦的硬件控制装置及方法，通过将软件底层驱动与硬件控制的具体芯片（电路）分离，使得软件驱动函数具有通用性，可以同时控制一类功能相似的不同芯片（电路）。实现底层驱动函数与具体硬件控制的芯片解耦，降低了维护成本和开发周期。同一套软件底层驱动函数可以同时驱动不同版本的硬件电路（芯片）。利用现场可编程逻辑门阵列（FPGA）完成对芯片配置数据的生成，能够很大程度减少芯片状态转换的时间，进而提升测试过程中的测试效率。

技术方案：为实现上述目的，本发明采用的技术方案为：

本发明基本思想是通过将软件驱动函数中对具体芯片的驱动描述转化为对应的硬件操作，从而在软件中通过一个通用性指令进行替代，从而软件层驱动与硬件控制解耦，同时要求该底层函数具有通用性，可以同时控制一类功能相似的芯片。因此需要做到以下几点：

1、软件层面，软件驱动函数中不能包含芯片寄存器配置，即软件和芯片不再直接相关。

2、有一套机制能够实现一套软件驱动函数（例如：FVMI），能被不同硬件同时接收并识别，这就需要一套硬件选通机制。

3、硬件层面，要有一套命令解析机制，能接收软件发送的不同的控制命令，并转化为对特定芯片的控制数据与控制协议时序（例如SPI），下发到芯片完成配置。

一种基于软件解耦的硬件控制装置，包括一个以上的参数测试控制器，所述参数测试控制器包括测试指令输入缓存模块、指令与参数映射存储器、参数测试命令处理器、器件控制发生器，其中：

所述测试指令输入缓存模块用于缓存上位机发送过来的控制指令。

所述指令与参数映射存储器用于存储和读取软件所有发送的控制指令对应的硬件配置数据集。

所述参数测试命令处理器用于实现所有控制指令对应的控制流程发生。参数测试命令处理器接收测试指令输入缓存模块的控制指令，根据控制指令进行解析，并将解析后的控制指令发送给器件控制发生器。

器件控制发生器用于接收参数测试命令处理器解析后的控制指令动作内容，同时控制指令与参数映射存储器读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，进而完成硬件的控制。

优选的：每个测试通道配备一个独立的参数测试控制器，由一个统一的软件驱动，发送一套控制指令，同时完成对多测试通道的独立控制，同时每个通道由不同的硬件芯片进行实现，多个通道同时生成相同或不同的功能。

优选的：每个配置数据集包括电压值、电压挡位、输出模式、测量挡位、测量模式。

优选的：每个配置数据集构成指令与参数映射存储器的一个存储单元。

一种基于软件解耦的硬件控制方法，包括以下步骤：

步骤1，完成参数设置并下载到指令与参数映射存储器中。

步骤2，完成参数设置并存储后调用命令发送函数完成控制命令的发送。

步骤3，软件底层函数完成参数设置并下载和发送指令后，后续的工作将由参数测试控制器来完成。控制命令发送到被选通的通道的参数测试命令处理器，参数测试命令处理器完成对控制命令的解析，根据控制指令的不同，解析出不同的指令动作。解析出控制指令后，参数测试命令处理器会将解析的结果交给器件控制发生器，器件控制发生器接收到解析后的控制指令后，会根据指令内容的不同完成不同的动作，同时控制指令与参数映射存储器读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，完成硬件的控制。

优选的：将控制接口时序发送到最终通道的硬件，完成硬件的控制和数据配置。

本发明相比现有技术，具有以下有益效果：

1、本发明实现了软件底层驱动和硬件控制具体电路（芯片）的解耦，同时这套机制可以兼容控制类似功能的不同版本硬件电路（芯片），降低了编程维护更新成本。

2、可以支持多个独立工作的参数测试控制器（Parameter Test Controller 简称PTC），可以实现对多测试通道的同步或异步测试。

3、通过将具体的硬件电路（芯片）的复杂控制过程交由FPGA并行处理，大大降低软件驱动程序及测试编程的复杂性，同时提高测试效率。

附图说明

图1为参数测试控制器内部结构原理图。

图2为软件与硬件解耦示意图。

图3为实施例流程图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种基于软件解耦的硬件控制装置，如图1、2所示，包括一个以上的参数测试控制器5，所述参数测试控制器5包括测试指令输入缓存模块1、指令与参数映射存储器2、参数测试命令处理器3、器件控制发生器4，其中：

所述测试指令输入缓存模块1，英文为Test Command Input FIFO,简称TCIFIFO，用于缓存上位机发送过来的控制指令。

所述指令与参数映射存储器2，英文为Command And Parameter Map Memory,简称CPMM，用于存储和读取软件所有发送的控制指令对应的硬件（芯片）配置数据集。映射内容如下：

Index Command Parameters

0 Cmd0 Para00_Para01_...

1 Cmd1 Para10_Para11...

. . .

其中，Index表示序号，Command表示控制指令，Parameters表示参数。

每个配置数据集包含多个参数(ParaXX)，例如：每个配置数据集包括电压值、电压挡位、输出模式、测量挡位、测量模式等等，每个配置数据集构成指令与参数映射存储器2的一个存储单元。

所述参数测试命令处理器3，英文为Parameter Test Command Processor,简称PTCP，用于实现所有控制指令对应的控制流程发生。参数测试命令处理器3接收测试指令输入缓存模块1的控制指令，根据控制指令进行解析，并将解析后的控制指令发送给器件控制发生器4。参数测试命令处理器3根据控制指令的不同，执行对应的指令动作。例如：设置电压输出1.8V、启动数据采集，发送特定波形数据等都有不同的控制码。参数测试命令处理器3将动作内容交由器件控制发生器4，器件控制发生器4再控制指令与参数映射存储器2读取对应相应指令动作所需的配置数据，并转化成特定的控制接口时序（如：SPI接口）将数据发送到器件完成配置。

器件控制发生器4，英文为Device Control Generator,简称DCG，用于接收参数测试命令处理器3解析后的控制指令动作内容，同时控制指令与参数映射存储器2读取动作相应的参数，然后转化成硬件（芯片）所需的控制接口时序（如：SPI接口），将控制接口时序发送到最终通道的硬件（芯片），进而完成硬件（芯片）的控制和数据配置。

参数测试控制器5，英文为Parameter Test Controller,简称PTC。用于完成对测试参数的存储、解析、控制信号发生等工作。

每个测试通道配备一个独立的参数测试控制器5，则可以由一个统一的软件驱动，发送一套控制指令，同时完成对多测试通道的独立控制，同时每个通道由不同的硬件芯片进行实现，多个通道可以同时生成相同或不同的功能。

一种基于软件解耦的硬件控制方法，如图3所示，包括以下步骤：

步骤1，完成参数设置并下载到指令与参数映射存储器2中。如dpsPTCSet()函数，可以一次性完成诸如：输出模式、电压值、电压范围、电流值、电流范围、钳位值、测量模式等参数的设置，并存储到指令与参数映射存储器2中。值得注意的是：该函数有一个参数能够控制这些参数是否下载到多个独立的参数测试控制器5中，这样设置的好处是对于有相同输出需求（如:同一芯片的不同通道完成相同的FVMI）的芯片可以一次性完成设置，而不需要重复设置。

步骤2，完成参数设置并存储后调用命令发送函数完成控制命令的发送。如dpsPTCApply（int PTCode,…）函数，同样的该函数中也有与dpsPTCSet()函数一样的参数，用于指定该指令可以被哪些参数测试控制器5所接收。

步骤3，软件底层函数完成参数设置并下载和发送指令后，后续的工作将由参数测试控制器5来完成。控制命令发送到被选通的通道的参数测试命令处理器3，参数测试命令处理器3完成对控制命令的解析，根据控制指令的不同，解析出不同的指令动作。例如：设置电压输出1.8V、启动数据采集，发送特定波形数据等都有不同的控制码。解析出控制指令后，参数测试命令处理器3会将解析的结果交给器件控制发生器4，器件控制发生器4接收到解析后的控制指令后，会根据指令内容的不同完成不同的动作，如有的操作（如FVMI）需要用到器件配置参数，则控制指令与参数映射存储器2读取动作相应的参数，然后转化成硬件所需的控制接口时序（特定通讯协议数据（如SPI）），将控制接口时序发送到最终通道的硬件，完成硬件的数据配置。另外也可以只是器件的控制信号不需要配置数据（如设为高阻态），则可以直接生成控制信号。

本实施例中的软件底层驱动不需要直接参与硬件电路（芯片）的具体控制工作，其只需要将所有参数属性预先存储到CPMM中，其后只需发送控制指令就能完成对硬件电路（芯片）的控制，与具体的硬件地址、数据无关。因此本发明的软硬件解耦设计方法实现了软件底层驱动和硬件控制实现的解耦，使得一套软件驱动可以同时驱动不同版本的硬件电路（芯片）。

本发明是将底层驱动与硬件解耦，使得软件驱动函数具有通用性，可以同时控制一类功能相似的硬件电路（芯片）。只需要在CPMM中下载好各个指令对应的测试参数，然后在软件驱动函数中发送指令码就能改变硬件电路（芯片)的工作状态，不需要在软件驱动函数中对每个硬件电路（芯片）进行不同控制。此外，当电路（芯片）升级换代时，只要总体功能不变就不需要再开发相应的软件驱动函数。另外，同一条指令码可以传递到不同的PTC模块中，但是解析出来的指令动作可以不同，这意味着同一套软件底层函数可以用来控制不同的电路（芯片），不需要针对不同芯片配套开发不同的底层函数。同时需要指出的是，硬件电路（芯片）的控制是下放到FPGA内执行，FPGA的并行执行特性，将会缩短芯片配置过程中的等待时间，对提升测试效率也很有裨益。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种基于软件解耦的硬件控制装置，其特征在于：包括一个以上的参数测试控制器（5），所述参数测试控制器（5）包括测试指令输入缓存模块（1）、指令与参数映射存储器（2）、参数测试命令处理器（3）、器件控制发生器（4），其中：

所述测试指令输入缓存模块（1）用于缓存上位机发送过来的控制指令；

所述指令与参数映射存储器（2）用于存储和读取软件所有发送的控制指令对应的硬件配置数据集；

所述参数测试命令处理器（3）用于接收测试指令输入缓存模块（1）的控制指令，根据控制指令进行解析，并将解析后的控制指令发送给器件控制发生器（4）；

器件控制发生器（4）用于接收参数测试命令处理器（3）解析后的控制指令动作内容，同时控制指令与参数映射存储器（2）读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，进而完成硬件的控制；

每个测试通道配备一个独立的参数测试控制器（5），由一个统一的软件驱动，发送一套控制指令，同时完成对多测试通道的独立控制，同时每个通道由不同的硬件芯片进行实现，多个通道同时生成相同或不同的功能。

2.根据权利要求1所述基于软件解耦的硬件控制装置，其特征在于：每个配置数据集包括电压值、电压挡位、输出模式、测量挡位、测量模式。

3.根据权利要求1所述基于软件解耦的硬件控制装置，其特征在于：每个配置数据集构成指令与参数映射存储器（2）的一个存储单元。

4.一种基于权利要求1所述基于软件解耦的硬件控制装置的控制方法，其特征在于，包括以下步骤：

步骤1，完成参数设置并下载到指令与参数映射存储器（2）中；

步骤2，完成参数设置并存储后调用命令发送函数完成控制命令的发送；

步骤3，软件底层函数完成参数设置并下载和发送指令后，后续的工作将由参数测试控制器（5）来完成；控制命令发送到被选通的通道的参数测试命令处理器（3），参数测试命令处理器（3）完成对控制命令的解析，根据控制指令的不同，解析出不同的指令动作；解析出控制指令后，参数测试命令处理器（3）会将解析的结果交给器件控制发生器（4），器件控制发生器（4）接收到解析后的控制指令后，会根据指令内容的不同完成不同的动作，同时控制指令与参数映射存储器（2）读取动作相应的参数，然后转化成硬件所需的控制接口时序，将控制接口时序发送到最终通道的硬件，完成硬件的控制。

5.根据权利要求4所述控制方法，其特征在于：将控制接口时序发送到最终通道的硬件，完成硬件的控制和数据配置。