CN113722171A - 一种基于图形化控制的任意串行时序发生方法 - Google Patents
一种基于图形化控制的任意串行时序发生方法 Download PDFInfo
- Publication number
- CN113722171A CN113722171A CN202111280424.4A CN202111280424A CN113722171A CN 113722171 A CN113722171 A CN 113722171A CN 202111280424 A CN202111280424 A CN 202111280424A CN 113722171 A CN113722171 A CN 113722171A
- Authority
- CN
- China
- Prior art keywords
- time sequence
- generator
- data
- test
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Abstract
本发明涉及一种基于图形化控制的任意串行时序发生方法，属于芯片检测技术领域。本发明针对串行时序输入输出的测试场景的改进的测试方法，解决原技术生成或更改串行时序测试项效率低、易出错的缺点。本发明不需要对PATTERN文件的数据位逐行进行修改，降低了错误率；本发明通过串行时序发生器，PATTERN文件不再关心串行数据，提高了PATTERN语句的复用性；通过PATTERN文件控制串行时序的数据，提高便利性和效率。
Description
技术领域
本发明涉及一种基于图形化控制的任意串行时序发生方法，属于芯片检测技术领域。
背景技术
在IC测试中，许多芯片都有串行时许输入输出的需求，比如SPI时序、IIC时序等等。这一类的待测器件往往通过串行时序的总线和外接通信，主要功能是配置寄存器或者传输数据等。对这一类的待测器件例如串行时序配置芯片寄存器，通常需要配置大量不同数据到不同寄存器才可以检测出芯片的某种功能，而为了保证测试用例的完备性，面临不同寄存器的不同数据以及不同寄存器之间的排列组合的需求，这就面临生成修改大量不同测试数据的问题。
传统的测试方法需要根据测试需求编写PATTERN文件，PATTERN文件用于描述待测器件的时序、每个管脚输入的数据和应该读到的数据。这种描述方式是串行的，一列代表一个管脚，每行表示每个时刻点。待测芯片每个时刻高低电平、上升沿下降沿是通过这种每行1bit的方式描述出来的。
现有的测试方案主要还是传统的编写和修改PATTERN文件，然而PATTERN文件是串行描述的，当大量不同的测试数据生成、修改时，单纯在PATTERN文件上按bit编写和修改数据无疑会大大降低效率而且极其容易出现错误。而且传统方式没有利用串行时序相对固定，而数据需要不断改变这一特性，描述完整的测试用例的PATTERN文件会非常长，增加测试工程师的负担，降低测试效率。
发明内容
本发明要解决的技术问题是，针对现有技术不足，提出一种针对串行时序输入输出的测试场景的改进的测试方法，解决原技术生成或更改串行时序测试项效率低、易出错的缺点。
本发明有效利用串行时序的特性，将串行时序传统实现方式中导致测试项不可以被复用的数据部分剥离出来，集成到测试机处理器内部处理。通过计算机的图形化控制需要输入的串行时序测试数据。
本发明是通过图形存储器构成的存储单元、图形发生器和时序发生器组成基本的测试处理器，有计算机根据被测器件的要求编写的测试图形文件（Pattern文件），时序发生器通过Pattern文件产生测试所需的任意控制时序，并发送测试控制指令给串行时序发生器。串行时序发生器作为针对串行时序的专用处理单元，发送和接收串行时序数据。通过基本的测试处理器解决现有技术或更改串行时序测试的效率低、易出错的缺点。
为了实现上述目的，本发明提供一种基于图形化控制的任意串行时序发生方法，包括以下步骤：
步骤一：计算机根据被测器件的参数要求创建生成PATTERN文件，PATTERN文件的数据位用统一的D描述；
步骤二：计算机读取并下载PATTERN文件，通过高速总线传输到到存储单元中；
步骤三：根据被测器件的参数要求，调整图形发生器、时序发生器和数据寄存器的初始化配置；
步骤四：计算机装载运行数据寄存器，并通过串行时序发生器确认当前的串行时序；
步骤五：开始测试被测器件，触发被测器件相关联的驱动模块和比较模块；
步骤六：图形发生器解析存储单元中PATTERN文件的指令，并根据被测器件的参数要求产生运行地址；
步骤七：根据运行地址，串行时序发生器根据PATTERN文件的指令操作数据寄存器产生激励波形；将激励波形传输至被测器件后，串行时序发生器采集被测器件的返回信号，串行时序发生器将返回信号存储至数据寄存器中；数据寄存器将激励波形与返回信号上传至计算机中；重复步骤七直到停止测试；
步骤八：计算机将获得的激励波形与返回信号进行比较，获取测试结果；计算机根据被测器件的参数要求比对测试结果；若符合参数要求，被测器件为合格品；若不符合参数要求，被测器件为不良品。
上述技术方案的进一步改进是：所述步骤六中，图形发生器产生运行地址和时序发生器的地址的同时，根据时序发生器地址，也产生下一个测试周期的时序。
上述技术方案的进一步改进是：所述驱动模块和比较模块实现时序的发生和比较功能，所述驱动模块将所述串行时序发生器的数据移出，所述比较模块移入数据进行比较。
本发明带来的有益效果是：本发明不需要对PATTERN文件的数据位逐行进行修改，降低了错误率；本发明通过串行时序发生器，PATTERN文件不再关心串行数据，提高了PATTERN语句的复用性；通过PATTERN文件控制串行时序的数据，提高便利性和效率。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明实施例的结构示意图；
图2是本发明实施例的现有技术的PATTERN文件的文件结构的示意图；
图3是本发明实施例的传统的PATTERN文件的描述的示意图；
图4是本发明实施例的改进的PATTERN文件描述的示意图。
具体实施方式
下面对照附图，通过对实施例的描述，对本发明的具体实施方式如所涉及的各部分之间的相互位置及连接关系、各部分的作用及工作原理、操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本发明的构思、技术方案有更完整、准确和深入的理解。
本实施例中，如图2所示，为现有技术的PATTERN文件的文件结构。（1）为Pattern文件的Head命令，用于定义Pattern文件所引用的外部文件信息（如：Tset Map, Pin Map等）；（2）是Pattern 文件的指令名称，该指令控制图形发射器的执行的执行顺序；（3）是Pattern 文件的时序代号，每个时序代号定义了一组信息，包括： 周期、时沿、波形等；（4）是Pattern 文件的通道数据，每列代表一个通道，每个符号代表通道电平，1为drive高电平，0为drive低电平，用于DUT输入；H为compare 高电平，L为compare 低电平，用于和被测器件的输出进行比较；X为不关心。
如图3所示，为传统的PATTERN文件的描述。在传统PATTERN文件描述中，每列的CLK、DATA、EN分别为时钟位、数据位和使能管脚位，每行表示各自当前时刻的电平值。由于数据的不同，在一个重复的串行时序内需要反复的填写不同数据的bit位。
如图4所示，为本发明改进的PATTERN文件描述。本发明在传统PATTERN文件描述的方式上改进，数据位用统一的D描述，使得pattern文件的描述的一个完整的串行时序具有复用性。并且在PATTERN文件中新增装载（Reg load）、移入（Reg shift in）和移出（Regshift out）指令，新增指令对应解析pattern文件后，计算机进行装载、移入和移出数据。还增加了循环（loop）指令，让串行时序循环使用。
本发明的具体装置则如图1所示，一种基于图形化控制的任意串行时序发生装置，装置通过高速总线连接计算机，装置包括数据寄存器、存储单元、时序发生器、图形发生器、串行时序发生器、驱动模块和比较模块；存储单元、数据寄存器和时序发生器通过高速总线连接计算机；存储单元连接时序发生器和测试图形发生器，时序发生器、测试图形发生器和串行时序发生器依次相连，串行时序发生器连接数据寄存器；驱动模块和比较模块连接数据寄存器；数据寄存器包括发送寄存器和上传寄存器，发送寄存器实现存储待发送数据并根据串行时序发生器的指令发送数据至被测器件；上传寄存器实现存储读取被测器件的数据并上传至计算机的功能；存储单元实现存储PATTERN文件的功能；时序发生器实现按照PATTERN文件指定的时序要求，产生每个测试周期的精准时序信号；图形发生器实现按照PATTERN文件的指令产生控制时序的功能；串行时序发生器实现接收图形发生器的指令，对数据寄存器进行装载和赋值的功能；驱动模块和比较模块实现时序的发生和比较功能，驱动模块将串行时序发生器的数据移出，比较模块移入数据进行比较。计算机实现生成PATTERN文件的功能。高速总线实现计算机与装置的连接的功能，高速总线实现数据寄存器、存储单元和时序发生器接受计算机的控制，并实现数据寄存器、存储单元和时序发生器之间的同步。
本发明的应用于基于图形化控制的任意串行时序发生装置的串行时序发生方法，包括以下步骤：
步骤一：计算机根据被测器件的参数要求创建生成PATTERN文件，PATTERN文件的数据位用统一的D描述；
步骤二：计算机读取并下载PATTERN文件，通过高速总线传输到到存储单元中；
步骤三：根据被测器件的参数要求，调整图形发生器、时序发生器和数据寄存器的初始化配置；
步骤四：计算机装载运行数据寄存器，并通过串行时序发生器确认当前的串行时序；
步骤五：开始测试被测器件，触发被测器件相关联的驱动模块和比较模块；
步骤六：图形发生器解析存储单元中PATTERN文件的指令，并根据被测器件的参数要求产生运行地址；图形发生器产生运行地址和时序发生器的地址的同时，根据时序发生器地址，也产生下一个测试周期的时序。；
步骤七：根据运行地址，串行时序发生器根据PATTERN文件的指令操作数据寄存器产生激励波形；将激励波形传输至被测器件后，串行时序发生器采集被测器件的返回信号，串行时序发生器将返回信号存储至数据寄存器中；数据寄存器将激励波形与返回信号上传至计算机中；重复步骤七直到停止测试；
步骤八：计算机将获得的激励波形与返回信号进行比较，获取测试结果；计算机根据被测器件的参数要求比对测试结果；若符合参数要求，被测器件为合格品；若不符合参数要求，被测器件为不良品。
本发明不局限于上述实施例，凡采用等同替换形成的技术方案，均落在本发明要求的保护范围。
Claims (3)
1.一种基于图形化控制的任意串行时序发生方法，其特征在于包括以下步骤：
步骤一：计算机根据被测器件的参数要求创建生成PATTERN文件，PATTERN文件的数据位用统一的D描述；
步骤二：计算机读取并下载PATTERN文件，通过高速总线传输到到存储单元中；
步骤三：根据被测器件的参数要求，调整图形发生器、时序发生器和数据寄存器的初始化配置；
步骤四：计算机装载运行数据寄存器，并通过串行时序发生器确认当前的串行时序；
步骤五：开始测试被测器件，触发被测器件相关联的驱动模块和比较模块；
步骤六：图形发生器解析存储单元中PATTERN文件的指令，并根据被测器件的参数要求产生运行地址；
步骤七：根据运行地址，串行时序发生器根据PATTERN文件的指令操作数据寄存器产生激励波形；将激励波形传输至被测器件后，串行时序发生器采集被测器件的返回信号，串行时序发生器将返回信号存储至数据寄存器中；数据寄存器将激励波形与返回信号上传至计算机中；重复步骤七直到停止测试；
步骤八：计算机将获得的激励波形与返回信号进行比较，获取测试结果；计算机根据被测器件的参数要求比对测试结果；若符合参数要求，被测器件为合格品；若不符合参数要求，被测器件为不良品。
2.根据权利要求1的基于图形化控制的任意串行时序发生方法，其特征在于：所述步骤六中，图形发生器产生运行地址和时序发生器的地址的同时，根据时序发生器地址，也产生下一个测试周期的时序。
3.根据权利要求1的基于图形化控制的任意串行时序发生方法，其特征在于：所述驱动模块和比较模块实现时序的发生和比较功能，所述驱动模块将所述串行时序发生器的数据移出，所述比较模块移入数据进行比较。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111280424.4A CN113722171B (zh) | 2021-11-01 | 2021-11-01 | 一种基于图形化控制的任意串行时序发生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111280424.4A CN113722171B (zh) | 2021-11-01 | 2021-11-01 | 一种基于图形化控制的任意串行时序发生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113722171A true CN113722171A (zh) | 2021-11-30 |
| CN113722171B CN113722171B (zh) | 2022-07-22 |
Family
ID=78686299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111280424.4A Active CN113722171B (zh) | 2021-11-01 | 2021-11-01 | 一种基于图形化控制的任意串行时序发生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113722171B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114637638A (zh) * | 2022-05-18 | 2022-06-17 | 南京宏泰半导体科技有限公司 | 一种模板化的存储器测试图形发生器及方法 |
| CN114706376A (zh) * | 2022-06-06 | 2022-07-05 | 南京宏泰半导体科技有限公司 | 一种基于软件解耦的硬件控制装置及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001350474A (ja) * | 2000-06-08 | 2001-12-21 | Yamaha Corp | 時系列データの読出制御装置、演奏制御装置および映像再生制御装置 |
| CN111522557A (zh) * | 2020-07-03 | 2020-08-11 | 武汉精立电子技术有限公司 | 一种图形信号发生器及显示面板检测系统 |
| CN113190394A (zh) * | 2021-07-02 | 2021-07-30 | 南京宏泰半导体科技有限公司 | 一种面向soc芯片的多时钟域并发测试系统及其测试方法 |
-
2021
- 2021-11-01 CN CN202111280424.4A patent/CN113722171B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001350474A (ja) * | 2000-06-08 | 2001-12-21 | Yamaha Corp | 時系列データの読出制御装置、演奏制御装置および映像再生制御装置 |
| CN111522557A (zh) * | 2020-07-03 | 2020-08-11 | 武汉精立电子技术有限公司 | 一种图形信号发生器及显示面板检测系统 |
| CN113190394A (zh) * | 2021-07-02 | 2021-07-30 | 南京宏泰半导体科技有限公司 | 一种面向soc芯片的多时钟域并发测试系统及其测试方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114637638A (zh) * | 2022-05-18 | 2022-06-17 | 南京宏泰半导体科技有限公司 | 一种模板化的存储器测试图形发生器及方法 |
| WO2023221620A1 (zh) * | 2022-05-18 | 2023-11-23 | 南京宏泰半导体科技股份有限公司 | 一种模板化的存储器测试图形发生器及方法 |
| CN114706376A (zh) * | 2022-06-06 | 2022-07-05 | 南京宏泰半导体科技有限公司 | 一种基于软件解耦的硬件控制装置及方法 |
| CN114706376B (zh) * | 2022-06-06 | 2022-08-26 | 南京宏泰半导体科技有限公司 | 一种基于软件解耦的硬件控制装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113722171B (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113722171B (zh) | 一种基于图形化控制的任意串行时序发生方法 | |
| CN113190394B (zh) | 一种面向soc芯片的多时钟域并发测试系统及其测试方法 | |
| US4287594A (en) | Function test evaluation apparatus for evaluating a function test of a logical circuit | |
| US7688099B2 (en) | Sequential semiconductor device tester | |
| RU2336581C2 (ru) | Архитектура встроенного самотестирования запоминающего устройства, имеющая распределенное интерпретирование команд и обобщенный протокол команд | |
| US6584592B2 (en) | Semiconductor testing apparatus for testing semiconductor device including built in self test circuit | |
| US7979745B2 (en) | On-chip debug emulator, debugging method, and microcomputer | |
| CN101512362A (zh) | 自动测试设备的数字波形产生及测量 | |
| CN103744009A (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| CN113721927B (zh) | 基于fpga的ate测试向量编译加速方法及ate系统 | |
| CN113687994B (zh) | 一种多工位并发测试的memory烧写时间系统及其烧写方法 | |
| CN102467974A (zh) | 内嵌式测试模组及其诊断方法 | |
| WO2023060863A1 (zh) | 一种数字测试向量自动学习方法及系统 | |
| WO2023221620A1 (zh) | 一种模板化的存储器测试图形发生器及方法 | |
| EP1231608A1 (en) | Built-in test circuit and method for an integrated circuit | |
| CN103135049A (zh) | 测试图形生成装置、测试程序生成装置、生成方法及测试装置 | |
| CN102183727B (zh) | 一种具有检错功能的边界扫描测试方法 | |
| CN102565683A (zh) | 一种测试向量的生成与验证方法 | |
| US5856985A (en) | Test pattern generator | |
| KR101429257B1 (ko) | 메모리 테스터에서 레이트 및 타이밍 발생장치 | |
| CN115240749A (zh) | 一种ram芯片的测试方法 | |
| KR20120062247A (ko) | 오류코드 패턴 형성 회로 및 이를 포함하는 메모리 장치 | |
| WO2023019658A1 (zh) | 一种存储器测试方法、设备及装置 | |
| Shou-quan | FPGA Physical Automation Verification Technology Based on VCD Waveform | |
| JPS63217282A (ja) | Ｌｓｉテスタのフオ−マツトコントロ−ラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 210000 floor 2, building 26, South Park, Jiangsu Kecheng science and Technology Industrial Park, No. 19, Lanhua Road, Pukou District, Nanjing, Jiangsu Province Patentee after: Nanjing Hongtai Semiconductor Technology Co.,Ltd. Address before: 211806 floor 2, building 26, South Park, Jiangsu Kecheng science and Technology Industrial Park, No. 19, Lanhua Road, Pukou District, Nanjing, Jiangsu Province Patentee before: Nanjing Hongtai Semiconductor Technology Co.,Ltd. |