CN109346121B - 一种存储芯片的测试方法以及测试装置 - Google Patents

Abstract

本申请公开了一种存储芯片的测试方法以及测试装置，该存储芯片的测试方法包括：在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。通过上述方式，能够快速高效的测出存在微破损的存储芯片，节约测试时间，减少生产成本，且提高后续需应用存储芯片的电子产品的良率。

Description

一种存储芯片的测试方法以及测试装置

技术领域

本申请涉及芯片检测技术领域，特别是涉及一种存储芯片的测试方法以及测试装置。

背景技术

随着半导体技术的发展，芯片的厚度越来越薄，尺寸也越来越小，所以，芯片因为封装或其他外力造成芯片的轻微龟裂或坏损的几率也越来越高。传统的测试方法还可以通过测试芯片周围的位电性和完整性来判断芯片是否发生损坏，但这种方法只能应用于发生重大裂损的芯片，不能用于测试轻微的龟裂。

综上，对于轻微破损的芯片，现有测试方法不能测试出来或者需要长时间的测试才能检测出来，测试成本高，若这些轻微破损的芯片在测试过程中未被检测出来，且应用在后续的电子设备产品中，会导致这些采用了轻微破损芯片的电子设备产品出现各种问题。

发明内容

本申请采用的一个技术方案是：提供一种存储芯片的测试方法，该存储芯片的测试方法包括：在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。

本申请采用的另一个技术方案是：提供一种存储芯片的测试装置，该存储芯片的测试装置包括：传感组件，用于在待测存储芯片从工作状态切换至深度睡眠状态后，采集待测存储芯片的设定电特征参数；存储器，用于存储计算机程序；处理器，用于实现以下测试方法：在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。

本申请提供的存储芯片的测试方法包括：在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。通过上述方式，对深度睡眠状态下的存储芯片的电特征进行测试，以判断其是否合格，能够快速高效的测出存在微破损的存储芯片，节约测试时间，减少生产成本，且提高后续需应用存储芯片的电子产品的良率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是DRAM芯片内部电路示意图；

图2是本申请提供的存储芯片的测试方法一实施例的流程示意图；

图3是本申请提供的存储芯片的测试方法另一实施例的流程示意图；

图4是一种物理地址段的划分方式示意图；

图5是另一种物理地址段的划分方式示意图；

图6是本申请提供的存储芯片的测试方法再一实施例的流程示意图；

图7是本申请提供的存储芯片的测试装置一实施例的结构示意图；

图8是本申请提供的计算机存储介质一实施例的结构示意图。

具体实施方式

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

存储芯片，是嵌入式系统芯片的概念在存储行业的具体应用。因此，无论是系统芯片还是存储芯片，都是通过在单一芯片中嵌入软件，实现多功能和高性能，以及对多种协议、多种硬件和不同应用的支持。

其中，动态随机存取存储器(DRAM，Dynamic Random Access Memory)具有容量大、速度快、单元成本低等特点，因此用途极为广泛。DRAM的结构可谓是简单高效，每一个bit只需要一个晶体管另加一个电容，如图1所示，图1是DRAM芯片内部电路示意图。由于生产工艺等原因，会造成芯片产生龟裂或破损，由于其破损处会受到挤压，因此相邻的两个电容可能会导通(图1中虚线)，造成漏电，因此轻微破损出的电流会比其他电流明显增大。电容不可避免的存在漏电现象，如果电荷不足会导致数据出错，因此电容必须被周期性的刷新(预充电)，这也是DRAM的一大特点。而且电容的充放电需要一个过程，刷新频率不可能无限提升(频障)，这就导致DRAM的频率很容易达到上限，即便有先进工艺的支持也收效甚微。

因此，在DRAM芯片应用之前，一般会对其做测试，以检测DRAM芯片内部单元中是否有损坏或者其外部电路是否有线路发生断路或短路等现象。当然，本申请提供的实施例不仅适用于DRAM芯片，其他具有类似结构的存储芯片，都在本申请的保护范围之内。

参阅图2，图2是本申请提供的存储芯片的测试方法一实施例的流程示意图，该测试方法包括：

步骤21：在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数。

可以理解的，因为要获取到存储芯片的电特征，需要对存储芯片通电使其工作，待工作设定的时间之后，再使该存储芯片进行深度睡眠状态来进行电特征参数的检测。

其中，存储芯片的工作状态可以包括数据的读写过程，可以向存储芯片写入设定的测试数据，再从中读取出来，以使整个存储芯片通电并工作。

其中，存储芯片的深度睡眠状态是指存储芯片工作在一超低电流或超低电压下的状态。可以理解的，DRAM的角色定位就决定了它是一个需要快速反应，但同时又是极度碎片化使用的运行机制。而且智能设备的使用习惯大多是“白天密集碎片化使用，夜晚超长待机但却不关机”，在这种波峰波谷规律切换的作息当中，就需要像DRAM深度睡眠以最大化节省电量消耗。

具体地，该存储芯片可以在未进行数据的读写时，或者未进行数据读写后的设定时间段之后，自动切换至深度睡眠模式；另外，也可以通过输入设定的指令以使存储芯片从工作模式切换至深度睡眠模式，这里不作限定。

步骤22：判断设定电特征参数是否满足预设条件。

在步骤22的判断结果为是时，执行步骤23。

其中，设定电特征参数主要是存储芯片在深度睡眠状态下的工作电压或工作电流，即深度睡眠状态下的待机电压或待机电流。

可选的，在一实施例中，步骤22可以具体为：判断待测存储芯片的当前电流值是否小于设定电流阈值。

可以理解的，这里的设定电流阈值可以根据不同的存储芯片的型号来对应设置，在一具体的例子中，该设定电流阈值的取值范围可以是15-25μA，特别的，可以是20μA。

可选的，在另一实施例中，步骤22可以具体为：判断待测存储芯片的当前电压值是否小于设定电压阈值。

可以理解的，这里的设定电压阈值可以根据不同的存储芯片的型号来对应设置。

步骤23：确定待测存储芯片满足测试要求。

如步骤22中的判断过程，在一实施例中，当待测存储芯片的当前电流值小于设定电流阈值时，则确定存储芯片中的电容未发生漏电的情况，确定该存储芯片满足测试要求。或者，当待测存储芯片的当前电压值小于设定电压阈值时，则确定存储芯片满足测试要求。

可以理解的，存储芯片满足测试要求即表示存储芯片合格，本实施的方式步骤可以用于在芯片的生产过程中对存储芯片进行质检。

另外，本实施例中的待测存储芯片可以是将晶圆(wafer)通过切割和封装之后的存储芯片。由于晶圆上有复数个芯片，通过切割晶圆而得到每一个芯片，因在芯片的切割过程或芯片封装过程或其他外力因数影响，都会使芯片发生破损，因此本实施例提供的存储芯片的测试方法，是在对存储芯片进行切割并封装后进行测试，该方案能够将在切割或者封装过程中损伤的存储芯片也检测出来，从而进一步提高测量的准确性。

区别于现有技术，本实施例提供的存储芯片的测试方法包括：在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。通过上述方式，对深度睡眠状态下的存储芯片的电特征进行测试，以判断其是否合格，能够快速高效的测出存在微破损的存储芯片，节约测试时间，减少生产成本，且提高后续需应用存储芯片的电子产品的良率。

参阅图3，图3是本申请提供的存储芯片的测试方法另一实施例的流程示意图，该测试方法包括：

步骤31：向待测存储芯片的测试物理地址写入第一数据。

其中，测试物理地址是选取的特定物理地址段中的一个地址。

可选的，为了使待测存储芯片中的各个存储区域都能够充分的工作起来，可以获取待测存储芯片中的多个物理地址作为测试物理地址，可以理解的，选取的测试物理地址的个数越多，测试的结果则越准确。

具体地，如图4所示，图4是一种物理地址段的划分方式示意图，在本实施例中，物理地址段的个数等于选取的测试物理地址的个数。以选取4个测试物理地址为例，存储芯片被均匀划分为4个地址段，则选取的4个测试选物理地址分别位于第1地址段、第2地址段、第3地址段和第4地址段。在一具体的实施例中，每个物理地址段中的测试物理地址位于该物理地址段的中间位置。

具体地，如图5所示，图5是另一种物理地址段的划分方式示意图，在本实施例中，多个物理地址分别对应多个物理地址段，多个物理地址段至少包括起始物理地址段、中间物理地址段和结束物理地址段；其中，起始物理地址段包括待测存储芯片的起始物理地址，中间物理地址段包括待测存储芯片的中间物理地址，结束物理地址段包括待测存储芯片的结束物理地址。

其中，所选取的物理地址段的数量为至少大于3的奇数个，其中，该奇数个物理地址段中的第一个包括存储芯片的起始物理地址，中间一个包括存储芯片的中间物理地址，最后一个包括存储芯片的结束物理地址。具体地以图5中的3个物理地址段为例，其中的第1地址段位于起始位置，第2地址段位于中间位置，第3地址段位于结束位置。

另外，在图5实施例中每个地址段中选取测试物理地址时，也可以选取每个物理地址段中间位置的物理地址作为测试物理地址。

步骤32：从待测存储芯片的测试物理地址读取第二数据。

可以理解的，本实施例中步骤31和步骤32中的数据的写入和读取，主要目的在于使存储芯片进行工作状态，其具体写入和读取的数据的类型不作要求。

步骤33：停止数据的写入和读取，以使待测存储芯片切换至深度睡眠状态。

本步骤中停止数据的写入和读取，主要是为了使存储芯片在工作一段时间后停止工作状态，以便进入深度睡眠状态。

可选的，在上述步骤31和步骤32之间可以设置一定的等待时间，以便数据能够完整的写入和读取，也可以通过检测数据的完整性来判断是否完成了写入或读取。

步骤34：获取待测存储芯片的设定电特征参数。

步骤35：判断设定电特征参数是否满足预设条件。

在步骤35的判断结果为是时，执行步骤36。

步骤36：确定待测存储芯片满足测试要求。

上述的步骤34-步骤36的过程与上述实施例类似，这里不再赘述。

参阅图6，图6是本申请提供的存储芯片的测试方法再一实施例的流程示意图，该测试方法包括：

步骤61：向待测存储芯片的测试物理地址写入第一数据。

步骤62：从待测存储芯片的测试物理地址读取第二数据。

在步骤61和步骤62中，对于测试物理地址的选取可以参考上述实施例，这里不再赘述。

步骤63：判断第一数据和第二数据是否相同。

可以理解的，在步骤61和步骤62中，写入数据和读取数据所对应的测试物理地址是相同的，所以通过比较第一数据和第二数据的差异，可以判断存储芯片是否出现损坏。

具体地，若第一数据和第二数据不同，则说明存储芯片已出现损坏，无需进行后续的判断步骤。可以理解的，这里的数据对比的判断可以理解的为一个粗略的判断，后续的电特征参数的判断为一个精确的判断，所以，本步骤为一个初筛过程。

进一步，结合上述的实施例，在对多个测试物理地址进行写入和读取的实施例中，要分别比较同一测试物理地址中的数据。如下表所示：

测试物理地址	写入数据	读取数据
			测试物理地址1	数据A1	数据B1
测试物理地址2	数据A2	数据B2
			测试物理地址3	数据A3	数据B3

在该实施例中，需要将数据A1和数据B1进行对比，将数据A2和数据B2进行对比，将数据A3和数据B3进行对比，只要其中的任何一组对比后不相同，则确定第一数据和第二数据不一致，确定存储芯片不合格，无需进行后续的步骤。

在步骤63的判断结果为是时，执行步骤64。

步骤64：在测存储芯片处于深度睡眠状态后，获取待测存储芯片的设定电特征参数。

步骤65：判断设定电特征参数是否满足预设条件。

在步骤65的判断结果为是时，执行步骤66。

步骤66：确定待测存储芯片满足测试要求。

步骤64-步骤66与上述实施例中的步骤类似，这里不再赘述。

参阅图7，图7是本申请提供的存储芯片的测试装置一实施例的结构示意图，该测试装置70包括传感器组件71、存储器72以及处理器73。

其中，传感组件71用于在待测存储芯片从工作状态切换至深度睡眠状态后，采集待测存储芯片的设定电特征参数；存储器72用于存储计算机程序；处理器73用于在执行计算机程序时，执行如下的测试方法：

在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。

可以理解的，在一实施例中，测试装置70可以是一单独的测试装置，通过传感器组件71与待测存储芯片实现电连接，从而采集存储芯片的电特征参数。

另外，在其他实施例中，存储芯片的数据写入和读取也可以通过测试装置70来实现，例如可以通过一数据线与存储芯片连接，以进行数据的写入和读取。

另外，在其他实施例中，存储芯片的工作状态和深度睡眠状态的切换也可以由测试装置70来实现，例如测试装置70向存储芯片发送一驱动指令，以对存储芯片的状态进行切换。

当然，存储芯片本身也可以进行自测，例如，其中存储有计算机程序，当接收到数据的写入和读取时，存储芯片自动运行该程序进行自测，以检测是否合格。

参阅图8，图8是本申请提供的计算机存储介质一实施例的结构示意图，该计算机存储介质80用于存储计算机程序81，该计算机程序81在被处理器执行时，用以实现如下的方式步骤：

在待测存储芯片从工作状态切换至深度睡眠状态后，获取待测存储芯片的设定电特征参数；判断设定电特征参数是否满足预设条件；若是，则确定待测存储芯片满足测试要求。

可以理解的，上述实施例中的测试装置70和计算机存储介质80，其中的计算机程序在被执行时实现的方法步骤可以具体参考上述存储芯片的测试方法的实施例，其原理类似，这里不再赘述。

本申请的实施例以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种存储芯片的测试方法，其特征在于，包括：

向待测存储芯片的测试物理地址写入第一数据；

从所述待测存储芯片的测试物理地址读取第二数据；

停止数据的写入和读取，以使所述待测存储芯片切换至深度睡眠状态；

在待测存储芯片从工作状态切换至深度睡眠状态后，获取所述待测存储芯片的设定电特征参数；

判断所述设定电特征参数是否满足预设条件；

若是，则确定所述待测存储芯片满足测试要求。

2.根据权利要求1所述的存储芯片的测试方法，其特征在于，

所述向所述待测存储芯片的测试物理地址写入第一数据的步骤之前，所述方法还包括：

获取所述待测存储芯片中的多个物理地址作为所述测试物理地址。

3.根据权利要求2所述的存储芯片的测试方法，其特征在于，

所述多个物理地址分别对应多个物理地址段，所述多个物理地址段至少包括起始物理地址段、中间物理地址段和结束物理地址段；

其中，所述起始物理地址段包括所述待测存储芯片的起始物理地址，所述中间物理地址段包括所述待测存储芯片的中间物理地址，所述结束物理地址段包括所述待测存储芯片的结束物理地址。

4.根据权利要求1所述的存储芯片的测试方法，其特征在于，

所述从所述待测存储芯片的测试物理地址读取第二数据的步骤之后，还包括：

判断所述第一数据和所述第二数据是否相同；

若是，执行所述在待测存储芯片从工作状态切换至深度睡眠状态后，获取所述待测存储芯片的设定电特征参数的步骤；

若否，则确定所述待测存储芯片不满足测试要求。

5.根据权利要求1所述的存储芯片的测试方法，其特征在于，

所述判断所述设定电特征参数是否满足预设条件的步骤，具体为：

判断所述待测存储芯片的当前电流值是否小于设定电流阈值。

6.根据权利要求5所述的存储芯片的测试方法，其特征在于，

所述设定电流阈值的范围为15-25μA。

7.根据权利要求1所述的存储芯片的测试方法，其特征在于，

所述判断所述设定电特征参数是否满足预设条件的步骤，具体为：

判断所述待测存储芯片的当前电压值是否小于设定电压阈值。

8.根据权利要求1所述的存储芯片的测试方法，其特征在于，

所述待测存储芯片为将晶圆通过切割和封装之后的存储芯片。

9.一种存储芯片的测试装置，其特征在于，包括：

传感组件，用于在待测存储芯片从工作状态切换至深度睡眠状态后，采集所述待测存储芯片的设定电特征参数；

存储器，用于存储计算机程序；

处理器，用于在执行所述计算机程序时，执行如权利要求1-8任一项所述的存储芯片的测试方法。

Images