CN117393032B - 一种存储装置及其数据处理方法 - Google Patents

一种存储装置及其数据处理方法 Download PDF

Info

Publication number
CN117393032B
CN117393032B CN202311704419.0A CN202311704419A CN117393032B CN 117393032 B CN117393032 B CN 117393032B CN 202311704419 A CN202311704419 A CN 202311704419A CN 117393032 B CN117393032 B CN 117393032B
Authority
CN
China
Prior art keywords
test
blocks
control module
storage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311704419.0A
Other languages
English (en)
Other versions
CN117393032A (zh
Inventor
蔡孟翔
李钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kangxinwei Storage Technology Co Ltd
Original Assignee
Hefei Kangxinwei Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kangxinwei Storage Technology Co Ltd filed Critical Hefei Kangxinwei Storage Technology Co Ltd
Priority to CN202311704419.0A priority Critical patent/CN117393032B/zh
Publication of CN117393032A publication Critical patent/CN117393032A/zh
Application granted granted Critical
Publication of CN117393032B publication Critical patent/CN117393032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

本发明涉及静态存储技术领域,特别涉及一种存储装置及其数据处理方法。存储装置包括:闪存模块,包括:固件存储面,用以存储固件程序;其他存储面,包括多个区块,用以存储主机写入的数据;控制模块,电连接于闪存模块,用以判断其他存储面上的测试区块是否存在于坏块表中,并基于判断结果,对测试区块进行测试,坏块表为在闪存模块的筛选测试中,对坏区块创建的表;其中,控制模块对其他存储面上的多个测试区块进行擦除处理,并根据擦除结果,以生成测试信息。本发明可快速高效的筛选出产品性能良好的存储芯片,提高存储芯片的检测效率。

Description

一种存储装置及其数据处理方法
技术领域
本发明涉及静态存储技术领域,特别涉及一种存储装置及其数据处理方法。
背景技术
存储芯片是嵌入式系统芯片的概念在存储行业的具体应用。无论是系统芯片还是存储芯片,都是通过在单一芯片中嵌入软件,以实现多功能、高性能以及对多种协议、多种硬件和不同应用的支持。存储芯片广泛应用于计算机、移动设备、物联网等领域,用于存储各种数据,如操作系统、应用程序、音乐、视频、照片等。
目前存储芯片的故障率较高,会发生存储系统运行异常的情况。因此,存在待改进之处。
发明内容
本发明的目的在于提供一种存储装置及其数据处理方法,可用以改善现有技术中存在的存储芯片的故障率较高,会发生存储系统运行异常的问题。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提出一种存储装置,包括:
闪存模块,包括:
固件存储面,用以存储固件程序;
其他存储面,包括多个区块,用以存储主机写入的数据;
控制模块,电连接于所述闪存模块,用以判断所述其他存储面上的测试区块是否存在于坏块表中,并基于判断结果,对所述测试区块进行测试,所述坏块表为在所述闪存模块的筛选测试中,对坏区块创建的表;
其中,所述控制模块对所述其他存储面上的多个测试区块进行擦除处理,并根据擦除结果,以生成测试信息。
在本发明的一个实施例中,所述控制模块用以确认所述其他存储面上的测试区块存在于坏块表时,将测试区块的位置向后顺延一位,所述控制模块确认所述其他存储面上的测试区块不存在于坏块表时,对所述测试区块进行测试。
在本发明的一个实施例中,所述控制模块用以确认对所述测试区块擦除失败时,将擦除失败的区块数量增加,所述控制模块确认对所述测试区块擦除成功时,向所述测试区块写入默认数据。
在本发明的一个实施例中,所述控制模块用以确认测试区块的数量大于等于三个时,根据测试区块的擦除结果生成测试信息,所述控制模块确认测试区块的数量小于三个时,在所述闪存模块上选取新的测试区块进行测试。
在本发明的一个实施例中,所述控制模块用以对所述其他存储面上1/N、2/N、3/N位置处的测试区块进行擦除处理,以生成测试信息,N为大于3的正整数。
在本发明的一个实施例中,所述控制模块用以对所述其他存储面上任意三个位置处的测试区块进行擦除处理,以生成测试信息。
在本发明的一个实施例中,所述控制模块用以对所述其他存储面上多个测试区块同时进行测试,或者所述控制模块用以对所述其他存储面上的多个测试区块,按照预设的先后顺序进行测试。
在本发明的一个实施例中,所述控制模块用以确认所述其他存储面上擦除失败的区块数量大于等于一个时,生成所述其他存储面的故障信息,所述控制模块用以确认所述其他存储面上擦除失败的区块数量小于一个时,生成其他存储面的正常信息。
在本发明的一个实施例中,所述控制模块对所述其他存储面上的多个测试区块进行读/写处理,并根据读/写结果,以生成测试信息。
本发明还提出一种存储装置的数据处理方法,包括:
在闪存模块中,存储固件程序到固件存储面上,存储主机写入的数据到其他存储面上,其中所述其他存储面包括多个区块;
通过控制模块对所述闪存模块的识别和读写进行控制;
通过所述控制模块,判断所述其他存储面上的测试区块是否存在于坏块表中,并基于判断结果,对所述测试区块进行测试,其中,所述坏块表为在所述闪存模块的筛选测试中,对坏区块创建的表;以及
通过所述控制模块对所述其他存储面上的多个测试区块进行擦除处理,并根据擦除结果,以生成测试信息。
如上所述,本发明提供了一种存储装置及其数据处理方法,可快速高效的筛选出产品性能良好的存储芯片,提高存储芯片的检测效率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中一种存储装置的结构示意图。
图2为本发明一实施例中一种存储装置的区块的结构示意图。
图3为本发明一实施例中一种存储装置的数据处理方法的步骤示意图。
图4为本发明一实施例中图3中步骤S30、步骤S40的步骤示意图。
图中:10、主机;20、存储装置;30、控制模块;31、中央处理器;32、缓存控制单元;40、闪存模块;41、芯片;42、逻辑单元;43、面;44、区块;45、页;46、页寄存器;47、高速缓存寄存器;50、缓存单元。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。还应当理解,本发明实施例中使用的术语是为了描述特定的具体实施方案,而不是为了限制本发明的保护范围。下列实施例中未注明具体条件的试验方法,通常按照常规条件,或者按照各制造商所建议的条件。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
请参阅图1至图4,本发明提出一种存储装置及其数据处理方法,可对eMMC(Embedded Multi Media Card,嵌入式多媒体卡)、SSD(Solid State Disk,固态硬盘)、UFS(Univeral Flash Storage,通用闪存存储器)等存储芯片的产品性能进行检测。本发明在对于不同的存储芯片,可通过采用离散的方式,对闪存模块中的区块进行检测,以达到快速高效的筛选出产品性能良好的存储芯片。下面通过具体的实施例进行详细的描述。
请参阅图1,在本发明的一个实施例中,本发明提出一种存储装置20,可包括控制模块30、闪存模块40和缓存单元50。控制模块30也可称为主控,作为存储装置20的控制中心,负责控制闪存模块40的识别和读写,控制模块30可完成存储装置20中涉及的所有控制指令操作和数据读写操作。缓存单元50是控制模块30使用的SRAM(Static Random AccessMemory,静态随机存储器),数据暂时存储在缓存单元50中,以缓冲数据交换,并最终将数据写入至闪存模块40中。SRAM比DRAM(Dynamic Random Access Memory,动态随机存储器)相对更快,因此SRAM用于高速缓存,而DRAM用于主存储器。SRAM的存储容量为1MB到16MB,而DRAM的存储容量为1GB至16GB。闪存模块40是数据存储的最终位置,从控制模块30处接收相应的数据并进行长期保存。闪存模块40的数量可至少为一个,闪存模块40用以存储主机10写入的存储数据。主机10可为个人计算机(pc,personal computer)、平板电脑(pad)、移动手机(cell phone)等通信设备。控制模块30和闪存模块40电性连接,以对闪存模块40中的区块44上的数据进行读、写、转移处理。
请参阅图1,在本发明的一个实施例中,控制模块30可包括中央处理器31和缓存控制单元32。中央处理器31可完成控制模块30中涉及的所有控制指令操作和数据读写操作。缓存控制单元34与缓存单元50电连接。
请参阅图1和图2,在本发明的一个实施例中,闪存模块40可为封装好的NAND快闪存储器(package)。一个闪存模块40可包括多个芯片(target)41,一个芯片41可包括多个逻辑单元(lun或die)42。一个芯片41中的一个或者多个逻辑单元42共享一组数据信号。每个芯片41都由一个ce(chip enable,片选信号)引脚控制,即一个芯片41上的多个逻辑单元42共享一个片选信号。逻辑单元42是执行命令的最小单元,不同的逻辑单元42可执行不同的命令序列。一个逻辑单元42可包括多个面(plane)43,每个面43具有独立的页寄存器(pageregister)46和高速缓存寄存器(cache register)47,以优化闪存模块40的访问速度。页寄存器46用以与闪存模块40阵列之间传输数据。高速缓存寄存器47用以与主机10之间传输数据。一个面43可包括多个区块44(block),区块44在写入数据(program)前需要进行擦除数据(erase)处理,区块44是擦除数据的最小单位。一个区块44可包括多个页(page)45,页45是写入数据的最小单位。
请参阅图1和图2,在本发明的一个实施例中,闪存模块40的区块44在使用过程中,会在同一个逻辑地址上进行多次写入数据,那么旧的物理地址上的存储数据就会变成无效数据。长时间使用之后,一些区块44上会同时存在有效数据和无效数据,闪存模块40的存储空间就会逐渐被使用完。通过垃圾回收模块将有效数据进行集中,从而使得某些区块44上只存放无效数据。可对存放无效数据的区块44进行擦除数据处理,经过擦除数据处理后的区块44就可以继续写入新的数据。当使用区块44的数量占据多个区块44的总数量达到垃圾回收处理条件时,触发闪存模块40的垃圾回收处理操作。
请参阅图1和图2,在本发明的一个实施例中,闪存模块40在出厂之前需要进行Sorting(筛选)测试,目的是筛选出弱属性区块44(weak block)。将弱属性区块44填写进坏块表中,经过开卡重新计算出区块44的映射关系,以保证映射关系中映射到的都是良好的区块44(Good block)。闪存模块40中包括固件存储面plane0和其他存储面plane1,固件存储面plane0可用以存放固件(Firmware),其他存储面plane1可用以存放主机10写入的数据。控制模块30可用以判断其他存储面plane1上的测试区块44是否存在与坏块表中,当其他存储面plane1上的测试区块44存在于坏块表中,将测试区块44的位置向后顺延一位,然后对测试区块44进行测试。当控制模块30确认其他存储面plane1上的测试区块44不存在于坏块表中,对该测试区块44进行测试。本发明可用于解决在高温环境条件下,或者电压过高、电压不稳定的情况下,检测出区块44内部结构损坏无法操作导致其他存储面plane1上的所有区块44故障的问题。本发明在芯片41的开卡过程中,可快速的检测出芯片41中其他存储面plane1上的故障,提高生产效率。
请参阅图1和图2,在本发明的一个实施例中,控制模块30可对其他存储面plane1上的多个测试区块44进行擦除处理,当测试区块44可被正常的进行擦除处理时,可表明该测试区块44属于正常区块44。当其他存储面plane1上的测试区块44没有被正常的进行擦除处理时,可表明该测试区块44属于故障区块44。控制模块30确认对测试区块44擦除失败时,可将擦除失败的区块44数量进行增加,控制模块30确认对测试区块44擦除成功时,向该测试区块44写入默认数据。控制模块30还可对其他存储面plane1上的多个测试区块44进行读/写处理,当测试区块44可被正常的进行读/写处理时,可表明该测试区块44属于正常区块44。当其他存储面plane1上的测试区块44没有被正常的进行读/写处理时,可表明该测试区块44属于故障区块44。
请参阅图1和图2,在本发明的一个实施例中,控制模块30用以对其他存储面plane1上1/N、2/N、3/N位置处的区块44进行擦除处理,以生产测试信息,N为大于3的正整数。芯片41的Sorting(筛选)测试结束后,在芯片41开卡时不应该出现其他存储面plane1上的新增故障区块44的情况,如果出现新增故障区块44的情况,则需要筛选出来判定其他存储面plane1是残次品。本发明中检查测试区块44的选取数量至少为3个,可选择遵循依次等距间隔。当然也可以选取更多的测试区块44进行测试,例如将其他存储面plane1上4/N、5/N、6/N…等位置处的区块44进行测试。另外,测试区块44的选取方式不唯一,可不遵循等距间隔的选取方式,例如还可以在其他存储面plane1上随机选取区块44的位置进行测试。控制模块30用以确认测试区块44的数量大于等于三个时,根据测试区块44的擦除结果生成测试信息。控制模块30确认测试区块44的数量小于三个时,在闪存模块40上选取新的测试区块44进行测试。控制模块30可对其他存储面plane1上多个测试区块44同时进行测试,或者控制模块30可对其他存储面plane1上的多个测试区块44,按照预设的先后顺序进行测试。
请参阅图1和图2,在本发明的一个实施例中,控制模块30用以确认其他存储面plane1上擦除失败的区块44数量大于等于一个时,生成其他存储面plane1的故障信息。控制模块30用以确认其他存储面plane1上擦除失败的区块44数量小于一个时,生成其他存储面plane1的正常信息。
请参阅图3所示,在本发明的一个实施例中,本发明提出一种存储装置的数据处理方法,可包括步骤S10、步骤S20、步骤S30和步骤S40。其中,步骤S10可表示为在闪存模块40中,存储固件程序到固件存储面上,存储主机10写入的数据到其他存储面上,其中其他存储面包括多个区块。步骤S20可表示为通过控制模块30对闪存模块40的识别和读写进行控制。步骤S30可表示为通过控制模块30,判断其他存储面上的测试区块是否存在于坏块表中,并基于判断结果,对测试区块进行测试,其中,坏块表为在闪存模块40的筛选测试中,对坏区块创建的表。步骤S40可表示为通过控制模块30对其他页上的多个测试区块进行擦除处理,并根据擦除结果,以生成测试信息。
请参阅图4所示,在本发明的一个实施例中,步骤S30可包括步骤S310、步骤S320、步骤S330、步骤S340和步骤S350。步骤S310可表示为检测当前区块是否存在于坏块表中,在当前区块存在于坏块表中,可进入步骤S320,在当前区块不存在于坏块表中,可进入步骤S330。步骤S320可表示为测试区块的位置向后顺延一位。步骤S330可表示为对当前区块进行擦除处理,并判断是否擦除失败,在对当前区块进行擦除处理失败后,可进入步骤S340,在对当前区块进行擦除处理成功后,可进入步骤S350。步骤S340可表示为将擦除失败的区块数量进行增加。步骤S350可表示为向当前区块写入初始的默认数据。
请参阅图4所示,在本发明的一个实施例中,步骤S40可包括步骤S410、步骤S420、步骤S430和步骤S440。步骤S40可表示为判断测试区块的数量是否大于等于三个,当测试区块的数量大于等于三个时,可进入步骤S430,当测试区块的数量小于三个时,可进入步骤S420。步骤S420可表示为在闪存模块40上选取测试模块。步骤S430可表示为判断擦除失败的区块44数量是否大于等于一个,当擦除失败的区块44数量大于等于一个时,可进入步骤S440,当擦除失败的区块44数量小于一个时,测试完成。步骤S440可表示为将擦除失败的区块44进行记录。
综上所述,本发明提出一种存储装置及其数据处理方法,可快速高效的筛选出产品性能良好的存储芯片,提高存储芯片的检测效率。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。在本文的描述中,提供了许多特定细节,诸如部件和/或方法的实例,以提供对本发明实施例的完全理解。然而,本领域技术人员将认识到可以在没有一项或多项具体细节的情况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本发明的实施例。在其他情况下,未具体示出或详细描述公知的结构、材料或操作,以避免使本发明实施例的方面变模糊。
在整篇说明书中提到“一个实施例”、“实施例”或“具体实施例”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中,并且不一定在所有实施例中。因而,在整篇说明书中不同地方的短语“在一个实施例中”、“在实施例中”或“在具体实施例中”的各个表象不一定是指相同的实施例。此外,本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例,但是正如本领域技术人员将认识和理解的,各种等效修改是可以在本发明的精神和范围内的。如所指出的,可以按照本发明所述实施例的上述描述来对本发明进行这些修改,并且这些修改将在本发明的精神和范围内。
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外,已经给出了各种具体细节以提供本发明实施例的总体理解。然而,相关领域的技术人员将会认识到,本发明的实施例可以在没有一个或多个具体细节的情况下进行实践,或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下,并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。

Claims (9)

1.一种存储装置,其特征在于,包括:
闪存模块,包括:
固件存储面,用以存储固件程序;
其他存储面,包括多个区块,用以存储主机写入的数据;
控制模块,电连接于所述闪存模块,用以判断所述其他存储面上的测试区块是否存在于坏块表中,并基于判断结果,对所述测试区块进行测试,所述坏块表为在所述闪存模块的筛选测试中,对坏区块创建的表;
其中,所述控制模块对所述其他存储面上的多个测试区块进行擦除处理,并根据擦除结果,以生成测试信息;
所述控制模块用以确认测试区块的数量大于等于三个时,根据测试区块的擦除结果生成测试信息,所述控制模块确认测试区块的数量小于三个时,在所述闪存模块上选取新的测试区块进行测试。
2.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块用以确认所述其他存储面上的测试区块存在于坏块表时,将测试区块的位置向后顺延一位,所述控制模块确认所述其他存储面上的测试区块不存在于坏块表时,对所述测试区块进行测试。
3.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块用以确认对所述测试区块擦除失败时,将擦除失败的区块数量增加,所述控制模块确认对所述测试区块擦除成功时,向所述测试区块写入默认数据。
4.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块用以对所述其他存储面上1/N、2/N、3/N位置处的测试区块进行擦除处理,以生成测试信息,N为大于3的正整数。
5.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块用以对所述其他存储面上任意三个位置处的测试区块进行擦除处理,以生成测试信息。
6.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块用以对所述其他存储面上多个测试区块同时进行测试,或者所述控制模块用以对所述其他存储面上的多个测试区块,按照预设的先后顺序进行测试。
7.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块用以确认所述其他存储面上擦除失败的区块数量大于等于一个时,生成所述其他存储面的故障信息,所述控制模块用以确认所述其他存储面上擦除失败的区块数量小于一个时,生成其他存储面的正常信息。
8.根据权利要求1所述的一种存储装置,其特征在于,所述控制模块对所述其他存储面上的多个测试区块进行读/写处理,并根据读/写结果,以生成测试信息。
9.一种存储装置的数据处理方法,其特征在于,包括:
在闪存模块中,存储固件程序到固件存储面上,存储主机写入的数据到其他存储面上,其中所述其他存储面包括多个区块;
通过控制模块对所述闪存模块的识别和读写进行控制;
通过所述控制模块,判断所述其他存储面上的测试区块是否存在于坏块表中,并基于判断结果,对所述测试区块进行测试,其中,所述坏块表为在所述闪存模块的筛选测试中,对坏区块创建的表;以及
通过所述控制模块对所述其他存储面上的多个测试区块进行擦除处理,并根据擦除结果,以生成测试信息;
在确认测试区块的数量大于等于三个时,根据测试区块的擦除结果生成测试信息,所述控制模块确认测试区块的数量小于三个时,在所述闪存模块上选取新的测试区块进行测试。
CN202311704419.0A 2023-12-13 2023-12-13 一种存储装置及其数据处理方法 Active CN117393032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311704419.0A CN117393032B (zh) 2023-12-13 2023-12-13 一种存储装置及其数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311704419.0A CN117393032B (zh) 2023-12-13 2023-12-13 一种存储装置及其数据处理方法

Publications (2)

Publication Number Publication Date
CN117393032A CN117393032A (zh) 2024-01-12
CN117393032B true CN117393032B (zh) 2024-03-22

Family

ID=89437828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311704419.0A Active CN117393032B (zh) 2023-12-13 2023-12-13 一种存储装置及其数据处理方法

Country Status (1)

Country Link
CN (1) CN117393032B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084370A (ja) * 2006-09-26 2008-04-10 Fujitsu Ltd メモリ試験装置およびメモリ試験方法
CN109065095A (zh) * 2018-07-20 2018-12-21 江苏华存电子科技有限公司 一种侦测闪存内电性不稳定的块的方法
CN111444030A (zh) * 2019-01-16 2020-07-24 慧荣科技股份有限公司 数据储存装置及避免固件失效的方法
CN114090354A (zh) * 2021-11-12 2022-02-25 深圳宏芯宇电子股份有限公司 存储器模块筛选方法与测试装置
CN116612803A (zh) * 2023-05-18 2023-08-18 珠海妙存科技有限公司 一种闪存的测试方法、系统、装置及存储介质
CN116880782A (zh) * 2023-09-08 2023-10-13 合肥康芯威存储技术有限公司 一种内嵌式存储器及其测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402093B2 (ja) * 2006-10-26 2010-01-20 株式会社アドバンテスト 半導体試験装置および半導体メモリの試験方法
KR20150029402A (ko) * 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084370A (ja) * 2006-09-26 2008-04-10 Fujitsu Ltd メモリ試験装置およびメモリ試験方法
CN109065095A (zh) * 2018-07-20 2018-12-21 江苏华存电子科技有限公司 一种侦测闪存内电性不稳定的块的方法
CN111444030A (zh) * 2019-01-16 2020-07-24 慧荣科技股份有限公司 数据储存装置及避免固件失效的方法
CN114090354A (zh) * 2021-11-12 2022-02-25 深圳宏芯宇电子股份有限公司 存储器模块筛选方法与测试装置
CN116612803A (zh) * 2023-05-18 2023-08-18 珠海妙存科技有限公司 一种闪存的测试方法、系统、装置及存储介质
CN116880782A (zh) * 2023-09-08 2023-10-13 合肥康芯威存储技术有限公司 一种内嵌式存储器及其测试方法

Also Published As

Publication number Publication date
CN117393032A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
KR102487553B1 (ko) 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
CN110335635B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US20010004326A1 (en) Memory controller for flash memory system and method for writing data to flash memory device
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
US11914474B2 (en) Efficient management of failed memory blocks in memory sub-systems
CN114566207B (zh) 存储器的测试方法及测试装置
EP3770764B1 (en) Method of controlling repair of volatile memory device and storage device performing the same
US20160266798A1 (en) Cache memory for hybrid disk drives
US11650752B2 (en) Computing system and operating method thereof
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
CN101853692A (zh) 具闪存测试功能的控制器及其储存系统与测试方法
TWI769925B (zh) 測試記憶體裝置的方法、記憶體內建自測電路以及用於降低測試時間的記憶體裝置
Hsiao et al. Built-in self-repair schemes for flash memories
KR101028901B1 (ko) 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
US11848068B2 (en) Memory chip having on-die mirroring function and method for testing the same
US20210304836A1 (en) Multi-chip package and method of testing the same
US20200409808A1 (en) Systems And Methods For Evaluating Integrity Of Adjacent Sub Blocks Of Data Storage Apparatuses
US11481153B2 (en) Data storage device and operating method thereof
US10734079B1 (en) Sub block mode read scrub design for non-volatile memory
CN117393032B (zh) 一种存储装置及其数据处理方法
US20050259485A1 (en) Apparatus and method for testing a memory device
JP2023033158A (ja) データをリフレッシュするデータ記憶装置およびその動作方法
KR20110010381A (ko) 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법
CN101751312A (zh) 模拟多个存储装置的测试装置及其测试方法
US20230395121A1 (en) Row hammer refresh operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant