CN109920467B - 一种用于多存储芯片测试的方法 - Google Patents
一种用于多存储芯片测试的方法 Download PDFInfo
- Publication number
- CN109920467B CN109920467B CN201910150254.4A CN201910150254A CN109920467B CN 109920467 B CN109920467 B CN 109920467B CN 201910150254 A CN201910150254 A CN 201910150254A CN 109920467 B CN109920467 B CN 109920467B
- Authority
- CN
- China
- Prior art keywords
- test
- testing
- establishing
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及集成电路测试技术领域，具体公开了一种用于多存储芯片测试的方法，其中，所述用于多存储芯片测试的方法包括：根据ATE测试系统建立存储刷新方式；根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试；根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试。本发明提供的用于多存储芯片测试的方法很好地实现了叠层大容量存储器的高效测试，缩减了测试时间。
Description
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种用于多存储芯片测试的方法。
背景技术
随着材料器件的发展以及设计水平的提高，国内存储器的规模越来越大，其存储容量也越来越大，这就造成了存储器的功能测试的时间越来越长，其测试参数越来越多，导致了目前大容量存储器的测试效率低下，特别是针对易失性存储器，在功能测试时，需要添加“刷新”步骤，为了推进大容量叠层存储器的国产化应用，亟需建立高效的叠层存储芯片测试方法。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种用于多存储芯片测试的方法，以解决现有技术中的问题。
作为本发明的一个方面，提供一种用于多存储芯片测试的方法，其中，所述用于多存储芯片测试的方法包括：
根据ATE测试系统建立存储刷新方式；
根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试；
根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试。
优选地，所述根据ATE测试系统建立存储刷新方式包括：
选择带自动刷新的读写操作；
根据ATE测试系统建立高速刷新方式。
优选地，所述根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试包括：
根据所述ATE测试系统，建立输入时间参数测试程序。
优选地，所述输入交流参数包括tAA、tRCD和tRP。
优选地，所述根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试包括：
根据所述ATE测试系统，建立输出时间参数测试程序。
优选地，所述输出交流参数包括tDQSQ和tDQSK。
本发明提供的用于多存储芯片测试的方法，依据ATE测试系统及软件，建立新型存储刷新技术，以最高频率实现存储功能的快速测试；建立并行测试技术，以同一功能码结合多个输入交流参数，实现多个时间参数并行测试；与此同时，实现输出交流参数的并行测试。本发明的这种用于多存储芯片测试的方法，很好地实现了叠层大容量存储器的高效测试，缩减了测试时间。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的用于多存储芯片测试的方法的流程图。
图2为本发明提供的tDQSQ测试原理示意图。
图3为本发明提供的tDQSK测试原理示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种用于多存储芯片测试的方法，其中，如图1所示，所述用于多存储芯片测试的方法包括：
S110、根据ATE测试系统建立存储刷新方式；
S120、根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试；
S130、根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试。
本发明提供的用于多存储芯片测试的方法，依据ATE测试系统及软件，建立新型存储刷新技术，以最高频率实现存储功能的快速测试；建立并行测试技术，以同一功能码结合多个输入交流参数，实现多个时间参数并行测试；与此同时，实现输出交流参数的并行测试。本发明的这种用于多存储芯片测试的方法，很好地实现了叠层大容量存储器的高效测试，缩减了测试时间。
需要说明的是，所述叠层存储芯片具体可以为DDR3，属于同步动态存储器，存储电荷易丢失，在存储数据丢失前，可通过“刷新”操作实现存储数据的保持，实现功能的“写”、“读”测试。
具体地，所述根据ATE测试系统建立存储刷新方式包括：
选择带自动刷新的读写操作；
根据ATE测试系统建立高速刷新方式。
需要说明的是，上述刷新方式的“高速”可以理解为，每个芯片的最高运行速度，由于芯片不同，因而各个芯片的最高运行速度也不一样。
本发明通过给WE、CS等管脚进行指令输入实现“刷新”操作；Tc<85℃的条件下，每隔64ms进行一次“刷新”操作，可实现存储数据保持，Tc>85℃的条件下，每隔32ms进行一次刷新操作，可实现存储数据保持。
采用带自动“刷新”的读写操作进行功能测试，依据ATE测试系统以及软件，以最高运行速率测试功能，减少“刷新”操作的次数，节省测试时间。
具体地，所述根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试包括：
根据所述ATE测试系统，建立输入时间参数测试程序。
优选地，所述输入交流参数包括tAA、tRCD和tRP。
需要说明的是，常规测试通常采取的是串行测试，即分别建立tAA、tRCD、tRP等测试项，依次测试，耗费时间较长。本发明依据ATE测试系统及软件，建立输入时间参数测试程序，通过跑功能的方式，在一个测试项内实现tAA、tRCD、tRP等多个交流参数的测试，建立了并行测试技术，节省了测试时间。
tAA指的是内部读取指令到第一个数据存储的时间，tRCD指的是指令激活到指令读取的时间，tRP预充电指令的周期。
具体地，指令激活的顺序为存储单元簇激活、存储单元行激活、存储单元列激活；然后进行特定地址的读写操作。
具体地，所述根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试包括：
根据所述ATE测试系统，建立输出时间参数测试程序。
优选地，所述输出交流参数包括tDQSQ和tDQSK。
具体地，如图2和图3所示，依据ATE测试系统及软件，建立输出时间参数测试程序，通过跑功能的方式，在一个测试项内实现多个交流参数的测试，节省了测试时间。
tDQSQ指的是DQS到DQ的偏移时间，tDQSK指的是DQS到CK的上升沿。
DQS、DQ、CK分别是芯片的的管脚。
基于先进测试技术编写的测试程序，极大地提高了叠层存储器芯片的测试效率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (5)
1.一种用于多存储芯片测试的方法，其特征在于，所述用于多存储芯片测试的方法包括：
根据ATE测试系统建立存储刷新方式；
根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试；
根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试；
其中，所述根据ATE测试系统建立存储刷新方式包括：
选择带自动刷新的读写操作；
根据ATE测试系统建立高速刷新方式。
2.根据权利要求1所述的用于多存储芯片测试的方法，其特征在于，所述根据所述存储刷新方式，以同一功能码结合多个输入交流参数实现并行输入测试包括：
根据所述ATE测试系统，建立输入时间参数测试程序。
3.根据权利要求1所述的用于多存储芯片测试的方法，其特征在于，所述输入交流参数包括tAA、tRCD和tRP。
4.根据权利要求1所述的用于多存储芯片测试的方法，其特征在于，所述根据所述存储刷新方式，以同一功能码结合多个输出交流参数实现并行输出测试包括：
根据所述ATE测试系统，建立输出时间参数测试程序。
5.根据权利要求1所述的用于多存储芯片测试的方法，其特征在于，所述输出交流参数包括tDQSQ和tDQSK。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910150254.4A CN109920467B (zh) | 2019-02-28 | 2019-02-28 | 一种用于多存储芯片测试的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910150254.4A CN109920467B (zh) | 2019-02-28 | 2019-02-28 | 一种用于多存储芯片测试的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109920467A CN109920467A (zh) | 2019-06-21 |
| CN109920467B true CN109920467B (zh) | 2021-09-07 |
Family
ID=66962722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910150254.4A Active CN109920467B (zh) | 2019-02-28 | 2019-02-28 | 一种用于多存储芯片测试的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109920467B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111858207B (zh) * | 2020-06-30 | 2022-03-22 | 浪潮(北京)电子信息产业有限公司 | 一种SoC芯片验证测试系统及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778457B1 (en) * | 2003-02-19 | 2004-08-17 | Freescale Semiconductor, Inc. | Variable refresh control for a memory |
| JP2015092423A (ja) * | 2013-11-08 | 2015-05-14 | マイクロン テクノロジー， インク． | 半導体装置 |
| CN104505117B (zh) * | 2014-12-30 | 2017-10-03 | 华中科技大学 | 一种动态存储器刷新方法与刷新控制器 |
-
2019
- 2019-02-28 CN CN201910150254.4A patent/CN109920467B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109920467A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11687454B2 (en) | Memory circuit and cache circuit configuration | |
| CN101465158B (zh) | 半导体存储器、存储器系统和存储器访问控制方法 | |
| US20080247243A1 (en) | Semiconductor memory device including post package repair control circuit and post package repair method | |
| JP5098391B2 (ja) | 半導体メモリ、システムおよび半導体メモリの動作方法 | |
| US20130170274A1 (en) | Semiconductor memory device storing memory characteristic information, memory module and memory system having the same, and operating method thereof | |
| CN102655022A (zh) | 半导体存储器件的刷新控制电路和方法 | |
| CN104143355B (zh) | 一种刷新动态随机存取存储器的方法和装置 | |
| KR20170036884A (ko) | 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템 | |
| CN106856098B (zh) | 一种用于DRAM或eDRAM刷新的装置及其方法 | |
| CN104810043A (zh) | 突发长度控制电路 | |
| CN103019974B (zh) | 存储器访问处理方法及控制器 | |
| CN113391184A (zh) | 控制芯片的测试方法及相关设备 | |
| WO2006063850A2 (en) | Random access memory having test circuit with test data compression | |
| CN109920467B (zh) | 一种用于多存储芯片测试的方法 | |
| US20060044912A1 (en) | Method and apparatus for refreshing memory device | |
| CN1147933C (zh) | 高速大容量快闪固态存储器的制作方法 | |
| US20140139258A1 (en) | Built off testing apparatus | |
| KR101998815B1 (ko) | 반도체 메모리 장치 및 그의 테스트 방법 | |
| US7336558B2 (en) | Semiconductor memory device with reduced number of pads | |
| US7308622B2 (en) | Integrated memory and method for testing the memory | |
| US20090225610A1 (en) | Integrated circuit that selectively outputs subsets of a group of data bits | |
| KR102221417B1 (ko) | 반도체 장치의 빌트 인 테스트 회로 | |
| Lukka et al. | Review on BIST architectures of DRAMs | |
| WO2024146128A1 (zh) | 存储器及写入测试方法 | |
| WO2023245780A1 (zh) | 测试方法、测试结构及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |