CN109087681A - 存储器设备、存储器系统和存储器设备的操作方法 - Google Patents

存储器设备、存储器系统和存储器设备的操作方法 Download PDF

Info

Publication number
CN109087681A
CN109087681A CN201810599590.2A CN201810599590A CN109087681A CN 109087681 A CN109087681 A CN 109087681A CN 201810599590 A CN201810599590 A CN 201810599590A CN 109087681 A CN109087681 A CN 109087681A
Authority
CN
China
Prior art keywords
memory devices
internal circuit
logic
voltage
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810599590.2A
Other languages
English (en)
Other versions
CN109087681B (zh
Inventor
权慧贞
朴光
朴光一
裴升浚
徐恩圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109087681A publication Critical patent/CN109087681A/zh
Application granted granted Critical
Publication of CN109087681B publication Critical patent/CN109087681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了存储器设备及其操作方法。存储器设备包括：至少一个内部电路，该内部电路包括存储单元阵列和被配置为驱动存储单元阵列的外围电路；监控逻辑，被配置为监控流入至少一个内部电路的电流并且输出监控结果；检测逻辑，被配置为基于监控结果来检测漏电流是否在至少一个内部电路中流动，并且输出检测的关于漏电流的信息；以及诊断逻辑，被配置为基于检测的信息来诊断至少一个内部电路中的错误。

Description

存储器设备、存储器系统和存储器设备的操作方法
对相关申请的交叉引用
本申请要求于2017年6月13日向韩国知识产权局提交的韩国专利申请第10-2017-0074015号的优先权，该韩国专利申请的公开内容通过引用整体并入于此。
背景技术
本发明构思涉及存储器设备，并且更具体地涉及，被配置为通过检测漏电流来诊断错误的存储器设备、包括该存储器设备的存储系统和/或操作该存储器设备的方法。
诸如动态随机存取存储器(DRAM)的半导体存储器设备被广泛用作电子系统(包括计算机和便携式电子设备)的主存储器。在活动模式下，存储器设备不可避免地消耗电力以用于执行各种存储器操作(例如，写入操作、读取操作、擦除操作和/或刷新操作)。在除了活动模式之外的空闲状态下，存储器设备以待机模式进行操作以最小化功耗。然而，由于存储器设备的小型化，待机状态下的漏电流(leakage current)的幅度倾向于逐渐增加。存储器设备在物联网(IoT)领域被广泛使用。因此，待机状态下的漏电流问题变得更加显着。
发明内容
本发明构思提供了存储器设备、包括该存储器设备的存储器系统以及操作该存储器设备的方法，并且更具体地，提供了被配置为通过检测漏电流来诊断错误的存储器设备、包括该存储器设备的存储器系统以及操作该存储器设备的方法。
根据本发明构思的示例实施例，一种存储器设备可以包括：至少一个内部电路，包括存储单元阵列和被配置为驱动存储单元阵列的外围电路；监控逻辑，被配置为监控流入至少一个内部电路的电流并且输出监控结果；检测逻辑，被配置为基于监控结果检测漏电流是否在至少一个内部电路中流动，并且输出检测的关于漏电流的信息；以及诊断逻辑，被配置为基于检测的信息来诊断至少一个内部电路中的错误。
根据本发明构思的示例实施例，一种存储器设备可以包括：电源；至少一个内部电路，被配置为从电源接收电压；以及错误检测电路，被配置为在待机模式下检测流入内部电路的漏电流，并且基于关于漏电流的信息检测关于至少一个内部电路的错误。
根据本发明构思的示例实施例，一种操作存储器设备的方法可以包括：在待机模式下，监控流入被配置为驱动存储器设备的存储单元的至少一个内部电路的电流并且输出监控结果；基于监控结果，检测关于在至少一个内部电路中流动的漏电流的信息；基于关于漏电流的信息，诊断在至少一个内部电路中是否发生了错误；以及响应于指示在至少一个内部电路中已经发生错误的诊断结果，向存储器设备外部的外部设备输出错误警告信号。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本发明构思的示例实施例，在附图中：
图1是示出根据示例实施例的包括存储器设备的存储器系统的图；
图2是根据示例实施例的错误检测电路的功能组件的框图；
图3是用于描述根据示例实施例的监控逻辑的操作的图；
图4A和图4B是用于描述根据示例实施例的存储器设备的操作的曲线图；
图5是示出根据示例实施例的核心/外围电路的框图；
图6是根据示例实施例的监控逻辑的功能组件的框图；
图7A和图7B是用于描述根据示例实施例的存储器设备的操作的曲线图；
图8是根据另一示例实施例的错误检测电路的功能组件的框图；
图9是示出根据另一示例实施例的包括存储器设备的存储器系统的图；
图10是用于描述根据示例实施例的存储器设备的操作的流程图；
图11是用于描述根据示例实施例的存储器设备的详细操作的流程图；
图12是用于描述根据示例实施例的存储器设备的详细操作的流程图；以及
图13是示出根据示例实施例的具有存储器系统的计算系统的框图。
具体实施方式
图1是示出根据示例实施例的包括存储器设备的存储器系统的图。
参考图1，存储器系统1可以包括存储器控制器10和存储器设备20。存储器设备20可以包括内部电路100和错误检测电路200。
内部电路100可以包括例如存储单元阵列和用于驱动存储单元阵列的外围电路。外围电路可以包括例如命令地址缓冲器、控制逻辑、数据I/O电路、命令控制器、行解码器、行驱动器、列解码器、列驱动器、写入驱动器或读出放大器。当包括在内部电路100中的存储单元阵列包括易失性存储单元时，存储器系统1可以被称为易失性存储器系统。
在待机模式中，错误检测电路200可以检测流入内部电路100的漏电流，并且基于检测的关于漏电流的信息来检测内部电路100的错误。根据示例实施例，当检测到内部电路100的错误时，错误检测电路200可以向存储器控制器10输出错误警告信号WRN。
存储器控制器10可以支持关于存储器设备20的读取存储器事务和/或写入存储器事务。存储器控制器10可以例如响应于主机的存储器事务来访问存储器设备20。
存储器控制器10的命令地址CA、数据DATA和时钟信号CLK可以通过总线发送到存储器设备20。总线可以包括例如命令地址线、数据I/O线和时钟线。命令地址线可以是被配置为将命令线和地址线实现为单个线并且按时间顺序发送命令和地址的线。根据另一示例实施例，命令线和地址线可以被实现为单独的线。
响应于存储器控制器10的命令地址CA而从存储器设备20输出的数据DATA可以通过总线发送到存储器控制器10。根据示例实施例，在待机模式下，存储器设备20可以测量关于至少一个内部电路100的漏电流的幅度，并且当漏电流等于或大于临界(或阈值)值时，可以将错误警告信号WRN发送到存储器控制器10。在待机模式下，存储器设备20可以处于空闲状态。错误警告信号WRN可以是例如用于存储器控制器10的请求信号。响应于错误警告信号WRN，存储器控制器10可以采取各种措施来降低存储器设备20的漏电流。
例如，存储器控制器10可以被实现为与处理器分开的芯片。存储器控制器10可以通过构成除了处理器之外的存储器系统1的其他芯片组来执行存储器事务。例如，当存储器系统1可以被配置为计算设备时，芯片组可以包括用于将组件(例如，基本输入/输出系统(BIOS)固件、键盘、鼠标、存储器设备和/或网络接口)连接到处理器的一个或多个集成电路(IC)封装或芯片。根据一些示例实施例，存储器控制器10可以被包括在应用处理器(AP)中。
存储器设备20可以包括提供存储器控制器10可以从其中读取数据和/或向其写入数据的可寻址存储位置的各种存储器设备。存储器设备20可以被实现为例如动态随机存取存储器(DRAM)设备、同步DRAM(SDRAM)设备、双倍数据速率(DDR)SDRAM设备或其他存储器设备。
图2是根据示例实施例的错误检测电路的功能组件的框图。图2可以是图1所示的错误检测电路200的示例框图。
参考图2，错误检测电路200可以包括第一时钟发生器201、监控逻辑210、检测逻辑220和诊断逻辑230。根据示例实施例，第一时钟发生器201可以输出第一时钟信号CLK_1至检测逻辑220。例如，第一时钟发生器201可以基于由存储器控制器10(图1)输入的时钟信号CLK来输出第一时钟信号CLK_1。根据另一示例实施例，第一时钟发生器201可以基于在存储器设备20(图1)内生成的时钟信号来输出第一时钟信号CLK_1。
监控逻辑210可以监控流入内部电路100(图1)的电流，并且输出监控结果。监控逻辑210可以例如监控在待机模式下流入内部电路100(图1)的电流。
监控逻辑210可以监控在待机模式下流入内部电路100(图1)的电流，并且将监控结果MR输出到检测逻辑220。根据示例实施例，监控逻辑210可以包括：电压表，用于基于在待机模式下流入内部电路100(图1)的电流来读出电压；以及模数转换器，用于关于由电压表读出的电压执行模数转换。根据一些示例实施例，监控逻辑210可以包括对具有变化的周期的内部时钟信号的周期进行计数的计数器。
检测逻辑220可以基于从监控逻辑210输出的监控结果MR来检测漏电流是否在内部电路100(图1)中流动，并且输出关于漏电流的检测信息DT。根据示例实施例，检测逻辑220可以基于监控结果MR和第一时钟信号CLK_1来检测漏电流是否在内部电路100(图1)中流动，并且将关于漏电流的检测信息DT输出到诊断逻辑230。检测逻辑220可以基于第一时钟信号CLK_1被激活。
例如，当检测逻辑220在第一时钟信号CLK_1的上升沿被激活时，检测逻辑220可以基于在上升沿接收的监控结果MR，检测关于在内部电路100(图1)中流动的漏电流的信息。在另一个示例中，当检测逻辑220在第一时钟信号CLK_1的下降沿被激活时，检测逻辑220可以基于在下降沿接收的监控结果MR，检测关于在内部电路100(图1)中流动的漏电流的信息。检测信息DT可以例如包括关于是否检测到漏电流的信息和关于漏电流的幅度的信息。
诊断逻辑230可以基于从检测逻辑220输出的检测信息DT对内部电路100(图1)诊断错误的发生。此外，诊断逻辑230可以基于检测信息DT输出错误警告信号WRN。例如，当诊断逻辑230基于检测信息DT诊断出在内部电路100(图1)中发生了错误时，诊断逻辑230可以向存储器设备20(图1)外部的设备输出错误警告信号WRN。存储器设备20(图1)外部的设备可以是例如存储器控制器10(图1)或主机。根据示例实施例，当由检测逻辑220检测的漏电流的幅度等于或大于期望的(或替代地，预设的)第一临界(或阈值)值时，诊断逻辑230可以诊断存储器设备20(图1)中存在错误。
根据示例实施例的存储器设备可以通过下述来减少漏电流：检测存储器设备中流动的漏电流，基于漏电流来诊断是否发生了错误以及将错误警告信号输出到外部设备。结果，可以改善存储器设备的功率效率。此外，当存储器设备应用于物联网(IoT)时，可以通过存储器设备自身改善由漏电流引起的各种问题。
图3是根据示例实施例的用于描述监控逻辑的操作的图。
参考图3，内部电路100可以包括第一开关102、第二开关103、电阻性元件104以及核心/外围电路300。核心/外围电路300例如可以包括存储单元阵列、命令地址缓冲器、控制逻辑、数据I/O电路、命令控制器、行解码器、行驱动器、列解码器、列驱动器、写入驱动器或读出放大器。
多个第一开关102可以连接在电源电压VDD和核心/外围电路300之间。例如，第一开关102中的每个的第一端可以连接到电源电压VDD，而第一开关102中的每个的第二端可以连接到核心/外围电路300。根据示例实施例，第一开关102可以在存储器设备20的活动模式中接通，并且可以在待机模式中关断。在活动模式下，存储器设备20可以执行通常的存储器操作，诸如写入操作、读取操作、擦除操作或刷新操作。
根据示例实施例，第二开关103和电阻性元件104可以连接在电源电压VDD和核心/外围电路300之间。例如，第二开关103的第一端可以连接到电源电压VDD，并且第二开关103的第二端可以连接到电阻性元件104。此外，电阻性元件104的第一端可以连接到第二开关103，并且电阻性元件104的第二端可以连接到核心/外围电路300。
根据示例实施例，第二开关103可以在存储器设备20的待机模式下接通，并且在活动模式下关断。换句话说，第二开关103和电阻性元件104可以构成用于在待机模式下在电源电压VDD和核心/外围电路300之间流动的电流的路径。在一些示例实施例中，当电源电压VDD由电源(未示出)提供时，第二开关103和电阻性元件104可以构成用于在待机模式下在电源(未示出)和内部电路100之间流动的电流的路径。根据本示例实施例，第一开关102和第二开关103被实现为P型金属氧化物半导体(PMOS)，然而本发明构思不限于此。
监控逻辑210可以包括电压表212和模数转换器214。电压表212可以测量施加到电阻性元件104的电压并且输出测量的结果。电压表212可以与电阻性元件104并联连接。施加到电阻性元件104的电压可以例如基于在待机模式下流入核心/外围电路300的电流产生(result)。
模数转换器214可以将从电压表212输出的电压信息转换为数字码。根据示例实施例，模数转换器214可以将从电压表212输出的模拟电压信息转换为数字码并且输出该数字码作为监控结果MR。
图4A和图4B是用于描述根据示例实施例的存储器设备的操作的曲线图。图4A和图4B可以是与例如图1和图2中所示的存储器设备20的操作有关的曲线图。
参考图4A和图4B，在第一时间点t1与第二时间点t2之间，存储器设备20可以在待机模式STBY_MODE下操作。在待机模式STBY_MODE下，存储器设备20可以是空闲的。在第一时间点t1之前和第二时间点t2之后，存储器设备20可以在活动模式ACT_MODE下操作。
在待机模式STBY_MODE下，基于从监控逻辑210输出的监控结果MR来检测漏电流是否在内部电路100中流动，并且可以基于关于漏电流的检测信息DT来诊断内部电路100的错误。例如，监控结果MR可以被转换成数字码并且被输出。
已经接收监控结果MR的检测逻辑220可以确定漏电流是否流动，并且可以由已经接收检测信息DT的诊断逻辑230来诊断内部电路100的错误。例如，检测信息DT可以包括指示漏电流是否流动的信息和监控结果MR。
诊断逻辑230可以基于检测信息DT确定漏电流的幅度是否等于或大于第一临界(或阈值)值。根据示例实施例，诊断逻辑230可以将基于漏电流的漏电压V_LKG与期望的(或者替代地，预置的)第一临界(或阈值)电压V1进行比较，从而确定漏电流是否等于或大于第一临界(或阈值)值。漏电压V_LKG可以通过将漏电流施加到电阻性元件(例如，图3中的电阻性元件104)来导出。第一临界电压V1的幅度可以是例如第一临界(或阈值)值与电阻性元件104(图3)的电阻的乘积。
参考图4A，在待机模式STBY_MODE下，漏电压V_LKG小于第一临界(或阈值)电压V1。在这种情况下，诊断逻辑230可以确定流入内部电路100的漏电流的幅度小于第一临界(或阈值)值。因此，诊断逻辑230可以诊断内部电路100中没有发生错误。
参考图4B，在待机模式STBY_MODE下，漏电压V_LKG大于第一临界(或阈值)电压V1。在这种情况下，诊断逻辑230可以确定流入内部电路100的漏电流的幅度大于第一临界(或阈值)值。因此，诊断逻辑230可以诊断内部电路100中已经发生错误。根据示例实施例，当诊断出内部电路100中发生错误时，诊断逻辑230可以向存储器设备20外部的外部设备输出错误警告信号WRN。
根据本发明构思的存储器设备可以被包括在IoT产品(例如，可穿戴设备)中。例如，可穿戴设备可以包括与智能电话、平板电脑等结合无线使用的眼镜式设备、腕表式设备或带式设备。因为可穿戴设备可以用于与人体紧密接触，所以期望应用于其的存储器设备在漏电流和漏电压方面具有高稳定性。因此，根据本发明构思的存储器设备可以自我诊断漏电流，并且可以根据自我诊断的结果向外部设备输出错误警告信号，从而防止或减轻由漏电流引起的问题。
图5是示出根据示例实施例的核心和外围电路的框图。
参考图5，核心/外围电路300可以包括命令地址缓冲器310、控制逻辑320、存储单元阵列330、行解码器和行驱动器340、列解码器和列驱动器350、写入驱动器和读出放大器360以及数据I/O电路370。
命令地址缓冲器310从存储器设备20(图1)外部的外部设备(例如，存储器控制器10(图1))接收命令地址CA，并且可以暂时存储命令地址CA。术语“命令地址CA”可以指以不同方式支持或包括命令信息和地址信息中的任一个或两者的特性。根据另一示例实施例，与图5不同，核心/外围电路300可以分别包括命令缓冲器和地址缓冲器，而不是命令地址缓冲器310。
输入到命令地址缓冲器310的命令地址CA可以包括地址信息和/或命令CMD。地址信息可以是关于指定存储单元阵列330的多个存储单元中的至少一个的地址的信息。地址信息可以包括行地址信息ROW_ADDR和列地址信息COL_ADDR。
尽管在图5中没有具体示出，但是，命令地址缓冲器310可以包括能够临时存储地址信息ADDR的锁存器。根据一些示例实施例，存储在包括在命令地址缓冲器310中的锁存器中的地址信息ADDR可以由控制逻辑320来改变。命令地址缓冲器310可以在控制逻辑320的控制下将地址信息ADDR发送到行解码器和行驱动器340或者列解码器和列驱动器350。
包括在命令地址CA中的命令CMD可以是用于确定核心/外围电路300的操作的信息。根据一些示例实施例，命令地址缓冲器310可以包括能够临时存储命令CMD的锁存器。命令地址缓冲器310可以将命令CMD发送到控制逻辑320。
控制逻辑320可以控制核心/外围电路300的整体操作。例如，控制逻辑320可以包括命令解码器(未示出)和/或时钟发生器(未示出)。命令解码器(未示出)可以通过对从命令地址缓冲器310接收的命令CMD进行解码来在内部生成解码的命令信号。此外，时钟生成器(未示出)可以生成时钟信号并且将时钟信号提供给核心/外围电路300。
存储单元阵列330可以包括字线和位线，以及分别连接到字线和位线的存储单元。存储单元可以存储数据的至少一个比特。存储单元可以包括在供电时能够存储数据的易失性存储器，然而存储单元不限于此。
行解码器和行驱动器340可以基于从命令地址缓冲器310输出的行地址信息ROW_ADDR，执行用于选择字线中的任何一个的操作和用于使用期望的驱动电压来驱动选择的字线的操作。列解码器和列驱动器350可以基于从命令地址缓冲器310输出的列地址信息COL_ADDR，控制每个位线与写入驱动器和读出放大器360之间的连接。
例如，当存储在命令地址缓冲器310中的地址信息指定对应于第一地址的存储单元时，行解码器和行驱动器340可以从字线中选择对应于第一地址的存储单元所属的字线，而列解码器和列驱动器350可以将对应于第一地址的存储单元所属的位线连接到写入驱动器和读出放大器360。
基于从数据I/O电路370接收的写入数据，写入驱动器和读出放大器360可以生成与其对应的电流信号。写入驱动器和读出放大器360可以读出并且放大从连接到列解码器和列驱动器350的至少一个位线输出的电流信号，生成对应于读出和放大的电流信号的读取数据，以及将读取的数据发送到数据I/O电路370。
数据I/O电路370可以包括连接到数据I/O端的数据输入电路(未示出)和数据输出电路(未示出)。在数据写入操作期间，数据输入电路(未示出)可以在控制逻辑320的控制下接收从数据I/O端输入的写入数据并且将写入数据发送到数据写入驱动器。在数据读取操作期间，数据输出电路(未示出)可以在控制逻辑320的控制下通过数据I/O端将从读出放大器发送的读取数据输出到外部设备。
图6是用于描述根据示例实施例的监控逻辑的功能组件的框图。参考图6，内部电路100'包括内部电压发生器105、参考电压发生器106、电压比较器107、第二时钟发生器108和核心/外围电路300'。
内部电压发生器105可以基于从第二时钟发生器108输出的第二时钟信号CLK_2，改变并且输出用于驱动核心/外围电路300'的内部电压V_PUMP。根据示例实施例，内部电压发生器105可以由第二时钟信号CLK_2激活，关于内部电压V_PUMP执行电荷泵操作以及将改变的内部电压V_PUMP输出到核心/外围电路300'。
例如，当在第二时钟信号CLK_2为逻辑高时内部电压发生器105被激活时，内部电压发生器105可以在输入逻辑高第二时钟信号CLK_2的同时，逐渐增大并且输出内部电压V_PUMP。在另一示例中，当在第二时钟信号CLK_2为逻辑低时内部电压发生器105被激活时，内部电压发生器105可以在输入逻辑低第二时钟信号CLK_2时逐渐增大并且输出内部电压V_PUMP。根据示例实施例，内部电压发生器105可以包括电荷泵电路。
参考电压发生器106可以输出要与内部电压V_PUMP进行比较的参考电压V_REF。电压比较器107可以接收参考电压V_REF和内部电压V_PUMP并且执行比较操作。电压比较器107可以将参考电压V_REF与内部电压V_PUMP的比较结果输出到第二时钟发生器108。
第二时钟发生器108可以基于电压比较器107的输出将第二时钟信号CLK_2输出到内部电压发生器105。例如，第二时钟发生器108可以基于从存储器控制器10(图1)输入的时钟信号CLK和电压比较器107的输出，来输出第二时钟信号CLK_2。在另一示例中，第二时钟发生器108可以基于由存储器设备20'内部生成的时钟信号和电压比较器107的输出，来输出第二时钟信号CLK_2。
当根据由电压比较器107执行的比较结果内部电压V_PUMP低于参考电压V_REF时，第二时钟发生器108可以输出第二时钟信号CLK_2以激活内部电压发生器105。根据示例实施例，当根据由电压比较器107执行的比较结果内部电压V_PUMP高于参考电压V_REF时，第二时钟发生器108可以输出第二时钟信号CLK_2以禁用(deactivate)内部电压发生器105。
监控逻辑210'可以包括计数器213和模数转换器214'。计数器213可以接收第二时钟信号CLK_2并且对第二时钟信号CLK_2的周期进行计数。计数器213可以将对第二时钟信号CLK_2的周期进行计数的结果输出到模数转换器214'。
模数转换器214'可以将从计数器213输出的计数信息转换为数字码。根据示例实施例，模数转换器214'可以将从计数器213输出的模拟计数信息转换为数字码，并且输出该数字码作为监控结果MR。
图7A和图7B是用于描述根据示例实施例的存储器设备的操作的曲线图。图7A和图7B可以是与例如与图1、图2和图6所示的存储器设备20的操作有关的曲线图。
参考图7A，流入内部电路100'的漏电流的水平相对较低的情况被示出为情况1(CASE 1)，并且流入内部电路100'的漏电流的水平相对较高的情况被示出为情况2(CASE2)。尽管图7A示出了第二时钟信号CLK_2在活动模式ACT_MODE中具有统一的周期t_act，但是本发明构思不限于此。此外，尽管图7A示出了处于活动模式ACT_MODE的第二时钟信号CLK_2的周期t_act短于处于待机模式STBY_MODE的第二时钟信号CLK_2的周期t_stby，但是本发明构思不限于此。
根据示例实施例，当第二时钟信号CLK_2为逻辑高时，可以执行电荷泵操作。根据另一示例实施例，当第二时钟信号CLK_2为逻辑低时，也可以执行电荷泵操作。当内部电压V_PUMP由于例如漏电流而下降到参考电压V_REF以下时，第二时钟发生器108可以输出逻辑高第二时钟信号CLK_2。内部电压发生器105可以基于逻辑高第二时钟信号CLK_2来执行电荷泵操作。
在待机模式STBY_MODE中，情况2中的第二时钟信号CLK_2的周期t_stby可以短于情况1中的第二时钟信号CLK_2的周期t_stby。换句话说，在待机模式STBY_MODE中向内部电路100'流动的漏电流越大，可以在内部电压生成器250处执行的电荷泵操作越多。
在情况1的待机模式STBY_MODE中，存在漏电流但是具有相对小的幅度，并且因此诊断逻辑230可以诊断出在内部电路100'中没有发生错误。根据示例实施例，计数器213在情况1中计数的第二时钟信号CLK_2的周期数量可以小于第一临界(或阈值)值。
在情况2的待机模式STBY_MODE中，存在漏电流并且具有相对大的幅度，因此诊断逻辑230可以诊断在内部电路100'中已经发生错误。根据示例实施例，计数器213在情况2中计数的第二时钟信号CLK_2的周期数量可以大于第一临界(或阈值)值。在情况2中，诊断逻辑230可以向存储器设备20'外部的外部设备输出错误警告信号WRN。
参考图7B，示出了在待机模式STBY_MODE中对于图7A的各情况的第二时钟信号CLK_2的周期的计数值。尽管图7B示出了待机模式STBY_MODE被第一时间点t1到第五时间点t5划分，但是本发明构思不限于此。此外，关于每个时间间隔的周期的计数值和第一临界(或阈值)值CNT_1被示为任意数字，这仅仅是为了便于说明，并且不限于此。
例如，第一临界(或阈值)值CNT_1可以是关于存储器设备20'的参考时钟信号的计数值(例如，参考时钟信号的周期数量)。在另一示例中，第一临界(或阈值)值CNT_1可以是预设值或期望值。
在情况1中，关于待机模式STBY_MODE中的各个时间间隔的第二时钟信号CLK_2的周期的计数值可以是：在第一时间点t1与第二时间点t2之间为10次，在第二时间点t2与第三时间点t3之间为12次，在第三时间点t3与第四时间点t4之间为10次，以及在第四时间点t4与第五时间点t5之间为13次。因此，在情况1的待机模式STBY_MODE中，不存在计数值大于20的时间间隔，20是第一临界(或阈值)值CNT_1，因此诊断逻辑230可以确定在内部电路100'中没有发生错误。
在情况2中，关于待机模式STBY_MODE中的各个时间间隔的第二时钟信号CLK_2的周期的计数值可以是：在第一时间点t1与第二时间点t2之间为10次，在第二时间点t2与第三时间点t3之间为12次，在第三时间点t3与第四时间点t4之间为11次，以及在第四时间点t4与第五时间点t5之间为25次。因此，在情况2的待机模式STBY_MODE中，第四时间点t4与第五时间点t5之间的计数值大于作为第一临界(或阈值)值CNT_1的20，因此诊断逻辑230可以诊断在内部电路100'中发生了错误。根据示例实施例，在这种情况下，诊断逻辑230可以向存储器设备20'外部的外部设备输出错误警告信号WRN。
图8是根据另一示例实施例的错误检测电路的功能组件的框图。关于图图8，与图2的技术配置相同的技术配置的详细描述被省略。
参考图8，错误检测电路200'可以包括第一诊断逻辑231'、第二诊断逻辑232'和多路复用器233'。第一诊断逻辑231'和第二诊断逻辑232'可以基于检测信息DT分别输出第一错误警告信号WRN_1和第二错误警告信号WRN_2。例如，第一诊断逻辑231'可以基于检测信息DT和第一临界(或阈值)值来输出第一错误警告信号WRN_1。此外，第二诊断逻辑232'可以基于检测信息DT和第二临界(或阈值)值来输出第二错误警告信号WRN_2。
多路复用器233'可以接收来自第一诊断逻辑231'的第一错误警告信号WRN_1和来自第二诊断逻辑232'的第二错误警告信号WRN_2。此外，复用器233'还可以接收默认信号DFT。默认信号DFT可以是例如用于通知内部电路100(图1)中没有发生错误的信号。多路复用器233'可以由例如第一诊断逻辑231'和/或第二诊断逻辑232'来控制，并且选择性地输出默认信号DFT、第一错误警告信号WRN_1或第二错误警告信号WRN_2中的一个。
根据示例实施例，第一诊断逻辑232'所基于的第一临界(或阈值)值可以是小于第二诊断逻辑232'所基于的第二临界(或阈值)值的值。例如，当检测的漏电流的幅度小于第一临界(或阈值)值时，可以控制多路复用器233'以输出默认信号DFT。当检测的漏电流的幅度大于第一临界(或阈值)值且小于第二临界(或阈值)值时，可以控制多路复用器233'以输出第一错误警告信号WRN_1。当检测的漏电流的幅度大于第二临界(或阈值)值时，可以控制多路复用器233'以输出第二错误警告信号WRN_2。
根据示例实施例，多路复用器233'的输出可以被施加到存储器设备20(图1)之外的外部设备。例如，当多路复用器233'的输出被施加到存储器控制器10(图1)时，默认信号DFT、第一错误警告信号WRN_1和第二错误警告信号WRN_2可以要求来自存储器控制器10的不同响应(图1)。虽然在本示例实施例中示出并且说明了两个诊断逻辑，但是诊断逻辑的数量不限于此。
图9是示出根据另一示例实施例的包括存储器设备的存储器系统的框图。
参考图9，存储器系统2可以包括存储器控制器400和存储器设备500。存储器控制器400可以包括检测逻辑420和诊断逻辑430。此外，存储器设备500可以包括监控逻辑510。图9中所示的与图1中的组件相同的组件的描述被省略。
监控逻辑510可以监控流入驱动存储单元的至少一个内部电路的电流，并且将监控结果MR输出到存储器控制器400。监控逻辑510可以例如监控待机模式下流入内部电路的电流。
检测逻辑420可以基于监控结果MR来检测漏电流是否在存储器设备500的内部电路中流动，并且可以输出关于漏电流的检测信息。诊断逻辑430可以基于从检测逻辑420输出的检测信息来诊断内部电路的错误。诊断逻辑430可以在诊断出在存储器设备500的内部电路中发生了错误时将错误警告信号WRN输出到主机。
图10是用于描述根据示例实施例的存储器设备的操作的流程图。图10可以是例如关于图1至图3中所示的存储器设备的操作的流程图。
参考图10，在待机模式下，存储器设备20可以监控流入内部电路100的电流(操作S100)。流入内部电路100的电流可以例如经由监控逻辑210监控。根据示例实施例，监控逻辑210可以通过基于待机模式中流入内部电路100中的电流读出电压，来监控电流。
接下来，存储器设备20可以基于监控信息来检测关于在内部电路100中流动的漏电流的信息(操作S110)。例如可以由检测逻辑220检测关于漏电流的信息。
接下来，存储器设备20可以基于检测的关于漏电流信息的信息来诊断内部电路100的错误(操作S120)。内部电路100的错误的诊断可以例如由诊断逻辑230来执行。可以基于检测的关于漏电流的信息来确定内部电路100中是否存在错误(操作S130)。当存在错误时，诊断逻辑230可以向存储器设备20外部的外部设备输出错误警告信号(S140)。根据示例实施例，错误警告信号可以是存储器设备20外部的设备的请求信号。
图11是用于描述根据示例实施例的存储器设备的详细操作的流程图。图11可以是例如图1至图3中所示的存储器设备的操作的流程图。
参考图11，在待机模式下，存储器设备20可以基于流入内部电路的电流来读出电压(操作S200)。可以例如通过包括在监控逻辑210中的电压表212来读出电压。根据示例实施例，电压表212可以与流入内部电路的电流所施加到的电阻性元件104并联连接，并且可以读出电压。
接下来，关于读出的电压的信息可以被模数转换并输出(操作S210)。可以例如通过包括在监控逻辑210中的模数转换器214来执行模数转换。换句话说，模数转换器214可以将读出的电压转换成数字码并且输出数字码。
接下来，可以确定读出的电压是否高于第一临界(或阈值)电压(操作S220)。当读出的电压高于第一临界(或阈值)电压时，存储器设备20可以将错误警告信号输出到外部设备(操作S230)。
图12是用于描述根据示例实施例的存储器设备的详细操作的流程图。图。图12可以是例如图1、图2和图6中所示的存储器设备的操作的流程图。
参考图12，在待机模式中，存储器设备20'可以对时钟信号CLK_2的周期进行计数，其用作由内部电压发生器105执行的电荷泵操作的基础(操作S300)。时钟信号CLK_2的周期数量可以例如通过包括在监控逻辑210'中的计数器213来计数。根据示例实施例，关于周期的计数值可以通过模数转换器214'转换成数字码并且输出。
接下来，可以确定关于周期的计数值是否大于第一临界(或阈值)值(操作S310)。当关于周期的计数值大于第一临界值时，存储器设备20'可以将错误警告信号WRN输出到外部设备(操作S320)。
图13是示出根据示例实施例的具有存储器系统的计算系统的框图。根据本发明构思的存储器设备可以作为RAM 620安装在计算系统600(例如，移动装置或桌面计算机)中。作为RAM 620安装的存储器设备可以是上述示例实施例的任何设备。
根据示例实施例的计算系统600可以包括中央处理单元(CPU)610、RAM 620、用户接口630和非易失性存储器640，其中这些组件可以电连接到总线650。CPU 610可以是例如AP。非易失性存储器640可以是大容量存储器设备，诸如SSD或HDD。
由于根据示例性实施例的存储器设备被应用于计算系统600，所以存储器设备可以通过监控在待机模式下流向存储器设备的内部电路的漏电流来自我确定是否发生错误。因此，计算系统600可以确保高度的稳定性并且可以被应用于包括IoT的领域。
虽然已经参考本发明构思的一些示例实施例具体示出和描述了本发明构思，但是将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储器设备，包括：
至少一个内部电路，包括存储单元阵列和被配置为驱动所述存储单元阵列的外围电路；
监控逻辑，被配置为监控流入所述至少一个内部电路的电流并且输出监控结果；
检测逻辑，被配置为基于监控结果检测漏电流是否在所述至少一个内部电路中流动，并且输出检测的关于漏电流的信息；以及
诊断逻辑，被配置为基于检测的信息来诊断所述至少一个内部电路中的错误。
2.根据权利要求1所述的存储器设备，其中，所述监控逻辑被配置为监控在待机模式下流入所述至少一个内部电路的电流。
3.根据权利要求1所述的存储器设备，其中，所述诊断逻辑被配置为当确定在所述至少一个内部电路中已经发生错误时，向所述存储器设备外部的外部设备输出错误警告信号。
4.根据权利要求1所述的存储器设备，其中，所述监控逻辑包括：
电压表，被配置为基于流入所述至少一个内部电路的电流来读出电压；以及
模数转换器，被配置为关于由电压表读出的电压执行模数转换。
5.根据权利要求1所述的存储器设备，其中，所述诊断逻辑被配置为在由所述检测逻辑检测的漏电流的幅度大于阈值时，诊断出已经发生错误。
6.根据权利要求1所述的存储器设备，还包括：
内部时钟发生器，被配置为输出内部时钟信号；以及
电压发生器，被配置为基于所述内部时钟信号来改变和输出用于驱动所述至少一个内部电路的电压，
其中，所述监控逻辑包括被配置为对所述内部时钟信号的周期数量进行计数的计数器。
7.根据权利要求6所述的存储器设备，其中，所述诊断逻辑被配置为当由所述计数器所计数的内部时钟信号的周期数量大于阈值时，诊断出已经发生错误。
8.根据权利要求7所述的存储器设备，其中，所述阈值是由所述计数器所计数的存储器设备的参考时钟信号的周期数量。
9.根据权利要求6所述的存储器设备，其中，所述电压发生器被配置为基于所述内部时钟信号，执行关于用于驱动所述至少一个内部电路的电压的电荷泵操作。
10.一种存储器设备，包括：
电源；
至少一个内部电路，被配置为从所述电源接收电压；以及
错误检测电路，被配置为在待机模式下检测流入所述内部电路的漏电流，并且基于关于所述漏电流的信息检测关于所述至少一个内部电路的错误。
11.根据权利要求10所述的存储器设备，其中，所述错误检测电路包括：
监控逻辑，被配置为监控在所述电源和所述至少一个内部电路之间流动的电流并且输出监控结果；
检测逻辑，被配置为基于待机模式下的监控结果检测漏电流是否在所述至少一个内部电路中流动，并且输出关于漏电流的信息；以及
诊断逻辑，被配置为基于关于漏电流的信息来诊断所述至少一个内部电路中的错误，并且当诊断出在所述至少一个内部电路中已经发生错误时，向所述存储器设备外部的外部设备输出错误警告信号。
12.根据权利要求11所述的存储器设备，还包括：
电阻性元件，被配置为形成用于电流在所述电源和所述至少一个内部电路之间流动的路径；以及
开关，包括连接到电源的第一端和连接到所述电阻性元件的第二端，
其中，监控逻辑并联连接到电阻性元件。
13.根据权利要求12所述的存储器设备，其中，所述开关被配置为在待机模式下被接通。
14.根据权利要求12所述的存储器设备，其中，所述监控逻辑包括被配置为测量所述电阻性元件的两端处的电压的电压表。
15.根据权利要求14所述的存储器设备，其中，所述监控逻辑包括模数转换器，所述模数转换器被配置为将由所述电压表测量的电压转换为数字码并且输出所述数字码。
16.根据权利要求11所述的存储器设备，还包括：
内部时钟发生器，被配置为输出内部时钟信号；
参考电压发生器，被配置为输出参考电压；
内部电压发生器，被配置为基于所述内部时钟信号来改变并且输出用于驱动所述至少一个内部电路的电压；以及
比较器，被配置为将参考电压与用于驱动所述至少一个内部电路的电压进行比较并且输出比较的结果，
其中，所述内部时钟发生器被配置为基于所述比较的结果来改变并且输出所述内部时钟信号的周期，并且
所述监控逻辑包括被配置为对所述内部时钟信号的周期数量进行计数的计数器。
17.根据权利要求16所述的存储器设备，其中，所述诊断逻辑被配置为当关于所述内部时钟信号的周期数量的计数值大于阈值时，诊断出已经发生错误。
18.一种操作存储器设备的方法，所述方法包括：
在待机模式下，监控流入被配置为驱动所述存储器设备的存储单元的至少一个内部电路的电流并且输出监控结果；
基于所述监控结果，检测关于在所述至少一个内部电路中流动的漏电流的信息；
基于关于所述漏电流的信息，诊断在所述至少一个内部电路中是否发生错误；以及
响应于指示在所述至少一个内部电路中已经发生错误的诊断结果，向所述存储器设备外部的外部设备输出错误警告信号。
19.根据权利要求18所述的方法，其中，所述监控包括：
基于流入所述至少一个内部电路的电流来读出电压；以及
将关于电压的信息转换为数字码并且输出所述数字码作为监控结果。
20.根据权利要求18所述的方法，其中，所述诊断的结果响应于所述漏电流的幅度大于阈值而指示已经发生错误。
CN201810599590.2A 2017-06-13 2018-06-12 存储器设备、存储器系统和存储器设备的操作方法 Active CN109087681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170074015A KR20180135662A (ko) 2017-06-13 2017-06-13 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR10-2017-0074015 2017-06-13

Publications (2)

Publication Number Publication Date
CN109087681A true CN109087681A (zh) 2018-12-25
CN109087681B CN109087681B (zh) 2024-04-02

Family

ID=64562258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810599590.2A Active CN109087681B (zh) 2017-06-13 2018-06-12 存储器设备、存储器系统和存储器设备的操作方法

Country Status (4)

Country Link
US (1) US10388399B2 (zh)
KR (1) KR20180135662A (zh)
CN (1) CN109087681B (zh)
SG (1) SG10201803718TA (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112924919A (zh) * 2019-12-05 2021-06-08 英飞凌科技股份有限公司 传感器设备和方法
CN113488452A (zh) * 2021-06-30 2021-10-08 长江存储科技有限责任公司 三维存储器及其检测方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102277652B1 (ko) * 2017-10-26 2021-07-14 삼성전자주식회사 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US10714205B1 (en) * 2019-06-25 2020-07-14 Sandisk Technologies Llc Multi-purposed leak detector
KR102704694B1 (ko) 2019-08-13 2024-09-10 삼성전자주식회사 신뢰성 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11437117B2 (en) 2020-05-29 2022-09-06 Micron Technology, Inc. NAND flash array defect real time detection
US11482298B2 (en) 2020-05-29 2022-10-25 Micron Technology, Inc. Device field degradation and factory defect detection by pump clock monitoring
US20220158631A1 (en) * 2020-11-16 2022-05-19 Micron Technology, Inc. Sub-threshold current reduction circuit switches and related apparatuses and methods
US20230065593A1 (en) * 2021-08-31 2023-03-02 Micron Technology, Inc. Memory traffic monitoring
KR20230036255A (ko) 2021-09-07 2023-03-14 에스케이하이닉스 주식회사 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230991A (ja) * 2001-02-05 2002-08-16 Foundation For The Promotion Of Industrial Science 半導体メモリ装置およびその製造方法
US20080219061A1 (en) * 2007-03-05 2008-09-11 Hynix Semiconductor Inc. Apparatus and method for detecting leakage current of semiconductor memory device, and internal voltage generating circuit using the same
US20130027566A1 (en) * 2011-07-25 2013-01-31 Johannes Solhusvik Imaging systems with verification circuitry for monitoring standby leakage current levels
US20140085985A1 (en) * 2012-09-27 2014-03-27 Sandisk Technologies Inc. Sigma Delta Over-Sampling Charge Pump Analog-To-Digital Converter
CN104488076A (zh) * 2012-07-20 2015-04-01 高通股份有限公司 紧密集成的半导体器件、系统和/或封装的热管理

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310466A (en) * 1992-02-19 1994-05-10 Metafix Inc. Electrolytic metal recovery system
JP2002171686A (ja) 2000-12-06 2002-06-14 Denso Corp 携帯電話装置及び携帯電話装置に内蔵される二次電池の充電状態判定方法
US7353123B2 (en) 2001-10-04 2008-04-01 Hitachi, Ltd. Leakage current or resistance measurement method, and monitoring apparatus and monitoring system of the same
JP2004348801A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置、予め定められたメモリ素子を保護するための方法及び携帯電子機器
KR100672142B1 (ko) 2005-05-27 2007-01-19 주식회사 하이닉스반도체 전류누설에 의한 페일 분석이 가능한 반도체 장치
KR101477630B1 (ko) 2007-10-09 2014-12-30 삼성전자주식회사 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법
CN101430935B (zh) 2007-11-08 2011-03-23 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
US9159452B2 (en) * 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
KR20110114910A (ko) 2010-04-14 2011-10-20 삼성전자주식회사 집적회로 및 그것의 소비전력 측정 방법
JP5539241B2 (ja) 2010-09-30 2014-07-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2013157050A (ja) 2012-01-30 2013-08-15 Toshiba Corp 不揮発性半導体記憶装置
WO2014179969A1 (en) * 2013-05-09 2014-11-13 Nokia Corporation Linear vibrator
US9123430B2 (en) 2013-06-14 2015-09-01 Sandisk 3D Llc Differential current sense amplifier and method for non-volatile memory
US9105357B2 (en) 2013-09-09 2015-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device and defective judging method thereof
US9308826B2 (en) 2013-12-19 2016-04-12 Continental Automotive Systems, Inc. Method and apparatus to detect leakage current between power sources
TW201535397A (zh) 2014-03-10 2015-09-16 Toshiba Kk 半導體記憶裝置及漏電流檢測方法
KR102294127B1 (ko) 2014-07-15 2021-08-26 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
KR102252692B1 (ko) 2014-07-15 2021-05-17 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US20160035412A1 (en) * 2014-07-31 2016-02-04 Texas Instruments Incorporated Fail-safe i/o to achieve ultra low system power
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
KR20160050534A (ko) 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
US9813063B2 (en) * 2014-12-23 2017-11-07 Apple Inc. Method of using a field-effect transistor as a current sensing device
US9697912B2 (en) * 2015-05-26 2017-07-04 Micron Technology, Inc. Leakage current detection
US9443610B1 (en) 2015-06-04 2016-09-13 Micron Technology, Inc. Leakage current detection
US9711227B1 (en) * 2016-04-28 2017-07-18 Sandisk Technologies Llc Non-volatile memory with in field failure prediction using leakage detection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230991A (ja) * 2001-02-05 2002-08-16 Foundation For The Promotion Of Industrial Science 半導体メモリ装置およびその製造方法
US20080219061A1 (en) * 2007-03-05 2008-09-11 Hynix Semiconductor Inc. Apparatus and method for detecting leakage current of semiconductor memory device, and internal voltage generating circuit using the same
US20130027566A1 (en) * 2011-07-25 2013-01-31 Johannes Solhusvik Imaging systems with verification circuitry for monitoring standby leakage current levels
CN104488076A (zh) * 2012-07-20 2015-04-01 高通股份有限公司 紧密集成的半导体器件、系统和/或封装的热管理
US20140085985A1 (en) * 2012-09-27 2014-03-27 Sandisk Technologies Inc. Sigma Delta Over-Sampling Charge Pump Analog-To-Digital Converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112924919A (zh) * 2019-12-05 2021-06-08 英飞凌科技股份有限公司 传感器设备和方法
CN112924919B (zh) * 2019-12-05 2024-06-04 英飞凌科技股份有限公司 传感器设备和方法
CN113488452A (zh) * 2021-06-30 2021-10-08 长江存储科技有限责任公司 三维存储器及其检测方法
CN113488452B (zh) * 2021-06-30 2022-05-27 长江存储科技有限责任公司 三维存储器及其检测方法

Also Published As

Publication number Publication date
US10388399B2 (en) 2019-08-20
US20180358109A1 (en) 2018-12-13
SG10201803718TA (en) 2019-01-30
CN109087681B (zh) 2024-04-02
KR20180135662A (ko) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109087681A (zh) 存储器设备、存储器系统和存储器设备的操作方法
US9424891B2 (en) Methods and devices for temperature sensing of a memory device
US6108252A (en) Integrated circuit memory devices having self-test circuits therein and method of testing same
US8520461B2 (en) Row address code selection based on locations of substandard memory cells
JP6142788B2 (ja) 半導体記憶装置
CN103377158B (zh) 易失性存储装置及其操作方法和控制存储系统的方法
US9541603B2 (en) Method and apparatus for power glitch detection in integrated circuits
US7506226B2 (en) System and method for more efficiently using error correction codes to facilitate memory device testing
US6243840B1 (en) Self-test ram using external synchronous clock
CN100527269C (zh) 半导体存储装置和刷新周期控制方法
US6792567B2 (en) System and method for correcting soft errors in random access memory devices
US7610524B2 (en) Memory with test mode output
KR20170036884A (ko) 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템
CN104361909A (zh) 一种片上ram内建自测试方法及电路
US10957376B1 (en) Refresh testing circuit and method
CN115223649A (zh) 信息检测方法及装置、电子设备
KR20190112414A (ko) 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
CN110942791B (zh) 具有数据记录机构的半导体装置
US8027213B2 (en) Mechanism for measuring read current variability of SRAM cells
CN112466386A (zh) 一种面向故障分类的存储器测试系统及方法
KR20100128045A (ko) 반도체 메모리 장치의 셀프 리프레시 주기 측정 방법
CN105318848A (zh) 半导体集成电路和位置检测器
CN117912531A (zh) Mbist操作期间的基于温度的错误屏蔽
CN105097041A (zh) 存储器装置及其诊断方法
JPH04360100A (ja) メモリチェック回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant