CN113009315A - 接口转换电路、芯片、芯片测试系统及方法 - Google Patents

Abstract

本发明公开了一种接口转换电路、芯片、芯片测试系统及方法。接口转换电路，置于被测芯片内部，包括：数据模块、写入模块、读取模块和比较输出模块。数据模块的输入端与主控设备连接；数据模块用于根据主控设备发出的测试向量得到测试激励数据和期待响应数据；写入模块的输入端与数据模块的第一输出端连接，输出端与被测芯片的测试访问端口的输入端连接；读取模块的输入端与测试访问端口的输出端连接，用于采集被测芯片反馈的读取数据；比较输出模块的第一输入端与数据模块的第二输出端连接，第二输入端与读取模块的输出端连接；比较输出模块用于根据读取数据和期待响应数据，得到错误信号并输出。本发明实施例可以提高芯片测试的灵活性和效率。

Description

接口转换电路、芯片、芯片测试系统及方法

技术领域

本发明实施例涉及芯片测试技术领域，尤其涉及一种接口转换电路、芯片、芯片测试系统及方法。

背景技术

为了确保芯片能正常工作，在芯片制造过程中和制造完成后，必须对芯片进行严格的测试。通常，芯片测试要通过联合测试工作组(Joint Test Action Group，JTAG)测试引脚进行，标准JTAG协议的测试方法，是在测试数据输入端口向芯片灌入测试向量，然后在测试数据输出端口获取芯片的响应信号，以此来检测芯片的功能是否正常。芯片内部的测试电路负责接收并执行外部测试系统发送来的测试向量，然后将结果向量反馈给外部的芯片测试系统。随着计算需求的高度发展，软件对运算算力的要求越来越高，导致芯片规模越来越大，测试向量越来越复杂，使得芯片测试所需的时间越来越长。因此，现有的芯片测试方法存在灵活性差、效率低的问题。

发明内容

本发明实施例提供了一种接口转换电路、芯片、芯片测试系统及方法，以提高芯片测试的灵活性和效率。

第一方面，本发明实施例提供了一种接口转换电路，置于被测芯片内部，用于芯片测试，所述接口转换电路包括：

数据模块，包括输入端、第一输出端和第二输出端；所述数据模块的输入端用于与外部的主控设备连接；所述数据模块用于根据所述主控设备发出的测试向量得到测试激励数据和期待响应数据；其中，所述测试向量与所述接口转换电路匹配；

写入模块，包括输入端和输出端，所述写入模块的输入端与所述数据模块的第一输出端连接，所述写入模块的输出端与所述被测芯片的测试访问端口的输入端连接，以将所述测试激励数据输出至所述被测芯片；

读取模块，包括输入端和输出端；所述读取模块的输入端与所述被测芯片的测试访问端口的输出端连接；所述读取模块用于采集所述被测芯片反馈的读取数据；

比较输出模块，包括第一输入端，第二输入端和输出端；所述比较输出模块的第一输入端与所述数据模块的第二输出端连接，所述比较输出模块的第二输入端与所述读取模块的输出端连接；所述比较输出模块用于根据所述读取数据和所述期待响应数据，得到错误信号并通过输出端输出。

可选地，所述数据模块还包括第三输出端，所述数据模块还用于根据所述主控设备发出的测试向量得到掩码数据；所述比较输出模块还包含第三输入端，所述比较输出模块的第三输入端与所述数据模块的第三输出端连接；

所述比较输出模块包括：与单元、异或单元和错误寄存器；

所述与单元包括第一输入端、第二输入端和输出端；所述与单元的第一输入端与所述数据模块的第三输出端连接；所述与单元的第二输入端与所述读取模块的输出端连接；所述与单元用于根据所述掩码数据和所述读取数据得到实际关心数据，并过滤不关心数据；

所述异或单元包括第一输入端、第二输入端和输出端；所述异或单元的第一输入端与所述数据模块的第二输出端连接；所述异或单元的第二输入端与所述与单元的输出端连接；所述异或单元用于根据所述实际关心数据和所述期待响应数据得到比较结果；

所述错误寄存器包括第一输入端和第一输出端，所述错误寄存器的第一输入端与所述异或单元的输出端连接，所述错误寄存器的第一输出端为所述比较输出模块的输出端；所述错误寄存器用于根据所述比较结果得到所述错误信号，以及存储并输出所述错误信号。

可选地，所述错误寄存器还包括第二输出端；

所述比较输出模块还包括加法器；

所述加法器包括第一输入端、第二输入端和输出端，所述加法器的第一输入端与所述异或单元的输出端连接；所述加法器的第二输入端与所述错误寄存器的第二输出端连接；所述加法器的输出端与所述错误寄存器的第一输入端连接；所述加法器用于在所述比较结果表示所述实际关心数据错误时使错误信号加一，并传送给所述错误寄存器；

所述错误信号包括累计的所述比较结果的错误次数。

可选地，所述数据模块包括：指令解码单元，包括输入端、第一输出端和第二输出端；所述指令解码单元的输入端为所述数据模块的输入端、所述指令解码单元的第一输出端为所述数据模块的第一输出端、所述指令解码单元的第二输出端为所述数据模块的第二输出端；

所述指令解码单元内配置有指令集，所述指令解码单元用于根据所述测试向量得到测试指令，所述测试指令匹配所述指令集内相应的指令；所述测试指令中包括原始测试数据；所述原始测试数据中包括所述测试激励数据和所述期待响应数据。

可选地，所述接口转换电路还包括：控制模块；所述控制模块包括顺序控制单元；所述顺序控制单元分别与所述指令解码单元和所述写入模块连接；所述顺序控制单元用于控制测试顺序。

可选地，所述接口转换电路还包括：控制模块；

所述控制模块包括使能控制单元；所述使能控制单元与所述写入模块和所述读取模块连接，用于控制测试开始或结束。

可选地，所述接口转换电路还包括：

数据选择模块；所述数据选择模块分别与所述比较输出模块和所述读取模块连接；所述数据选择模块输出测试结果；所述测试结果包括所述错误信号或所述读取数据；

控制模块；所述控制模块包括模式控制单元；所述模式控制单元与所述数据选择模块连接，用于控制所述数据选择模块输出的所述测试结果为所述错误信号或所述读取数据。

第二方面，本发明实施例还提供了一种芯片，包括：如本发明任意实施例所提供的接口转换电路。

第三方面，本发明实施例还提供了一种芯片测试系统，包括：主控设备和如本发明任意实施例所提供的芯片；

所述主控设备与所述芯片连接；所述主控设备用于将测试向量传送给所述芯片。

第四方面，本发明实施例还提供了一种如本发明任意实施例所提供的芯片的芯片测试方法，包括：

主控设备将与所述芯片中的接口转换电路相匹配的测试向量传送给所述芯片中的接口转换电路；

数据模块接收所述测试向量，并根据所述测试向量得到测试激励数据和期待响应数据；

写入模块将所述测试激励数据通过测试访问端口传输给所述芯片；

读取模块通过所述测试访问端口采集所述芯片反馈的读取数据；

比较输出模块根据所述读取数据和所述期待响应数据得到错误信号并输出。

本发明实施例提供的接口转换电路，设置有数据模块、写入模块和读取模块。通过数据模块对测试向量的处理，可以将测试激励数据直接通过写入模块传输给被测芯片的测试访问端口，并且读取模块可以直接从测试访问端口提取读取数据。这样设置，可以使芯片测试脱离JTAG测试引脚进行，提高了芯片测试的灵活性。并且，接口转换电路中设置有比较输出模块，可以在芯片内部进行读取数据和期待响应数据的比较，测试系统直接获取比较输出模块输出的错误信号便可得知芯片是否正常，并不需要获取所有读取数据在芯片外部进行处理，从而减少数据传输，提高了测试效率。因此，与现有技术相比，本发明实施例可以提高芯片测试的灵活性和效率。

附图说明

图1是本发明实施例提供的一种接口转换电路的结构示意图；

图2是本发明实施例提供的另一种接口转换电路的结构示意图；

图3是本发明实施例提供的一种比较输出模块的结构示意图；

图4是本发明实施例提供的另一种比较输出模块的结构示意图；

图5是本发明实施例提供的一种芯片测试方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种接口转换电路，置于被测芯片内部，用于芯片测试。图1是本发明实施例提供的一种接口转换电路的结构示意图。参见图1，该接口转换电路10包括：数据模块110、写入模块120、读取模块130和比较输出模块140。

其中，接口转换电路10置于被测芯片1中，被测芯片1中还包括测试访问端口(Testing Access Port，TAP)20。数据模块110包括输入端、第一输出端和第二输出端；数据模块110的输入端用于与外部的主控设备2连接；数据模块110用于根据主控设备2发出的测试向量得到测试激励数据和期待响应数据；其中，测试向量与接口转换电路10匹配；写入模块120包括输入端和输出端，写入模块120的输入端与数据模块110的第一输出端连接，写入模块120的输出端与被测芯片1的测试访问端口20的输入端连接，以将测试激励数据输出至被测芯片1；读取模块130包括输入端和输出端；读取模块130的输入端与被测芯片1的测试访问端口20的输出端连接；读取模块130用于采集被测芯片1反馈的读取数据；，比较输出模块140包括第一输入端，第二输入端和输出端；比较输出模块140的第一输入端与数据模块110的第二输出端连接，比较输出模块140的第二输入端与读取模块130的输出端连接；比较输出模块140用于根据读取数据和期待响应数据，得到错误信号并通过输出端输出。

可选地，主控设备2发送的测试向量中至少包括测试激励数据和期待响应数据；其中，测试激励数据用于对被测芯片1进行测试，期待响应数据与测试激励数据一一对应，用于检测被测芯片1反馈的读取数据是否正确。

示例性地，该接口转换电路10的工作过程为：数据模块110对接收到的测试向量进行解析，然后将测试激励数据传输给写入模块120，将期待响应数据传输给比较输出模块140；写入模块120通过测试访问端口20将接收到的测试激励数据输出至被测芯片1；等待被测芯片1对测试激励数据进行处理后，读取模块130通过测试访问端口20采集被测芯片1反馈的读取数据，并传输给比较输出模块140；比较输出模块140将该读取数据与之前接收到的期待响应数据进行比较，产生错误信号并输出给主控设备2。

可选地，该接口转换电路10适用于串行外设接口(Serial PeripheralInterface，SPI)、I2C(Inter－Integrated Circuit)、通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter，UART)、控制器局域网总线(Controller AreaNetwork，CAN)、通用串行总线(Universal Serial Bus，USB)、高速串行计算机扩展总线(Peripheral Component Interconnect Express，PCIE)等多种常用的总线、接口和协议类型，可以将对被测芯片1在不同阶段的不同测试环境统一化，用一致的设置环境来测试所有向量。

可选地，比较输出模块140输出错误信号的方式有多种，在实际应用时可以根据需求进行设置。比如，当被测芯片1需要对多个测试向量进行处理时，比较输出模块140可以每次都将代表结果正确或错误的标识信号传输给主控设备；或者，在结果正确时不输出信号，直到出现错误结果或测试完成时才输出信号；或者，将每个测试向量对应的结果储存，在测试结束后将正确结果和错误结果的个数和它们对应的指令位置一起输出。总之，读取数据与期待响应数据的比较在被测芯片1的内部完成，接口转换电路仅输出标识测试结果的错误信号。

本发明实施例提供的接口转换电路10，设置有数据模块110、写入模块120和读取模块130。通过数据模块110对测试向量的处理，可以将测试激励数据直接通过写入模块120传输给被测芯片1的测试访问端口20，并且读取模块130可以直接从测试访问端口20提取读取数据。这样设置，可以使芯片测试脱离JTAG引脚进行，提高了芯片测试的灵活性。并且，接口转换电路10中设置有比较输出模块140，通过将期待响应数据和测试激励数据一起写进被测芯片1的内部，可以在芯片内部进行读取数据和期待响应数据的比较，测试系统直接获取比较输出模块140输出的错误信号便可得知被测芯片1是否正常，并不需要获取所有读取数据在被测芯片1外部进行处理，从而减少数据传输，提高了测试效率。因此，本发明实施例可以提高芯片测试的灵活性和效率。

图2是本发明实施例提供的另一种接口转换电路的结构示意图。参见图2，在上述各实施方式的基础上，可选地，接口转换电路10还包括缓存模块170和控制模块150。缓存模块170与主控设备2、数据模块110、比较输出模块140和控制模块150连接，用于主控设备2与被测芯片1之间的数据传输。具体地，缓存模块170读取主控设备2中的测试向量，并传输给数据模块110；比较输出模块140输出错误信号给缓存模块170，由缓存模块170传输给主控设备2。缓存模块170传输测试向量和错误信号的方式可以由控制模块150来控制。示例性地，在测试开始时，缓存模块170可以对所有测试向量进行缓存并逐个传输给数据模块110；并且，在测试过程中，缓存模块170可以对多个测试向量的测试结果进行存储，最终一起传输给主控设备2。

继续参见图2，在上述各实施方式的基础上，可选地，接口转换电路10还包括并串转换模块180和串并转换模块190。其中，并串转换模块180连接在写入模块120和测试访问端口20之间；串并转换模块190连接在读取模块130和测试访问端口20之间。这样设置，通过并串转换将测试激励数据由测试访问端口20中的测试数据输入端(记为TDI)输入；并且被测芯片1的反馈数据(即读取数据)由测试访问端口20中的测试数据输出端(记为TDO)输出后，用串并转换成并行数据被读取模块130读取，可以减少测试时间，提高测试效率。

继续参见图2，在上述各实施方式的基础上，可选地，由于在某些测试过程中，只关心被测芯片1反馈的数据中的部分位是否正确，因此并不需要对读取数据中的每一位都进行判断。为了简化比较过程，数据模块110还包括第三输出端，数据模块110还用于根据主控设备发出的测试向量得到掩码数据；比较输出模块140还包含第三输入端，比较输出模块140的第三输入端与数据模块110的第三输出端连接。在此基础上，示例性地，比较输出模块140的工作过程为：先根据读取数据和掩码数据得到实际关心数据，过滤不关心数据；再将实际关心数据与期待响应数据进行比较，以判断被测芯片1反馈的读取数据是否正确。其中，数据模块110根据测试向量解析出的期待响应数据的格式与实际关心数据的格式相对应。

上述各实施例示例性地对接口转换电路10的工作原理进行了说明，以下，就比较输出模块140的几种可能结构进行说明，但不作为对本发明的限定。

图3是本发明实施例提供的一种比较输出模块的结构示意图。参见图3，在一种实施方式中，可选地，比较输出模块140包括：与单元141、异或单元142和错误寄存器143。

其中，与单元141包括第一输入端、第二输入端和输出端；与单元141的第一输入端与数据模块110的第三输出端连接，用于接收掩码数据Dmask；与单元141的第二输入端与读取模块130的输出端连接，用于接收读取数据Dread；与单元141用于根据掩码数据Dmask和读取数据Dread(将掩码数据Dmask和读取数据Dread进行与运算)得到实际关心数据，并过滤不关心数据。异或单元142包括第一输入端、第二输入端和输出端；异或单元142的第一输入端与数据模块110的第二输出端连接，用于接收期待响应数据Dexp；异或单元142的第二输入端与与单元141的输出端连接，用于接收实际关心数据；异或单元142用于根据实际关心数据和期待响应数据Dexp(将实际关心数据和期待响应数据Dexp进行异或运算)得到比较结果。错误寄存器143包括第一输入端和第一输出端，错误寄存器143的第一输入端与异或单元142的输出端连接，错误寄存器143的第一输出端为比较输出模块140的输出端；错误寄存器143用于根据比较结果得到错误信号Serror，以及存储并输出错误信号Serror。

可选地，错误寄存器143可以是加法寄存器(或累积寄存器)，当有多个测试向量时，每次比较结果都暂存在错误寄存器143中，并且错误寄存器143在比较结果指示实际关心数据有误时，错误寄存器143自动累加，最终，错误寄存器可以将错误次数、报错数据和错误数据位等内容作为错误信号Serror输出。

图4是本发明实施例提供的另一种比较输出模块的结构示意图。参见图4，在上述各实施方式的基础上，可选地，错误寄存器143还包括第二输出端；比较输出模块140还包括加法器144。

其中，加法器144包括第一输入端、第二输入端和输出端，加法器144的第一输入端与异或单元142的输出端连接；加法器144的第二输入端与错误寄存器143的第二输出端连接；加法器144的输出端与错误寄存器143的第一输入端连接；加法器144用于在比较结果表示实际关心数据错误(比如异或单元142输出1，即比较结果为1)时，使错误信号Serror加一，并传送给错误寄存器143。

示例性地，该比较输出模块140的工作原理为：设置错误寄存器143中记录的初始数值为0，错误寄存器143中记录的数值通过其第二输出端传输至加法器144；与单元141将掩码数据Dmask和读取数据Dread进行与运算得到实际关心数据，并过滤不关心数据；异或单元142将实际关心数据和期待响应数据Dexp进行异或运算得到比较结果；加法器144根据比较结果的值判断是否在错误寄存器143传输的数据的基础上加1，并将结果输出给错误寄存器143，错误寄存器143将记录的数值进行更新和存储后输出。其中，当有多条测试向量需要测试时，每次比较结果指示实际关心数据与期待响应数据不相符(即比较结果为1)时，加法器143加1，最终，错误寄存器143输出的错误信号Serror包括累计的比较结果的错误次数。也就是说，只要错误信号Serror不为0，就说明被测芯片1不合格，测试失败。

继续参见图2，在上述各实施方式的基础上，可选地，数据模块110包括：指令解码单元111。其中，指令解码单元111包括输入端、第一输出端和第二输出端；指令解码单元111的输入端为数据模块110的输入端、指令解码单元111的第一输出端为数据模块110的第一输出端、指令解码单元111的第二输出端为数据模块110的第二输出端。可选地，指令解码单元111还包括第三输出端，为数据模块110的的三输出端。

可选地，指令解码单元111内配置有指令集，指令解码单元111用于根据测试向量得到测试指令，测试指令匹配指令集内相应的指令；测试指令中包括原始测试数据；原始测试数据中包括测试激励数据和期待响应数据。可选地，原始测试数据中还包括掩码数据。

示例性地，指令解码单元111根据指令集的规则对接收到的测试向量进行解码，得到测试指令，测试指令的结构如表1所示。

表1

参见表1，测试指令中包括指令数据和原始测试数据。测试指令的长度根据配置指令和数据的长度可以变化。示例性地，指令数据包括抽象描述编码方式、编码结构等的数据，比如指令类型、循环长度和数据长度等可以对测试向量进行标识的内容，均可以采用二进制编码等形式进行标识；原始测试数据包含与芯片实际检测相关的数据，比如测试激励数据、期待响应数据和掩码数据等。其中，每条测试指令中可包含多条测试激励数据、期待响应数据和掩码数据，在表1中以省略号体现。

继续参见图2，在上述各实施方式的基础上，可选地，接口转换电路10中的控制模块150与数据模块110连接，用于分析指令解码单元111解析出的指令数据并执行相应指令。数据模块110将指令数据传输给控制模块150，将测试激励数据传输给写入模块120，并将期待响应数据和掩码数据传输给比较输出模块140。其中，不同的指令对应接口转换电路中不同的模块，下面就几种可能的实施方式进行说明，但不作为对本发明的限定。

在一种实施方式中，指令为正常读写指令；控制模块150包括使能控制单元152；使能控制单元152与写入模块120和读取模块130连接，用于控制测试正常开始或结束。这样，使得芯片测试的过程可控，比如在比较输出模块140中的比较结果第一次出现错误时即认定芯片不合格，停止测试，以缩短测试时间，提高测试效率。

在另一种实施方式中，指令包括循环指令，即重复执行同一个原始测试数据包含的测试过程，在指令中包含循环次数。控制模块150包括顺序控制单元151；顺序控制单元151分别与指令解码单元111和写入模块120连接，用于控制测试顺序。例如顺序控制单元151中包含指令计数器，在控制测试循环进行的同时，记录循环次数，在循环次数到达指定值时，停止对该测试激励数据的测试。这样，在循环测试时，无需数据模块110每次测试都进行测试向量的读取解析和测试指令的传输，简化测试逻辑，节约测试时间，提高测试效率。

继续参见图2，在另一种实施方式中，可选地，指令为调试指令，接口转换电路10中还包括：数据选择模块160。其中，数据选择模块160分别与比较输出模块140和读取模块130连接；数据选择模块160输出测试结果；测试结果包括错误信号或原始的被测芯片1通过测试访问端口20反馈的读取数据。控制模块150包括模式控制单元153；模式控制单元153与数据选择模块160连接，用于控制数据选择模块160输出的测试结果为错误信号或读取数据。

示例性地，模式控制单元153在调试指令的控制下，控制芯片测试为调试模式或正常模式。其中，在调试模式下可以兼容传统的测试方案，即在读取模块130每次读取被测芯片1反馈的数据之后都由数据选择模块160返回给主控设备2，或在特定测试向量处停下返回读取数据给主控设备2。这种模式在早期芯片测试阶段非常有用，可以快速定位被测芯片1中的问题位置。在测试向量和测试环境稳定之后，芯片测试则可以采用正常模式，在正常模式下，模式控制单元153控制数据选择模块160读取比较输出模块140中的错误信号并输出，错误信号大于0则说明被测芯片1中有错误发生，有利于提高测试效率。

本发明实施例还提供了一种芯片，包括：如本发明任意实施例所提供的接口转换电路，具有相应的有益效果。

本发明实施例还提供了一种芯片测试系统，包括：主控设备和本发明任意实施例所提供的芯片，具有相应的有益效果。其中，主控设备与芯片连接；主控设备用于将测试向量传送给芯片。

本发明实施例还提供了一种芯片测试方法，应用于本发明任意实施例所提供的芯片测试系统，用于对本发明任意实施例所提供的芯片进行测试，具有相应的有益效果。图5是本发明实施例提供的一种芯片测试方法的流程示意图。参见图5，该芯片测试方法包括以下步骤：

S110、主控设备将与芯片中的接口转换电路相匹配的测试向量传送给芯片中的接口转换电路。

其中，主控设备可以通过缓存模块将测试向量传输给数据模块。

S120、数据模块接收测试向量，并根据测试向量得到测试激励数据和期待响应数据。

S130、写入模块将测试激励数据通过测试访问端口传输给芯片。

其中，写入模块可通过并串转换模块将测试激励数据传输至测试访问端口的输入端。

S140、读取模块通过测试访问端口采集芯片反馈的读取数据。

其中，读取模块可以通过串并转换模块从测试访问端口的输出端读取芯片反馈的读取数据。

S150、比较输出模块根据读取数据和期待响应数据得到错误信号并输出。

其中，比较输出模块输出错误信号的方式有多种，在实际应用时可以根据需求进行设置。比如，当芯片需要对多个测试向量进行处理时，比较输出模块可以每次都将代表结果正确或错误的标识信号传输给主控设备；或者，在结果正确时不输出信号，直到出现错误结果或测试完成时才输出信号；或者，将每个测试向量对应的结果储存，在测试结束后将正确结果和错误结果的个数和它们对应的指令位置一起输出。总之，读取数据与期待响应数据的比较在芯片的内部完成，接口转换电路仅输出标识测试结果的错误信号。

可选地，由于在某些测试过程中，只关心芯片反馈的数据中的部分位是否正确，因此并不需要对读取数据中的每一位都进行判断。为了简化比较过程，该测试方法还包括：

数据模块根据测试向量得到掩码数据；

比较输出模块先根据读取数据和掩码数据得到实际关心数据，过滤不关心数据；再将实际关心数据与期待响应数据进行比较，以判断芯片反馈的读取数据是否正确。其中，数据模块根据测试向量解析出的期待响应数据的格式与实际关心数据的格式相对应。

可选地，当测试过程中，需要对芯片中的问题定位时，该测试方法还可以包括：数据模块根据测试向量得到测试指令；

控制模块根据测试指令控制芯片测试为调试模式；

数据选择模块在控制模块的控制下从读取模块读取获得数据，并将读取数据作为测试结果输出。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种接口转换电路，置于被测芯片内部，用于芯片测试，其特征在于，包括：

数据模块，包括输入端、第一输出端和第二输出端；所述数据模块的输入端用于与外部的主控设备连接；所述数据模块用于根据所述主控设备发出的测试向量得到测试激励数据和期待响应数据；其中，所述测试向量与所述接口转换电路匹配；

写入模块，包括输入端和输出端，所述写入模块的输入端与所述数据模块的第一输出端连接，所述写入模块的输出端与所述被测芯片的测试访问端口的输入端连接，以将所述测试激励数据输出至所述被测芯片；

读取模块，包括输入端和输出端；所述读取模块的输入端与所述被测芯片的测试访问端口的输出端连接；所述读取模块用于采集所述被测芯片反馈的读取数据；

比较输出模块，包括第一输入端，第二输入端和输出端；所述比较输出模块的第一输入端与所述数据模块的第二输出端连接，所述比较输出模块的第二输入端与所述读取模块的输出端连接；所述比较输出模块用于根据所述读取数据和所述期待响应数据，得到错误信号并通过输出端输出。

2.根据权利要求1所述的接口转换电路，其特征在于，所述数据模块还包括第三输出端，所述数据模块还用于根据所述主控设备发出的测试向量得到掩码数据；所述比较输出模块还包含第三输入端，所述比较输出模块的第三输入端与所述数据模块的第三输出端连接；

所述比较输出模块包括：与单元、异或单元和错误寄存器；

所述与单元包括第一输入端、第二输入端和输出端；所述与单元的第一输入端与所述数据模块的第三输出端连接；所述与单元的第二输入端与所述读取模块的输出端连接；所述与单元用于根据所述掩码数据和所述读取数据得到实际关心数据，并过滤不关心数据；

所述异或单元包括第一输入端、第二输入端和输出端；所述异或单元的第一输入端与所述数据模块的第二输出端连接；所述异或单元的第二输入端与所述与单元的输出端连接；所述异或单元用于根据所述实际关心数据和所述期待响应数据得到比较结果；

所述错误寄存器包括第一输入端和第一输出端，所述错误寄存器的第一输入端与所述异或单元的输出端连接，所述错误寄存器的第一输出端为所述比较输出模块的输出端；所述错误寄存器用于根据所述比较结果得到所述错误信号，以及存储并输出所述错误信号。

3.根据权利要求2所述的接口转换电路，其特征在于，所述错误寄存器还包括第二输出端；

所述比较输出模块还包括加法器；

所述加法器包括第一输入端、第二输入端和输出端，所述加法器的第一输入端与所述异或单元的输出端连接；所述加法器的第二输入端与所述错误寄存器的第二输出端连接；所述加法器的输出端与所述错误寄存器的第一输入端连接；所述加法器用于在所述比较结果表示所述实际关心数据错误时使错误信号加一，并传送给所述错误寄存器；

所述错误信号包括累计的所述比较结果的错误次数。

4.根据权利要求1所述的接口转换电路，其特征在于，所述数据模块包括：

指令解码单元，包括输入端、第一输出端和第二输出端；所述指令解码单元的输入端为所述数据模块的输入端、所述指令解码单元的第一输出端为所述数据模块的第一输出端、所述指令解码单元的第二输出端为所述数据模块的第二输出端；

所述指令解码单元内配置有指令集，所述指令解码单元用于根据所述测试向量得到测试指令，所述测试指令匹配所述指令集内相应的指令；所述测试指令中包括原始测试数据；所述原始测试数据中包括所述测试激励数据和所述期待响应数据。

5.根据权利要求4所述的接口转换电路，其特征在于，还包括：控制模块；所述控制模块包括顺序控制单元；所述顺序控制单元分别与所述指令解码单元和所述写入模块连接；所述顺序控制单元用于控制测试顺序。

6.根据权利要求1所述的接口转换电路，其特征在于，还包括：控制模块；

所述控制模块包括使能控制单元；所述使能控制单元与所述写入模块和所述读取模块连接，用于控制测试开始或结束。

7.根据权利要求1所述的接口转换电路，其特征在于，还包括：

数据选择模块；所述数据选择模块分别与所述比较输出模块和所述读取模块连接；所述数据选择模块输出测试结果；所述测试结果包括所述错误信号或所述读取数据；

控制模块；所述控制模块包括模式控制单元；所述模式控制单元与所述数据选择模块连接，用于控制所述数据选择模块输出的所述测试结果为所述错误信号或所述读取数据。

8.一种芯片，其特征在于，包括：如权利要求1-7任一所述的接口转换电路。

9.一种芯片测试系统，其特征在于，包括：主控设备和如权利要求8所述的芯片；

所述主控设备与所述芯片连接；所述主控设备用于将测试向量传送给所述芯片。

10.一种如权利要求8所述的芯片的芯片测试方法，其特征在于，包括：

主控设备将与所述芯片中的接口转换电路相匹配的测试向量传送给所述芯片中的接口转换电路；

数据模块接收所述测试向量，并根据所述测试向量得到测试激励数据和期待响应数据；

写入模块将所述测试激励数据通过测试访问端口传输给所述芯片；

读取模块通过所述测试访问端口采集所述芯片反馈的读取数据；

比较输出模块根据所述读取数据和所述期待响应数据得到错误信号并输出。

Images