CN111781488A - 芯片与芯片测试系统 - Google Patents

Abstract

本发明公开了芯片与芯片测试系统；芯片包括连接端、寄存器和功能结构；寄存器用于存储指令集，指令集包括至少一组测试指令集及其测试序号，每组测试指令集匹配其测试序号；连接端用于接受外部的测试信号，测试信号具有测试序号；寄存器还用于根据测试信号输出至少一组测试指令集；功能结构用于根据至少一组测试指令集进行测试，得到测试结果并输出。本发明尽可能地简化了芯片相关于测试的结构，巧妙利用了许多芯片都有的连接端和寄存器，对寄存器进行了数据写入，把测试项预设在寄存器中，在测试时只要得到测试序号，就可以实现预分组的测试指令集自动测试项目，简化了测试信号，加快了其解析，降低了测试风险，特别适合批量芯片测试。

Description

芯片与芯片测试系统

技术领域

本发明涉及芯片领域，尤其涉及的是，一种芯片与芯片测试系统。

背景技术

随着技术的发展，芯片的应用已经无处不在，为智能生活和工作提供众多支持，但是芯片测试是一个比较大的问题，它直接贯穿整个芯片设计与量产的过程中，无论是流片后的晶圆测试(Wafer Test)还是封装后的最终测试(Final Test，亦称为封装测试)或是最后的系统级测试，都需要一次、两次或者多次的测试，特别是晶圆测试，它的测试对象是晶圆上的大量芯片，这些芯片是裸片(Die)，它们可以是相同的，也可以是不同的，裸片没有封装好后的引脚(Pin)也就是最终用户所看到的管脚，只有最后被封装在芯片内部的硅片管脚(Pad)，在封装阶段才会在Pad到Pin之间通过导线连接，例如通过金线连接，封装后得到完整的芯片(Chip)。因此，晶圆测试是后面测试步骤的重要基础，但无论是封装测试还是系统级测试，都对芯片品控具有重要意义。

申请人提出的、申请时间为2015年、公开号为CN105207657A的中国专利公开了一种利用负电压进入芯片测试模式的电路，所述开关管M0的源极连接电源VDD，开关管M0的漏极连接芯片管脚P1和开关管M1的漏极，开关管M0的栅极连接电阻RO、开关管M1的栅极、开关管M2的栅极和开关管M3的栅极，电阻RO的另一端接地，开关管M3的源极连接电源VDD，开关管M1的源极连接开关管M2的源极和非门I9的输入端B，非门I9的输入端A连接触发器DFF5的ON脚，触发器DFF5的CP脚连接芯片管脚PFI。该发明提出了一种复用I/O管脚并需要配合施加负电压才能进入测试模式的电路，在工艺不具备非易失性存储的条件下，仍然能在芯片封装后具有多个状态模式，并且不会影响到客户正常应用。

申请人提出的、申请时间为2015年、公开号为CN105097003A的中国专利公开了一种用于安全芯片的内建密钥只读存储器保护电路，包括密钥生成电路、解密电路、数据存取电路和只读存储器；所述解密电路分别连接秘钥生成电路、数据存取电路和只读存储器。秘钥生成电路产生二进制数字序列形式的密钥送给解密电路，只读存储器用于存储经加密处理后的密文，只读存储器中的密文由解密电路根据密钥解密后，送给数据存取电路使用。所述秘钥生成电路包括密钥位恢复模块和线性反馈移位寄存器。该发明提出了一种由缓冲器延时链和触发器构成的密钥位恢复电路结构，结合反馈移位寄存器扰乱处理，增强了密钥的隐蔽性，从而提高了芯片内只读存储器的数据安全性。

申请时间为2018年、公开号为CN109164374A的中国专利公开了一种芯片和芯片测试系统。芯片具有解码模块和测试模式控制模块，在对输入信号进行解码后判断该输入信号为预激活信号则响应后续测试信号，否则不响应后续测试信号。该公开提供的芯片和芯片测试方法通过设置预激活信号可以在尽量节省I/O接口的条件下使测试设备一次性连接更多芯片，并能够实现对每个芯片的单独测试。

申请时间为2019年、公开号为CN110554298A的中国专利公开了一种芯片和芯片测试方法，涉及芯片测试技术领域。芯片包括寄存器接口、寄存器和测试激励产生模块，寄存器通过寄存器接口与测试机台通信连接，寄存器还与测试激励产生模块通信连接；寄存器用于通过寄存器接口接收测试机台发送的操作指令，并根据操作指令向测试激励产生模块发送触发指令；测试激励产生模块用于根据触发指令产生测试信号，以使得芯片进行相应的测试；还用于得到芯片进行相应的测试产生的控制指令，将控制指令发送至寄存器；寄存器用于根据控制指令得到测试结果，并通过寄存器接口将测试结果发送至测试机台。能够简化测试机台的测试环境，提高筛片效率，且对芯片的测试引脚起到保护作用，提高芯片的良率。

但是现有的测试存在测试风险控制的问题，而且随着测试要求的增加，测试信号也越来越复杂。

发明内容

本发明提供一种芯片与芯片测试系统，所要解决的技术问题包括：如何简化测试信号，把测试项预设在寄存器中，降低测试风险等。

本发明的技术方案如下：

一种芯片，其包括连接端、寄存器和功能结构；

所述寄存器用于存储指令集，所述指令集包括至少一组测试指令集及其测试序号，每组所述测试指令集具有多项测试指令，每组所述测试指令集匹配其所述测试序号；

所述连接端用于接受外部的测试信号，所述测试信号具有所述测试序号；

所述寄存器还用于根据所述测试信号输出至少一组所述测试指令集；

所述功能结构用于根据至少一组所述测试指令集进行测试，得到测试结果，并通过所述连接端输出所述测试结果。

优选的，所述寄存器为读写寄存器，用于在测试前写入所述指令集，并在完成测试或封装后擦除各所述测试指令集及其测试序号。

优选的，所述连接端用于接受外部的测试信号，其中，所述测试信号为有序的至少二所述测试序号。

优选的，所述连接端的数量为多个。

优选的，所述连接端为硅片管脚或封装引脚。

优选的，所述芯片还包括与所述寄存器或所述功能结构连接的RC振荡电路。

优选的，所述芯片还包括分别与所述连接端和所述寄存器连接的解码电路。

优选的，所述芯片还包括内建密钥只读存储器保护电路。

优选的，所述芯片还包括利用负电压进入芯片测试模式的电路。

一种芯片测试系统，其包括输出端子，所述输出端子用于输出具有测试序号的测试信号到任一项中所述芯片。

采用上述方案，本发明尽可能地简化了芯片相关于测试的结构，巧妙利用了许多芯片都有的连接端和寄存器，对寄存器进行了数据写入，把测试项预设在寄存器中，在测试时只要得到测试信号的测试序号，就可以实现预分组的测试指令集自动测试项目，因此极大地简化了测试信号，加快了其解析，由于测试项是预设在寄存器中的，所以所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试，具有很高的市场应用价值。

附图说明

图1为本发明芯片的一个实施例的示意图。

具体实施方式

为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。但是，本发明可以采用许多不同的形式来实现，并不限于本说明书所描述的实施例。需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

因为测试厂的收费是按数量和时间来收取的，所以本发明的主要目标是简化测试，提升测试效率，保障测试安全，避免因测试损伤芯片，如图1所示，本发明的一个实施例是，一种芯片，其包括连接端、寄存器和功能结构；所述寄存器用于存储指令集，所述指令集包括至少一组测试指令集及其测试序号，每组所述测试指令集具有多项测试指令，每组所述测试指令集匹配其所述测试序号；所述连接端用于接受外部的测试信号，所述测试信号具有所述测试序号；所述寄存器还用于根据所述测试信号输出至少一组所述测试指令集；所述功能结构用于根据至少一组所述测试指令集进行测试，得到测试结果，并通过所述连接端输出所述测试结果。采用上述方案，本发明尽可能地简化了芯片相关于测试的结构，巧妙利用了许多芯片都有的连接端和寄存器，对寄存器进行了数据写入，把测试项预设在寄存器中，在测试时只要得到测试信号的测试序号，就可以实现预分组的测试指令集自动测试项目，因此极大地简化了测试信号，加快了其解析，由于测试项是预设在寄存器中的，所以所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试，具有很高的市场应用价值。

较好的，一种芯片，其包括连接端、寄存器和功能结构；所述连接端用于接收测试信号并输出测试结果，所述寄存器用于根据测试信号发送测试指令到所述功能结构，所述功能结构用于根据测试指令进行测试，得到测试结果。本发明适用于芯片封装前或者封装后的测试，由于测试指令是统一写入在芯片的寄存器中，也就是已经提前写入到时序逻辑电路，在写入之前已经对测试指令进行了无数的校验，所以所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试。本发明的各个实施例中，所述功能结构包括但不限于现有各种芯片内的启动单元、时钟单元、地址单元、缓存单元、存储单元、处理单元、判断单元、输出单元、增益补偿单元、温度保护单元、过压保护单元、限流保护单元、恒流源、电流镜、定时器、中断控制器及/或放大器等；本发明的各个实施例对此没有特别的限制。所述功能结构也可以整体封装成一个内核。

优选的，所述寄存器用于存储指令集，所述指令集包括至少一组测试指令集及其测试序号，每组所述测试指令集具有多项测试指令，每组所述测试指令集匹配其所述测试序号；优选的，所述寄存器设有多个锁存器或触发器。较好的，所述测试序号根据所述测试指令集的组数而设置，例如，仅有两组测试指令集，则测试序号可以为01或10；例如，仅有三组测试指令集，则测试序号可以为01或10或11。其他实施例以此类推，下面不再赘述。这样，可以实现极为简短的测试信号。优选的，所述寄存器为读写寄存器，用于在测试前写入所述指令集，并在完成测试或封装后擦除各所述测试指令集及其测试序号。这样，可以实现寄存器的重复利用，节约资源。本发明的一些其他实施例，可以采用存储器替代所述寄存器。

优选的，所述连接端用于接受外部的测试信号，所述测试信号具有所述测试序号；优选的，所述连接端的数量为多个。例如，一种芯片，其包括连接端、寄存器和功能结构，所述连接端的数量为多个；所述寄存器用于存储指令集，所述指令集包括至少一组测试指令集及其测试序号，每组所述测试指令集具有多项测试指令，每组所述测试指令集匹配其所述测试序号；所述连接端用于接受外部的测试信号，所述测试信号具有所述测试序号；所述寄存器还用于根据所述测试信号输出至少一组所述测试指令集；所述功能结构用于根据至少一组所述测试指令集进行测试，得到测试结果，并通过所述连接端输出所述测试结果。其他实施例以此类推，下面不再赘述。优选的，所述连接端为硅片管脚或封装引脚。对于晶圆上未切割的芯片，所述连接端为硅片管脚；对于已封装的芯片，所述连接端为封装引脚。较好的，所述测试信号仅包括所述测试序号。这样，可以极大地简化了测试信号，加快了其解析，迅速开始测试，而且可以确保测试信号不会偏离已经预设在寄存器中的测试指令集，所以所有的测试都可以是受控的，从而降低了测试风险，特别适合批量芯片测试。优选的，所述连接端用于接受外部的测试信号，其中，所述测试信号为有序的至少二所述测试序号。较好的，所述测试信号包括多个顺序设置的测试序号，这样可以顺序测试多组测试指令集，实现多种功能的顺序测试。

优选的，所述寄存器还用于根据所述测试信号输出至少一组所述测试指令集；所述功能结构用于根据至少一组所述测试指令集进行测试，得到测试结果，并通过所述连接端输出所述测试结果。较好的，所述寄存器还用于根据所述测试信号顺序输出至少二组所述测试指令集；所述功能结构用于根据至少二组所述测试指令集进行测试，得到至少二测试结果，并通过所述连接端输出至少二所述测试结果。值得指出的是，测试结果可以是单独的T(True)或F(False)，也可以是一串数值，数值包括但不限于二进制数值或八进制数值等。通过上述实施例可以看出，本发明对于芯片成本的增加是近乎不计的，在工序方面只是增加了测试指令集写入寄存器，但是对于测试却是大大提升了测试效率，因此在整体上降低了测试成本，而且所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试。并且，对于新增测试项目或者测试要求而言，本发明的实现却又是非常方便的，只要写入寄存器即可，对于大量芯片还可以批量写入寄存器，从而扩展了测试项，提升了测试效率。

优选的，所述芯片还包括与所述寄存器或所述功能结构连接的RC(电阻器电容器)振荡电路。RC振荡电路用于提供低频信号作为时钟信号也就是低频时钟信号，适用于低频振荡，一般用于产生1Hz～1MHz的低频信号。RC振荡电路通常由放大电路、选频网络、正反馈网络，稳幅环节四部分构成。本发明对此没有新设计，是采用现有技术直接应用，下面不再赘述。优选的，所述芯片还包括分别与所述连接端和所述寄存器连接的解码电路。解码电路可以参考上文提及的专利文献实现。优选的，所述芯片还包括内建密钥只读存储器保护电路。内建密钥只读存储器保护电路可以参考上文提及的专利文献实现。优选的，所述芯片还包括利用负电压进入芯片测试模式的电路。同样地，利用负电压进入芯片测试模式的电路可以参考上文提及的专利文献实现。依此类推，所述芯片根据功能需求还可以整合现有技术的相关功能电路、功能模块或者功能单元等功能结构，本发明的各个实施例对此没有特别的限制。

本发明的一个实施例是，一种芯片测试系统，其包括输出端子，所述输出端子用于输出具有测试序号的测试信号到任一实施例中所述芯片。较好的，所述芯片测试系统还包括至少一任一实施例中所述芯片。优选的，所述输出端子可拆卸地连接至少一所述芯片。这样，尽可能地简化了芯片相关于测试的结构，巧妙利用了许多芯片都有的连接端和寄存器，对寄存器进行了数据写入，把测试项预设在寄存器中，在测试时只要得到测试信号的测试序号，就可以实现预分组的测试指令集自动测试项目，因此极大地简化了测试信号，加快了其解析，由于测试项是预设在寄存器中的，所以所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试。

为了便于在进行测试时，提升对于晶圆上或者封装前的芯片测试的通用性，较好的，所述芯片测试系统还包括支架体、线路板和探针座，所述输出端子为探针片并且所述输出端子的数量为至少二个；所述控制模块通过所述测试线路连接所述线路板的线路或者连接端口，所述支架体用于固定在外部，所述线路板固定设置在所述支架体上，所述探针座设置在所述支架体上；所述探针片具有相互绝缘设置的多个探针，所述探针座开设有至少二探针孔组，每一所述探针孔组对应一探针片并开设有相互绝缘的探针孔，所述每一所述探针孔中填设有一导电连接端，所述导电连接端与所述线路板的线路通过导线连接；所述探针座上可拆卸地安装一所述探针片，所述探针片中的每一所述探针的两端均凸出于所述探针片外，其中，所述探针的第一端空置，所述探针的第二端插入于一所述探针孔中并与所述探针孔中的所述导电连接端导电连接。这样，可以通过设计多个探针片共用一个探针座，在很大程度上适应晶圆上或者封装前的多种不同设计的芯片，不需要每次都新设计专用探针卡，从而提升了芯片测试系统的通用性，而且线路板和探针座也是可变的，所以整体灵活度很高，能够节约测试成本和提升测试效率。优选的，所述探针座设置在所述线路板上并通过所述线路板设置在所述支架体上。较好的，所述支架体设有多个安装部，通过各所述安装部将所述支架体固定在外部，从而所述将芯片测试系统进行固定。在实际应用中，芯片测试系统还可以包括电压输入结构、电流输入结构、电压检测结构、电流检测结构和成像结构中的至少一项。优选的，所述探针片具有矩阵设置并相互绝缘的探针，每一所述探针片的所述矩阵的行间距和列间距中的至少一项，与其它所述探针片的所述矩阵相异设置；每一所述探针孔组匹配于一所述探针片并开设有矩阵设置和相互绝缘的探针孔。优选的，所述探针可以采用现有探针的形状或结构，也可以进行调整。为了便于保障检测作用，较好的，所述探针具有匹配Pad的加宽端部。优选的，所述探针的第二端与所述探针孔中的所述导电连接端相接触；较好的，所述探针的第一端具有匹配Pad的加宽端部。优选的，所述探针的第二端具有膨胀部并且所述探针孔匹配所述膨胀部设有弹性导电结构体，所述弹性导电结构体与所述探针孔中的所述导电连接端导电连接。优选的，所述弹性导电结构体与所述探针孔中的所述导电连接端相接触。较好的，所述弹性导电结构体与所述导电连接端一体设置。较好的，所述弹性导电结构体为弹簧片并以过盈配合方式插接于所述导电连接端的插槽上。为了增强保护被检测芯片特别是Pad部分，较好的，所述探针片具有与各所述探针相匹配的弹簧针，所述探针的第二端通过所述弹簧针插入于一所述探针孔中并与所述探针孔中的所述导电连接端导电连接。也就是说，所述弹簧针插入于一所述探针孔中并与所述探针孔中的所述导电连接端导电连接。这样，可以实现对于Pad的一定程度的弹性保护，也可以在一定程度上保护探针，避免由于操作失误导致探针、Pad或芯片损坏。为了便于保护芯片或其Pad，所述导电连接端通过弹性件填设于所述探针孔中。

为了便于安装和更换探针片，优选的，所述探针座设有针座本体、卡扣部和一对滑轨；所述针座本体设置在所述支架体上并开设有至少二所述探针孔组，所述卡扣部固定设置在所述针座本体上；一所述探针片滑动安装于所述一对滑轨中，用于在滑动到预定位置时通过所述卡扣部固定于所述针座本体。优选的，所述探针座还设有至少四弹性伸缩部，各所述弹性伸缩部分别固定设置在所述针座本体上；每一所述滑轨分别通过至少二所述弹性伸缩部设置在所述针座本体上。较好的，所述弹性伸缩部的高度大于所述探针的第一端到所述探针片的距离。这样，可以实现快速拆卸或安装探针片，特别是用滑轨让探针片滑动到探针孔组相匹配的位置，使得探针片上的各个探针能够先对准探针座上的一探针孔组，弹性伸缩部又帮助探针片滑动时探针相对探针孔组有一定的距离从而可以避免影响探针片滑动，然后压下弹性伸缩部使得探针和探针孔中的导电连接端接触实现导电，最后卡扣部固定住，拆卸反之进行就可以了，拆卸或安装都很方便，而且保证探针和探针孔中的导电连接端稳固地导电连接。为了便于减小所述探针座的体积，也就是相对于被检测的芯片的面积，优选的，至少二所述探针孔组部分重合设置。也就是说，至少二所述探针孔组在所述探针座上具有重合的区域。优选的，至少二所述探针孔组共用部分所述探针孔。也就是说，至少一所述探针孔同时属于至少二所述探针孔组。例如，三个探针孔组共用一个、二个或多个所述探针孔。为了便于定位对准被检测的芯片，优选的，所述探针座或所述探针片开设有至少三个定位孔；优选的，各所述定位孔形成至少一个三角形的顶点。较好的，所述探针座或所述探针片开设有至少三个定位孔；所述探针的第二端与所述探针孔中的所述导电连接端相接触；所述导电连接端通过弹性件填设于所述探针孔中。

为了便于在进行测试对晶圆进行准确定位，提升对于晶圆上的芯片测试的通用性，较好的，所述芯片测试系统还包括至少一芯片测试定位结构；所述芯片测试定位结构包括主动结构和固定结构；所述主动结构和所述固定结构之间形成有晶圆放置区和空隙区，所述空隙区位于所述晶圆放置区外，所述晶圆放置区用于放置具有待测试的芯片的晶圆并使待测试的芯片的待检测面朝向探针卡，探针卡可以是所述探针片，或是所述探针片和所述探针座；所述固定结构固定设置，所述主动结构相对于所述固定结构可移动设置，用于调整所述晶圆放置区的大小；所述主动结构在所述晶圆放置区处设有第一弧形边缘，所述固定结构在所述晶圆放置区处设有第二弧形边缘，所述第一弧形边缘和所述第二弧形边缘共同围成所述晶圆放置区，并且所述芯片测试定位结构于所述第一弧形边缘和所述第二弧形边缘处分别设有至少三抵柱，各所述抵柱用于分别抵接所述晶圆的边缘空位以共同固定所述晶圆。这样可以采用一个芯片测试定位结构来定位晶圆以供测试芯片，也可以同时采用多个芯片测试定位结构来定位多个晶圆以供测试芯片，从而可以实现可扩展定位来提升测试效率，还可以应用于各种不同规格的晶圆，提升了产品的适用性，抵柱抵接晶圆的边缘空位并且多个抵柱共同固定晶圆，实现了无损伤定位，必要时还可以对晶圆两面同时进行测试。为了便于解决定位晶圆并固定晶圆的技术问题，优选的，所述抵柱包括第一抵柱和第二抵柱；所述主动结构包括主动本体、驱动结构和至少一滑动组合件；所述主动本体具有所述第一弧形边缘及设有至少三个所述第一抵柱；所述滑动组合件包括相匹配的滑轨和滑动部，所述驱动结构与所述主动本体相连接，所述滑动部固定于所述主动本体，所述驱动结构用于驱动所述主动本体通过所述滑动部在所述滑轨上滑动；所述固定结构包括固定本体和至少三个固定部，所述固定本体具有所述第二弧形边缘及设有至少三个所述第二抵柱；各所述固定部均与所述固定本体相固定连接。这样，可以实现准确地定位晶圆并且稳妥地固定晶圆。较好的，所述主动本体匹配所述第一抵柱设有第一伸缩结构，每一所述第一抵柱通过一所述第一伸缩结构连接于所述主动本体或所述第一弧形边缘，所述固定本体匹配所述第二抵柱设有第二伸缩结构，每一所述第二抵柱通过一所述第二伸缩结构连接于所述固定本体或所述第二弧形边缘，这样，可以实现第一抵柱和第二抵柱的伸缩，来适配不同晶圆的规格，例如8寸、10寸、12寸或者其他规格的晶圆，极大提升了芯片测试定位结构的适用性。较好的，所述芯片测试定位结构包括位于一预设直线上的多个晶圆目标圆心点，所述主动本体匹配所述第一抵柱设有第一转动微调结构，每一所述第一抵柱通过一所述第一转动微调结构连接于所述主动本体或所述第一弧形边缘，所述固定本体匹配所述第二抵柱设有第二转动微调结构，每一所述第二抵柱通过一所述第二转动微调结构连接于所述固定本体或所述第二弧形边缘，所述第一转动微调结构用于调整相匹配的所述第一抵柱的延伸方向，所述第二转动微调结构用于调整相匹配的所述第二抵柱的延伸方向，用于使各所述第一抵柱和各所述第二抵柱的延伸方向均朝向同一个所述晶圆目标圆心点。较好的，各所述第一转动微调结构和各所述第二转动微调结构联动控制，用于在所述主动结构移动时使各所述第一抵柱和各所述第二抵柱的延伸方向均朝向所述预设直线上的同一个所述晶圆目标圆心点。这样，可以实现第一抵柱和第二抵柱的方向微调，来适配不同晶圆的规格并保证施力方向和施力均衡。

为了便于解决避免损伤晶圆的技术问题，优选的，所述抵柱的与所述边缘空位相接触的一端具有柔性形变结构，所述柔性形变结构用于在受力超过一定程度时发生形变。优选的，所述抵柱设有抵柱体、抵柱端、套接部和柔性形变吸盘部，所述抵柱体固定于所述第一弧形边缘或所述第二弧形边缘，所述抵柱端分别连接所述抵柱体和所述柔性形变吸盘部，所述套接部位于所述抵柱端和所述柔性形变吸盘部之间。这样，可以实现稳固定位和有效固定，同时又避免损伤晶圆或上面的芯片。在实际应用中，当芯片比较小时，边缘空位可能是比较小的，这时候所述抵柱如果太大就会接触到芯片，所以最好用小规格的抵柱，抵柱在使用时可以做得非常小，而且柔性形变结构会帮助避免损伤晶圆。为了便于解决简化工艺并易于装配的技术问题，优选的，所述固定结构包括两固定组，每一所述固定组包括两所述固定部，并且两所述固定组对称设置。这样，可以实现快速定位和准确安装所述芯片测试定位结构的固定结构。为了便于解决适应规格变化较大的晶圆的技术问题，优选的，所述主动结构还包括第一间隙调整件，并且所述主动本体包括第一调整体和第二调整体，所述第一调整体和所述第二调整体分别具有所述第一弧形边缘及至少三个所述第一抵柱的一部分，所述第一调整体和所述第二调整体之间具有第一可变间隙区，所述第一间隙调整件用于调整所述第一可变间隙区以改变所述第一调整体和所述第二调整体的相对位置。为了便于更好地配合解决适应规格变化较大的晶圆的技术问题，优选的，所述固定结构还包括第二间隙调整件，并且所述固定本体包括第三调整体和第四调整体，所述第三调整体和所述第四调整体分别具有所述第二弧形边缘及至少三个所述第二抵柱的一部分，所述第三调整体和所述第四调整体之间具有第二可变间隙区，所述第二间隙调整件用于调整所述第二可变间隙区以改变所述第三调整体和所述第四调整体的相对位置。这样，可以实现大量不同批次的不同规格特别是差异较大的情况下的晶圆适用效果。

为了便于解决准确测试晶圆中各芯片的技术问题，优选的，所述芯片测试定位结构还包括支架，所述支架设置在所述晶圆放置区的背离待测试的所述芯片的待检测面的一侧。较好的，所述支架具有柔性承托面。这样，可以配合抵柱整体固定来实现有效的支撑作用。为了便于解决同时采用多个芯片测试定位结构来定位多个晶圆以供测试芯片的技术问题，优选的，所述芯片测试系统还包括整推结构、辅助定位结构和至少二所述芯片测试定位结构；所述整推结构分别连接各所述芯片测试定位结构的所述主动结构，所述整推结构用于整体驱动所述主动结构相对于所述固定结构移动；所述辅助定位结构分别与各所述芯片测试定位结构的所述固定结构相固定。优选的，所述芯片测试系统包括两芯片测试定位结构组和两所述辅助定位结构，每一所述芯片测试定位结构组包括至少二所述芯片测试定位结构；其中，两所述芯片测试定位结构组包括第一芯片测试定位结构组和第二芯片测试定位结构组，所述第一芯片测试定位结构组和所述第二芯片测试定位结构组对称设置，两所述辅助定位结构包括第一辅助定位结构和第二辅助定位结构，所述第一辅助定位结构分别与所述第一芯片测试定位结构组中各所述芯片测试定位结构的所述固定结构相固定，所述第二辅助定位结构分别与所述第二芯片测试定位结构组中各所述芯片测试定位结构的所述固定结构相固定。这样，可以实现多个甚至大批量的晶圆的芯片测试。

进一步地，本发明的实施例还包括，上述各实施例的各技术特征，相互组合形成的芯片与芯片测试系统，本发明的芯片与芯片测试系统尽可能地简化了芯片相关于测试的结构，巧妙利用了许多芯片都有的连接端和寄存器，对寄存器进行了数据写入，把测试项预设在寄存器中，在测试时只要得到测试信号的测试序号，就可以实现预分组的测试指令集自动测试项目，因此极大地简化了测试信号，加快了其解析，由于测试项是预设在寄存器中的，所以所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试，具有很高的市场应用价值。

需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种芯片，其特征在于，包括连接端、寄存器和功能结构；

所述寄存器用于存储指令集，所述指令集包括至少一组测试指令集及其测试序号，每组所述测试指令集具有多项测试指令，每组所述测试指令集匹配其所述测试序号；

所述连接端用于接受外部的测试信号，所述测试信号具有所述测试序号；

所述寄存器还用于根据所述测试信号输出至少一组所述测试指令集；

所述功能结构用于根据至少一组所述测试指令集进行测试，得到测试结果，并通过所述连接端输出所述测试结果。

2.根据权利要求1所述芯片，其特征在于，所述寄存器为读写寄存器，用于在测试前写入所述指令集，并在完成测试或封装后擦除各所述测试指令集及其测试序号。

3.根据权利要求1所述芯片，其特征在于，所述连接端用于接受外部的测试信号，其中，所述测试信号为有序的至少二所述测试序号。

4.根据权利要求1所述芯片，其特征在于，所述连接端的数量为多个。

5.根据权利要求1所述芯片，其特征在于，所述连接端为硅片管脚或封装引脚。

6.根据权利要求1所述芯片，其特征在于，还包括与所述寄存器或所述功能结构连接的RC振荡电路。

7.根据权利要求1所述芯片，其特征在于，还包括分别与所述连接端和所述寄存器连接的解码电路。

8.根据权利要求1所述芯片，其特征在于，还包括内建密钥只读存储器保护电路。

9.根据权利要求1所述芯片，其特征在于，还包括利用负电压进入芯片测试模式的电路。

10.一种芯片测试系统，其特征在于，包括输出端子，所述输出端子用于输出具有测试序号的测试信号到根据权利要求1至9任一项中所述芯片。

Images