CN109903803B - 存储模块的测试方法及系统 - Google Patents
存储模块的测试方法及系统 Download PDFInfo
- Publication number
- CN109903803B CN109903803B CN201910234712.2A CN201910234712A CN109903803B CN 109903803 B CN109903803 B CN 109903803B CN 201910234712 A CN201910234712 A CN 201910234712A CN 109903803 B CN109903803 B CN 109903803B
- Authority
- CN
- China
- Prior art keywords
- data signal
- tested
- storage module
- information
- acquiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了存储模块的测试方法及系统，属于通信技术领域。本发明对获取待测存储模块数据信号的信息进行判断，以避免时序问题，再进一步对待测存储模块进行读写操作，获取数据信号的窗口位置信息，调节采样时钟使数据信号的有效窗口最大，从而自动快速的对存储模块进行测试的目的，提高了测试效率。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种存储模块的测试方法及系统。
背景技术
eMMC(Embedded Multi Media Card)采用统一的MMC标准接口，eMMC的一个明显优势是在封装中集成了一个控制器，它提供标准接口并管理闪存，使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。在智能电视、机顶盒、智能音箱等电子产品，eMMC的使用很多，由于频率速率较高，因此带来较多稳定性的问题。目前对于eMMC的测试需要人为操作，周期性长，耗时耗力。
发明内容
针对上述问题，现提供一种旨在可实现快速对eMMC进行测试的存储模块的测试方法及系统。
一种存储模块的测试方法，包括下述步骤：
S1.获取所述待测存储模块数据信号的信息；
S2.判断所述信息是否符合预设条件，若否，生成所述待测存储模块异常的消息；若是，执行步骤S3；
S3.对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大。
优选的，所述信息包括建立时间和保持时间；
在所述步骤S1中，获取所述待测存储模块数据信号的信息，包括：
对待测存储模块进行时序测试，获取所述待测存储模块的数据信号的建立时间和保持时间。
优选的，所述预设条件为所述数据信号的采样位置居中；
在所述步骤S2中，判断所述信息是否符合预设条件，包括：
根据所述数据信号的建立时间和保持时间获取采样位置，判断所述采样位置是否居中。
优选的，在所述步骤S3中，对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大，包括：
控制所述待测存储模块进行读写操作，获取与所述数据信号的接口对应的寄存器的值及所述数据信号的窗口位置信息；
通过调整所述寄存器的值调节所述采样时钟使所述数据信号的有效窗口最大。
优选的，所述数据信号包括多路信号，每一路信号的接口对应一寄存器。
本发明还提供了一种存储模块的测试系统，包括：
获取单元，用于获取所述待测存储模块数据信号的信息；
判断单元，用于判断所述信息是否符合预设条件，若否，生成所述待测存储模块异常的消息；
调节单元，当所述信息符合预设条件时，用于对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大。
优选的，所述信息包括建立时间和保持时间；
所述获取单元用于对待测存储模块进行时序测试，获取所述待测存储模块的数据信号的建立时间和保持时间。
优选的，所述预设条件为所述数据信号的采样位置居中；
所述判断单元用于根据所述数据信号的建立时间和保持时间获取采样位置，判断所述采样位置是否居中。
优选的，所述调节单元用于控制所述待测存储模块进行读写操作，获取与所述数据信号的接口对应的寄存器的值及所述数据信号的窗口位置信息；通过调整所述寄存器的值调节所述采样时钟使所述数据信号的有效窗口最大。
优选的，所述数据信号包括多路信号，每一路信号的接口对应一寄存器。
上述技术方案的有益效果：
本技术方案中，对获取待测存储模块数据信号的信息进行判断，以避免时序问题，再进一步对待测存储模块进行读写操作，获取数据信号的窗口位置信息，调节采样时钟使数据信号的有效窗口最大，从而自动快速的对存储模块进行测试的目的，提高了测试效率。
附图说明
图1为本发明所述的存储模块的测试方法的一种实施例的流程图；
图2为本发明所述的存储模块的测试系统的一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种存储模块的测试方法，包括下述步骤：
S1.获取所述待测存储模块数据信号的信息；
其中，所述信息包括建立时间和保持时间；
在所述步骤S1中对待测存储模块进行时序测试，获取所述待测存储模块的数据信号的建立时间和保持时间。
需要说明的是，待测存储模块设置于待调试的主板上，该主板可以用于机顶盒中。
作为距离而非限定，在执行步骤S1之前还可获取待调试的主板的相关信息，如内核版本、器件是否支持等，以避免因内核版本与测试不匹配，或器件不支持测试等情况的发生。
为了确保测试能够正常进行，在测试前还可对电源供电进行确认排除电源的影响，如：待测存储模块的电源是否正常，该待测存储模块的电源与主板的主电源是否有串阻或磁珠，阻止是否异常、主板上的控制器(CPU)端的电容是否异常(电容需靠近CPU)，待测存储模块端电容焊接是否正常，时钟接口是否包地，待测存储模块频率较高时时钟接口弱没有包地会出现不稳定的情况，影响数据信号传输。
S2.判断所述信息是否符合预设条件，若否，生成所述待测存储模块异常的消息；若是，执行步骤S3；
需要说明的是，所述预设条件为所述数据信号的采样位置居中；
在所述步骤S2中，判断所述信息是否符合预设条件，包括：
根据所述数据信号的建立时间和保持时间获取采样位置，判断所述采样位置是否居中。
在本实施例中，通过对待测存储模块进行时序测试的信息以判断该待测存储模块的时序是否满足采样居中的要求，从而排除因时序异常而影响测试的情况。
S3.对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大。
所述步骤S3具体过程为：
控制所述待测存储模块进行读写操作，获取与所述数据信号的接口对应的寄存器的值及所述数据信号的窗口位置信息；
通过调整所述寄存器的值调节所述采样时钟使所述数据信号的有效窗口最大。
在本实施例中，通过寄存器测试待测存储模块的窗口，以确保待测存储模块的窗口有足够的余量，从而保证数据信号传输时的稳定性。
在本实施例中，所述数据信号包括可多路信号，每一路信号的接口对应一寄存器。
作为举例而非限定，数据信号可包括一路控制信号和8路数据信号。在进行调整窗口时，控制信号采用单时序调试，根据信号上升沿获取相应的窗口信息；而对于8路数据信号可通过调节采用时钟的方式获取相应的完整窗口信息。
需要说明的是：本申请的存储模块的测试方法适用于对eMMC、SDIO等模块的调试测试。
在本申请的实施例中，对获取待测存储模块数据信号的信息进行判断，以避免时序问题，再进一步对待测存储模块进行读写操作，获取数据信号的窗口位置信息，调节采样时钟使数据信号的有效窗口最大，从而自动快速的对存储模块进行测试的目的，提高了测试效率。
如图2所示，一种存储模块的测试系统，包括：获取单元1、判断单元2和调节单元3；其中：
获取单元1，用于获取所述待测存储模块数据信号的信息；
其中，所述信息包括建立时间和保持时间；
所述获取单元1用于对待测存储模块进行时序测试，获取所述待测存储模块的数据信号的建立时间和保持时间。
判断单元2，用于判断所述信息是否符合预设条件，若否，生成所述待测存储模块异常的消息；
所述预设条件为所述数据信号的采样位置居中；
所述判断单元2用于根据所述数据信号的建立时间和保持时间获取采样位置，判断所述采样位置是否居中。
在本实施例中，通过对待测存储模块进行时序测试的信息以判断该待测存储模块的时序是否满足采样居中的要求，从而排除因时序异常而影响测试的情况。
调节单元3，当所述信息符合预设条件时，用于对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大。
具体地，所述调节单元3用于控制所述待测存储模块进行读写操作，获取与所述数据信号的接口对应的寄存器的值及所述数据信号的窗口位置信息；通过调整所述寄存器的值调节所述采样时钟使所述数据信号的有效窗口最大。
在本实施例中，所述数据信号包括多路信号，每一路信号的接口对应一寄存器。
在本实施例中，通过寄存器测试待测存储模块的窗口，以确保待测存储模块的窗口有足够的余量，从而保证数据信号传输时的稳定性。
作为举例而非限定，数据信号可包括一路控制信号和8路数据信号。在进行调整窗口时，控制信号采用单时序调试，根据信号上升沿获取相应的窗口信息；而对于8路数据信号可通过调节采用时钟的方式获取相应的完整窗口信息。
在本申请的实施例中，对获取待测存储模块数据信号的信息进行判断，以避免时序问题，再进一步对待测存储模块进行读写操作，获取数据信号的窗口位置信息，调节采样时钟使数据信号的有效窗口最大，从而自动快速的对存储模块进行测试的目的，提高了测试效率。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (6)
1.一种存储模块的测试方法，其特征在于，包括一待测存储模块，包括下述步骤：
S1.获取所述待测存储模块数据信号的信息；
S2.判断所述信息是否符合预设条件，若否，生成所述待测存储模块异常的消息；若是，执行步骤S3；
S3.对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大；
所述信息包括建立时间和保持时间；
在所述步骤S1中，获取所述待测存储模块数据信号的信息，包括：
对待测存储模块进行时序测试，获取所述待测存储模块的数据信号的建立时间和保持时间；
所述预设条件为所述数据信号的采样位置居中；
在所述步骤S2中，判断所述信息是否符合预设条件，包括：
根据所述数据信号的建立时间和保持时间获取采样位置，判断所述采样位置是否居中。
2.根据权利要求1所述的存储模块的测试方法，其特征在于，在所述步骤S3中，对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大，包括：
控制所述待测存储模块进行读写操作，获取与所述数据信号的接口对应的寄存器的值及所述数据信息的窗口位置信息；
通过调整所述寄存器的值调节所述采样时钟使所述数据信号的有效窗口最大。
3.根据权利要求2所述的存储模块的测试方法，其特征在于，所述数据信息包括多路信号，每一路信号的接口对应一寄存器。
4.一种存储模块的测试系统，其特征在于，包括一待测存储模块，包括：
获取单元，用于获取所述待测存储模块数据信号的信息；
判断单元，用于判断所述信息是否符合预设条件，若否，生成所述待测存储模块异常的消息；
调节单元，当所述信息符合预设条件时，用于对所述待测存储模块进行读写操作，获取所述数据信号的窗口位置信息，调节采样时钟使所述数据信号的有效窗口最大；
所述信息包括建立时间和保持时间；
所述获取单元用于对待测存储模块进行时序测试，获取所述待测存储模块的数据信号的建立时间和保持时间；
所述预设条件为所述数据信号的采样位置居中；
所述判断单元用于根据所述数据信号的建立时间和保持时间获取采样位置，判断所述采样位置是否居中。
5.根据权利要求4所述的存储模块的测试系统，其特征在于，所述调节单元用于控制所述待测存储模块进行读写操作，获取与所述数据信号的接口对应的寄存器的值及所述数据信息的窗口位置信息；通过调整所述寄存器的值调节所述采样时钟使所述数据信号的有效窗口最大。
6.根据权利要求5所述的存储模块的测试系统，其特征在于，所述数据信息包括多路信号，每一路信号的接口对应一寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910234712.2A CN109903803B (zh) | 2019-03-26 | 2019-03-26 | 存储模块的测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910234712.2A CN109903803B (zh) | 2019-03-26 | 2019-03-26 | 存储模块的测试方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109903803A CN109903803A (zh) | 2019-06-18 |
| CN109903803B true CN109903803B (zh) | 2021-04-27 |
Family
ID=66952547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910234712.2A Active CN109903803B (zh) | 2019-03-26 | 2019-03-26 | 存储模块的测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109903803B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110764440B (zh) * | 2019-07-31 | 2022-12-20 | 晶晨半导体(上海)股份有限公司 | 一种存储器的信号采样方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107168220A (zh) * | 2017-04-05 | 2017-09-15 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
| CN109213707A (zh) * | 2018-08-09 | 2019-01-15 | 晶晨半导体（深圳）有限公司 | 获取数据接口采样位置的方法、系统、设备及介质 |
| CN109213703A (zh) * | 2017-06-30 | 2019-01-15 | 华为技术有限公司 | 一种数据检测方法及数据检测装置 |
| CN109450755A (zh) * | 2018-10-17 | 2019-03-08 | 晶晨半导体(上海)股份有限公司 | 增强存储模块总线接口的稳定性余量的方法及系统 |
| CN109471591A (zh) * | 2017-09-08 | 2019-03-15 | 三星电子株式会社 | 存储设备及其数据训练方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8222920B2 (en) * | 2009-12-18 | 2012-07-17 | Meta Systems | Dynamic phase alignment |
| US9772651B2 (en) * | 2012-09-14 | 2017-09-26 | Samsung Electronics Co., Ltd. | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal |
-
2019
- 2019-03-26 CN CN201910234712.2A patent/CN109903803B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107168220A (zh) * | 2017-04-05 | 2017-09-15 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
| CN109213703A (zh) * | 2017-06-30 | 2019-01-15 | 华为技术有限公司 | 一种数据检测方法及数据检测装置 |
| CN109471591A (zh) * | 2017-09-08 | 2019-03-15 | 三星电子株式会社 | 存储设备及其数据训练方法 |
| CN109213707A (zh) * | 2018-08-09 | 2019-01-15 | 晶晨半导体（深圳）有限公司 | 获取数据接口采样位置的方法、系统、设备及介质 |
| CN109450755A (zh) * | 2018-10-17 | 2019-03-08 | 晶晨半导体(上海)股份有限公司 | 增强存储模块总线接口的稳定性余量的方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109903803A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7987308B2 (en) | Multi-interface controller, memory card having the multi-interface controller, and interface setting method | |
| US7987298B2 (en) | System and method for detecting the status of a universal serial bus port of a mobile phone | |
| CN103729205B (zh) | 一种电子标签及电子标签的升级方法 | |
| CN105446837B (zh) | 检测iic接口器件是否连接的方法、装置以及系统 | |
| US20150035541A1 (en) | Signal integrity test apparatus and method for testing signal integrity of electronic product | |
| CN107463341A (zh) | Flash芯片的擦除方法、装置和移动终端 | |
| CN111210864A (zh) | Ddr芯片测试方法、装置、设备和计算机可读存储介质 | |
| CN106448744B (zh) | 一种ddr时序分析方法、装置及系统 | |
| CN109903803B (zh) | 存储模块的测试方法及系统 | |
| CN105070321A (zh) | 存储器件的快速测试电路及方法 | |
| CN111459557A (zh) | 一种缩短服务器开机时间的方法及系统 | |
| CN114221903B (zh) | 一种数据传输方法及装置 | |
| CN104113853A (zh) | 一种移动终端与sim卡间接口的检测方法及检测装置 | |
| CN105376644A (zh) | 一种测试机顶盒高频头灵敏度的方法及相关装置、系统 | |
| CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
| CN115602242B (zh) | 一种存储装置及其测试方法 | |
| CN115662492A (zh) | 一种数据存储设备的量产测试方法及装置 | |
| CN114063758B (zh) | 一种获取电流值方法、装置以及介质 | |
| CN100511172C (zh) | 一种板间透传总线的测试装置及方法 | |
| CN111045741A (zh) | 一种用于智能终端无闪存触摸屏的固件加载的方法 | |
| CN110781046A (zh) | Usb移动存储设备质量检测系统、方法及相关组件 | |
| CN102385547B (zh) | 一种dram控制器时序校验功能的验证方法及系统 | |
| CN104793081A (zh) | Usb接口检测装置和方法 | |
| CN111737072B (zh) | 一种硬盘tx信号的眼图测试系统及方法 | |
| CN111693847A (zh) | 一种芯片测试方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |