CN109213707A - 获取数据接口采样位置的方法、系统、设备及介质 - Google Patents

获取数据接口采样位置的方法、系统、设备及介质 Download PDF

Info

Publication number
CN109213707A
CN109213707A CN201810904943.5A CN201810904943A CN109213707A CN 109213707 A CN109213707 A CN 109213707A CN 201810904943 A CN201810904943 A CN 201810904943A CN 109213707 A CN109213707 A CN 109213707A
Authority
CN
China
Prior art keywords
data
signal
sampling
sampled
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810904943.5A
Other languages
English (en)
Other versions
CN109213707B (zh
Inventor
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Morning Semiconductor (shenzhen) Co Ltd
Original Assignee
Crystal Morning Semiconductor (shenzhen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Morning Semiconductor (shenzhen) Co Ltd filed Critical Crystal Morning Semiconductor (shenzhen) Co Ltd
Priority to CN201810904943.5A priority Critical patent/CN109213707B/zh
Publication of CN109213707A publication Critical patent/CN109213707A/zh
Application granted granted Critical
Publication of CN109213707B publication Critical patent/CN109213707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了获取数据接口采样位置的方法、系统、设备及介质，属于通信技术领域。本发明采用接收端接收至少一个数据信号及与其对应的采样信号，获取至少一个数据信号的默认位置；保持采样信号默认位置不变通过调整数据信号的接收时间，根据采样信号对数据信号进行采样，以获取数据信号的采样时间；基于采样时间及数据信号的默认位置，获取数据信号的采样位置，从而实现获取数据接口对应的实际信号采样位置的目的。

Description

获取数据接口采样位置的方法、系统、设备及介质
技术领域
本发明涉及通信技术领域，尤其涉及一种获取数据接口采样位置的方法、系统、设备及介质。
背景技术
目前，存储芯片在采用高速模式的读写操作中由于布局走线的限制、芯片内部封装走线长度不同、以及同组4比特(Bit)或8bit数据单条走线直接过孔数量不同，造成同一组信号中各位数据Bit和DQS信号到达DDR(全称：Double Data Rate SDRAM，双倍数据速率存储)颗粒(写操作)和到达主芯片(读操作)的时间延迟不在同一时刻，因实际信号有效稳定性余量窗口(同一数据组内8Bit数据时延重叠的部分)小，引起系统不稳定。然而，在实际的读写操作过程中无法获取每个数据接口对应的实际信号采样位置。
发明内容
针对目前无法获取每个数据接口对应的实际信号采样位置问题，现提供一种旨在实现可获取数据接口采样位置的方法、系统、设备及介质。
一种获取数据接口采样位置的方法，包括下述步骤：
接收至少一个数据信号及与所述至少一个数据信号对应的采样信号，获取所述至少一个数据信号的默认位置；
调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间；
根据所述采样时间及所述至少一个数据信号的默认位置，获取与所述至少一个数据信号对应的数据接口的采样位置。
优选的，所述调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间，包括：
以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间。
优选的，所述以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间，包括：
将所述至少一个数据信号的接收时间以预设步长进行延迟，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的延迟采样临界时刻；
将所述至少一个数据信号的接收时间以预设步长进行提前，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的提前采样临界时刻；
根据所述至少一个数据信号的所述延迟采样临界时刻和所述提前采样临界时刻，获取相应数据信号的所述采样时间。
优选的，所述延迟采样临界时刻为在延迟过程中所述至少一个数据信号不能采样的临界时刻；
所述提前采样临界时刻为在提前过程中所述至少一个数据信号不能采样的临界时刻。
本发明还提供了一种获取数据接口采样位置的系统，包括：
获取单元，用以接收至少一个数据信号及与所述至少一个数据信号对应的采样信号，获取所述至少一个数据信号的默认位置；
调节单元，用以调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间；
处理单元，用以根据所述采样时间及所述至少一个数据信号的默认位置，获取与所述至少一个数据信号对应的数据接口的采样位置。
优选的，所述调节单元用于以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间。
优选的，所述调节单元包括：
延迟模块，用于将所述至少一个数据信号的接收时间以预设步长进行延迟，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的延迟采样临界时刻；
提前模块，用于将所述至少一个数据信号的接收时间以预设步长进行提前，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的提前采样临界时刻；
计算模块，用于根据所述至少一个数据信号的所述延迟采样临界时刻和所述提前采样临界时刻，获取相应数据信号的所述采样时间。
优选的，所述延迟采样临界时刻为在延迟过程中所述至少一个数据信号不能采样的临界时刻；
所述提前采样临界时刻为在提前过程中所述至少一个数据信号不能采样的临界时刻。
本发明还提供了一种计算设备，包括：处理器、存储器以及存储在所述存储器中的计算机程序指令，当所述计算机程序指令被所述处理器执行时实现如上述的获取数据接口采样位置的方法。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序指令，当所述计算机程序指令被处理器执行时实现如上述的获取数据接口采样位置的方法。
上述技术方案的有益效果：
本技术方案中，采用接收端接收至少一个数据信号及与其对应的采样信号，获取至少一个数据信号的默认位置；保持采样信号默认位置不变通过调整数据信号的接收时间，根据采样信号对数据信号进行采样，以获取数据信号的采样时间；基于采样时间及数据信号的默认位置，获取数据信号的采样位置，从而实现获取数据接口对应的实际信号采样位置的目的。
附图说明
图1为本发明所述的获取数据接口采样位置的方法一种实施例的流程图；
图2为本发明中实施例中的第一种数据接口采样位置的示意图；
图3为本发明中实施例中的第二种数据接口采样位置的示意图；
图4为本发明所述获取数据接口采样位置的系统的一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种获取数据接口采样位置的方法，包括下述步骤：
S1.接收至少一个数据信号及与所述至少一个数据信号对应的采样信号，获取所述至少一个数据信号的默认位置及采样信号的默认位置；
需要说明的是，获取数据接口采样位置的方法应用在数据接收端，数据接收端可以是主芯片，DDR内存，或eMMC(全称：Embedded Multi Media Card)。
在实际应用中，获取数据接口采样位置的方法可应用于读操作过程中，由DDR内存将信号发送至主芯片，在主芯片端采用获取数据接口采样位置的方法对数据接口的采样位置进行定位。
获取数据接口采样位置的方法还可应用于写操作过程中，主芯片将信号发送至DDR内存，在DDR内存端采用获取数据接口采样位置的方法对数据接口的采样位置进行定位。
S2.调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间；
在本实施例中，在调整数据信号的接收时间时，保持采样信号的默认位置不变。当数据接口是一组数据接口时，可逐个获取每个数据接口对应的数据信号的采样时间。
作为举例而非限定，对于到达主芯片(如：SOC(全称：System-on-a-Chip)芯片)的读操作而言，由DDR内存将信号发送至主芯片，保持DDR内存发送的DQS(全称：Bi-directional Data Strobe，双向数据控制引脚)信号(即：采样信号)的默认位置不变，调整主芯片对每个数据信号的接收时间，从而获取与DQS信号对应的数据信号的采样时间；
对于到达DDR内存的写操作而言，由主芯片将信号发送至DDR内存，保持主芯片发送的DQS信号(即：采样信号)的默认位置不变，调整DDR内存对每个数据信号的接收时间，从而获取与DQS信号对应的数据信号的采样时间；
对于到达eMMC存储器的写操作而言，由主芯片将信号发送至eMMC存储器，保持主芯片发送的时钟信号CLK(即：采样信号)的默认位置不变，调整eMMC存储器对每个数据信号的接收时间，从而获取与时钟信号对应的数据信号的采样时间；
需要说明的是，采用低速模式或高速模式进行eMMC存储器的写操作过程中，均通过保持时钟信号默认位置不变的方式，调整数据信号的接收时间。
对于到达主芯片的读操作而言，当采用高速模式时，由eMMC存储器将信号发送至主芯片，保持eMMC存储器发送的DS信号(即：采样信号)的默认位置不变，调整主芯片对每个数据信号的接收时间，从而获取与DS信号对应的数据信号的采样时间。
进一步地，以预设步长(step)对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间，具体包括：
S21.将所述至少一个数据信号的接收时间以预设步长进行延迟，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的延迟采样临界时刻；
S22.将所述至少一个数据信号的接收时间以预设步长进行提前，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的提前采样临界时刻；
S23.根据所述至少一个数据信号的所述延迟采样临界时刻和所述提前采样临界时刻，获取相应数据信号的所述采样时间。
其中，所述延迟采样临界时刻为在延迟过程中所述至少一个数据信号不能采样的临界时刻；
所述提前采样临界时刻为在提前过程中所述至少一个数据信号不能采样的临界时刻。
S3.根据所述采样时间及所述至少一个数据信号的默认位置，获取与所述至少一个数据信号对应的数据接口的采样位置。
在本实施例中，采用接收端接收数据组信号及与其对应的采样信号，获取每个数据信号的默认位置；保持采样信号默认位置不变通过调整每个数据信号的接收时间，根据采样信号对每个数据信号进行采样，以获取每个数据信号的采样时间；基于采样时间及每个数据信号的默认位置，获取每个数据信号的采样位置，从而实现获取每个数据接口对应的实际信号采样位置的目的。
作为一个示例，如图2-图3所示，DDR内存的数据接口包括D0-D7，与所述数据接口对应的采样信号为DQS信号。在主芯片的读操作过程中，采用获取数据接口采样位置的方法，由DDR内存将信号发送至主芯片，在主芯片内保持接收到的DQS信号默认位置不变(即：DQS＝0)，首先，在接收端获取数据接口D0的数据信号的默认位置；然后，以数据接口D0的默认位置为基准在接收端对接收的数据信号进行延迟(即：数据接口D0的数据信号由默认位置向右偏移一格，相当于延迟7皮秒(ps))；每次延迟7ps，直至当数据接口D0的数据信号向右偏29个格(延迟203ps，即：延迟采样临界时刻)时，无法采集到数据信号，通信失败，可确定数据接口D0的数据信号的延迟有效时刻是196ps(即：向右偏28个格)；再以默认位置为基准在接收端对接收的数据接口D0的数据信号进行提前(即：数据接口D0的数据信号由默认位置向左偏移一格，相当于提前7ps)，每次提前7ps，直至当数据接口D0的数据信号向左偏19个格(延迟133ps，即：提前采样临界时刻)时，无法采集到数据信号，通信失败，可确定数据接口D0的数据信号的提前有效时刻是126ps(即：向左偏18个格)，可参考图2所示，根据数据接口D0的数据信号的延迟采样临界时刻和提前采样临界时刻，可获取数据接口D0的实际信号采样位置，如图3所示，其中，数据接口D0的左边余量是28个格，右边余量是18个格，从而可知数据接口D0的完整位置。
同理，可获取数据接口D1-D7的实际信号采样位置。
如图4所示，本发明还提供了一种获取数据接口采样位置的系统，包括：获取单元1、调节单元2和处理单元3；其中：
获取单元1，用以接收至少一个数据信号及与所述至少一个数据信号对应的采样信号，获取所述至少一个数据信号的默认位置；
调节单元2，用以调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间；
处理单元3，用以根据所述采样时间及所述至少一个数据信号的默认位置，获取与所述至少一个数据信号对应的数据接口的采样位置。
在本实施例中，采用接收端接收数据组信号及与其对应的采样信号，获取每个数据信号的默认位置；保持采样信号默认位置不变通过调整每个数据信号的接收时间，根据采样信号对每个数据信号进行采样，以获取每个数据信号的采样时间；基于采样时间及每个数据信号的默认位置，获取每个数据信号的采样位置，从而实现获取每个数据接口对应的实际信号采样位置的目的。
在优选的实施例中，所述调节单元2用于以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间。
在优选的实施例中，所述调节单元2可包括：
延迟模块，用于将所述至少一个数据信号的接收时间以预设步长进行延迟，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的延迟采样临界时刻；
提前模块，用于将所述至少一个数据信号的接收时间以预设步长进行提前，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的提前采样临界时刻；
计算模块，用于根据所述至少一个数据信号的所述延迟采样临界时刻和所述提前采样临界时刻，获取相应数据信号的所述采样时间。
进一步地，所述延迟采样临界时刻为在延迟过程中所述至少一个数据信号不能采样的临界时刻；
所述提前采样临界时刻为在提前过程中所述至少一个数据信号不能采样的临界时刻。
本发明还提供了一种计算设备，包括：处理器、存储器以及存储在所述存储器中的计算机程序指令，当所述计算机程序指令被所述处理器执行时实现如上述的获取数据接口采样位置的方法。
其中，处理器可以是一个或多个中央处理器(英文：Central Processing Unit，CPU)。在处理器是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。
存储器可以是但不限于随机存储存储器(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)，可擦除可编程只读存储器(Erasable Programmable ReadOnly Memory，EPROM)、光盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)、硬盘等中的一种或多种。存储器404用于存储程序代码。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计算机程序指令。在计算机上加载或执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机程序指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输)。所述计算机可读取存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序指令，当所述计算机程序指令被处理器执行时实现如上述的获取数据接口采样位置的方法。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种获取数据接口采样位置的方法，其特征在于，包括下述步骤：
接收至少一个数据信号及与所述至少一个数据信号对应的采样信号，获取所述至少一个数据信号的默认位置；
调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间；
根据所述采样时间及所述至少一个数据信号的默认位置，获取与所述至少一个数据信号对应的数据接口的采样位置。
2.根据权利要求1所述的获取数据接口采样位置的方法，其特征在于，所述调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间，包括：
以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间。
3.根据权利要求2所述的获取数据接口采样位置的方法，其特征在于，所述以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间，包括：
将所述至少一个数据信号的接收时间以预设步长进行延迟，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的延迟采样临界时刻；
将所述至少一个数据信号的接收时间以预设步长进行提前，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的提前采样临界时刻；
根据所述至少一个数据信号的所述延迟采样临界时刻和所述提前采样临界时刻，获取相应数据信号的所述采样时间。
4.根据权利要求3所述的获取数据接口采样位置的方法，其特征在于，所述延迟采样临界时刻为在延迟过程中所述至少一个数据信号不能采样的临界时刻；
所述提前采样临界时刻为在提前过程中所述至少一个数据信号不能采样的临界时刻。
5.一种获取数据接口采样位置的系统，其特征在于，包括：
获取单元，用以接收至少一个数据信号及与所述至少一个数据信号对应的采样信号，获取所述至少一个数据信号的默认位置；
调节单元，用以调整所述至少一个数据信号的接收时间，根据所述采样信号对所述至少一个数据信号进行采样，以获取所述至少一个数据信号的采样时间；
处理单元，用以根据所述采样时间及所述至少一个数据信号的默认位置，获取与所述至少一个数据信号对应的数据接口的采样位置。
6.根据权利要求5所述的获取数据接口采样位置的系统，其特征在于，所述调节单元用于以预设步长对所述至少一个数据信号的接收时间进行调整，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的采样时间。
7.根据权利要求6所述的获取数据接口采样位置的系统，其特征在于，所述调节单元包括：
延迟模块，用于将所述至少一个数据信号的接收时间以预设步长进行延迟，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的延迟采样临界时刻；
提前模块，用于将所述至少一个数据信号的接收时间以预设步长进行提前，根据所述采样信号对所述至少一个数据信号进行采样，直至获取所述至少一个数据信号的提前采样临界时刻；
计算模块，用于根据所述至少一个数据信号的所述延迟采样临界时刻和所述提前采样临界时刻，获取相应数据信号的所述采样时间。
8.根据权利要求7所述的获取数据接口采样位置的系统，其特征在于，
所述延迟采样临界时刻为在延迟过程中所述至少一个数据信号不能采样的临界时刻；
所述提前采样临界时刻为在提前过程中所述至少一个数据信号不能采样的临界时刻。
9.一种计算设备，其特征在于，包括：处理器、存储器以及存储在所述存储器中的计算机程序指令，当所述计算机程序指令被所述处理器执行时实现如权利要求1-4中任一项所述的获取数据接口采样位置的方法。
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，当所述计算机程序指令被处理器执行时实现如权利要求1-4中任一项所述的获取数据接口采样位置的方法。
CN201810904943.5A 2018-08-09 2018-08-09 获取数据接口采样位置的方法、系统、设备及介质 Active CN109213707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810904943.5A CN109213707B (zh) 2018-08-09 2018-08-09 获取数据接口采样位置的方法、系统、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810904943.5A CN109213707B (zh) 2018-08-09 2018-08-09 获取数据接口采样位置的方法、系统、设备及介质

Publications (2)

Publication Number Publication Date
CN109213707A true CN109213707A (zh) 2019-01-15
CN109213707B CN109213707B (zh) 2022-07-05

Family

ID=64988515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810904943.5A Active CN109213707B (zh) 2018-08-09 2018-08-09 获取数据接口采样位置的方法、系统、设备及介质

Country Status (1)

Country Link
CN (1) CN109213707B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903803A (zh) * 2019-03-26 2019-06-18 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN110109509A (zh) * 2019-03-27 2019-08-09 北京比特大陆科技有限公司 延迟校正方法、电路、装置、设备及计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015195A2 (en) * 2000-08-14 2002-02-21 Rambus, Inc. Method and apparatus for controlling a read valid window of a synchronous memory device
CN101479802A (zh) * 2006-06-30 2009-07-08 莫塞德技术公司 同步存储器读取数据捕获
CN102347081A (zh) * 2010-07-30 2012-02-08 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
CN105391537A (zh) * 2014-08-25 2016-03-09 联发科技股份有限公司 在电子设备中执行数据采样控制的方法及其装置
US20170092344A1 (en) * 2015-09-30 2017-03-30 Samsung Electronics Co., Ltd. Data processing circuit for controlling sampling point independently and data processing system including the same
CN106850179A (zh) * 2016-12-23 2017-06-13 深圳市紫光同创电子有限公司 一种数据窗口查询方法及电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015195A2 (en) * 2000-08-14 2002-02-21 Rambus, Inc. Method and apparatus for controlling a read valid window of a synchronous memory device
CN101479802A (zh) * 2006-06-30 2009-07-08 莫塞德技术公司 同步存储器读取数据捕获
CN102347081A (zh) * 2010-07-30 2012-02-08 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
CN105391537A (zh) * 2014-08-25 2016-03-09 联发科技股份有限公司 在电子设备中执行数据采样控制的方法及其装置
US20170092344A1 (en) * 2015-09-30 2017-03-30 Samsung Electronics Co., Ltd. Data processing circuit for controlling sampling point independently and data processing system including the same
CN106850179A (zh) * 2016-12-23 2017-06-13 深圳市紫光同创电子有限公司 一种数据窗口查询方法及电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903803A (zh) * 2019-03-26 2019-06-18 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN109903803B (zh) * 2019-03-26 2021-04-27 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN110109509A (zh) * 2019-03-27 2019-08-09 北京比特大陆科技有限公司 延迟校正方法、电路、装置、设备及计算机可读存储介质
CN110109509B (zh) * 2019-03-27 2021-03-02 北京比特大陆科技有限公司 延迟校正方法、电路、装置、设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN109213707B (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
US9563368B2 (en) Embedded multimedia card and method of operating the same
US20150261446A1 (en) Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller
US11537540B2 (en) Memory system design using buffer(s) on a mother board
EP3480702B1 (en) Memory access technology and computer system
CN106776358B (zh) Dimm ssd寻址性能技术
KR101833595B1 (ko) 성능 인식 전력 상한 제한을 구비한 데이터 저장 장치
US8140724B1 (en) SATA pass through port
CN109213707A (zh) 获取数据接口采样位置的方法、系统、设备及介质
KR20150144545A (ko) 메모리 컨트롤러의 작동 방법과 이를 포함하는 장치들의 작동 방법들
US8589607B1 (en) Methods and structure for hardware management of serial advanced technology attachment (SATA) DMA non-zero offsets in a serial attached SCSI (SAS) expander
CN107329929B (zh) 一种基于SoC FPGA的数据传输系统及数据传输方法
CN109408434A (zh) 一种基于fpga的多路高速ad数据采集和存储系统
CN104866432A (zh) 具有绕回-至-连续读取的存储器子系统
CN109478171A (zh) 提高openfabrics环境中的吞吐量
US20220057967A1 (en) System device, and method for memory interface including reconfigurable channel
EP1163569B1 (en) Method and circuit for receiving dual edge clocked data
CN116136748B (zh) 基于FPGA实现的高带宽NVMe SSD读写系统与方法
US20170289006A1 (en) Information generation method, information generation device, and non-transitory recording medium for storing information generation program
EP2220820B1 (en) Usage of persistent information unit pacing protocol in fibre channel communications
EP4040279A1 (en) Method and apparatus for accessing solid state disk
WO2017005009A1 (zh) 外部设备扩展卡及输入输出外部设备的数据处理方法
CN108762679B (zh) 一种在线ddp与离线ddp相结合的方法及其相关装置
KR20170009000A (ko) 메모리 콘트롤러, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법
CN109144818A (zh) 获取数据总线接口稳定性余量的方法及系统
CN115328827B (zh) 基于pcie的存储系统、方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant