CN109471591A - 存储设备及其数据训练方法 - Google Patents

存储设备及其数据训练方法 Download PDF

Info

Publication number
CN109471591A
CN109471591A CN201810916178.9A CN201810916178A CN109471591A CN 109471591 A CN109471591 A CN 109471591A CN 201810916178 A CN201810916178 A CN 201810916178A CN 109471591 A CN109471591 A CN 109471591A
Authority
CN
China
Prior art keywords
data
signal
controller
edge
left edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810916178.9A
Other languages
English (en)
Other versions
CN109471591B (zh
Inventor
李哲承
李忠义
黄淳石
韩奎旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109471591A publication Critical patent/CN109471591A/zh
Application granted granted Critical
Publication of CN109471591B publication Critical patent/CN109471591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

公开了存储设备。该存储设备包括：非易失性存储器设备，其基于数据选通信号和数据信号接收写入数据，并基于数据选通信号和数据信号输出读取数据；以及控制器，执行用于训练非易失性存储器设备以对准数据信号和数据选通信号的训练操作。该控制器检测用于训练操作的数据信号的窗口的左边缘。控制器通过使用数据信号的检测到的左边缘和单位间隔长度信息来确定窗口的中心，或者通过使用检测到的左边缘和单位间隔长度信息来确定用于检测窗口的右边缘的检测操作的起点。

Description

存储设备及其数据训练方法
相关申请引用
本申请根据35U.SC§119要求于2017年9月8日在韩国知识产权局提交的韩国专利申请第10-2017-0115338号的优先权，其全部内容通过引用并入文本。
技术领域
本文中公开的本发明构思的一些示例性实施例涉及半导体设备，并且更具体地涉及用于以高速执行数据训练的存储设备和/或其数据训练方法。
背景技术
数据训练(或DQ训练)是期望的以确保用多个非易失性存储器设备和控制器实施的存储设备中的数据的可靠性。数据训练包括读取训练和写入训练。读取训练是指其中控制器对准从非易失性存储器设备输出的数据Dout的眼图的中心的操作。写入训练是指用于对准要被写入在非易失性存储器设备中的数据Din的眼图的操作。
对于数据训练，控制器可以在各个非易失性存储器件中写入特定模式(pattern)的数据，或者可以从非易失性存储器设备读取特定模式的数据。因为为了在非易失性存储器设备中写入或读取模式数据的目的需要输入命令和地址，所以不可避免地花费输入命令和地址以及输入或输出模式数据的时间和用于AC定时的时间来进行数据训练。
根据对高速大容量存储设备的需求，存储设备被期望以将更多的非易失性存储器设备包括为存储介质并且提供更快的响应特性。在包括大量非易失性存储器设备的存储设备中，期望的是为了在诸如上电的情形中提供快速访问性能的目的而减少打开定时。因此，减少打开定时(例如，用于数据训练花费的时间)的技术是期望的。
发明内容
本发明构思的一些示例性实施例提供了在其中高速数据训练是可能的存储设备和/或其数据训练方法。
根据实施例的一方面，存储设备包括：非易失性存储器设备，被配置为基于数据选通信号和数据信号接收写入数据，并且基于数据选通信号和数据信号输出读取数据；以及控制器，被配置为执行用于训练非易失性存储器设备以对准数据信号和数据选通信号的训练操作，控制器还被配置为检测用于训练操作的数据信号的窗口的左边缘，控制器还被配置为通过使用数据信号的左边缘和单位间隔长度信息确定窗口的中心，或者通过使用检测到的左边缘和单位间隔长度信息来确定用于检测窗口的右边缘的检测操作的起点。
根据实施例的另一方面，用于包括控制器和非易失性存储器设备的存储设备的数据训练方法可以包括：通过控制器执行至少一个第一边缘检测操作以检测数据信号的窗口的左边缘；由控制器基于从控制器的延迟锁定环电路提供的数据信号的单位间隔的长度确定跳跃间隔；由控制器在从左边缘偏移了跳跃间隔的长度的点处执行至少一个第二边缘检测操作以检测窗口的右边缘；以及通过使用检测到的左边缘和右边缘的时间信息(temporal information)由控制器确定窗口的中心以对准数据信号。
根据实施例的另一方面，用于包括控制器和非易失性存储器设备的储存器的数据训练方法可以包括：由控制器执行至少一次检测操作以检测数据信号的窗口的左边缘；由控制器读取来自控制器的延迟锁定环电路的数据信号的单位间隔长度；以及由控制器将检测到的左边缘的位置和单位间隔长度组合以确定数据信号的窗口的中心并将数据信号与其对准。
附图说明
根据参考以下附图的以下描述，本发明构思的上述和其它特征和优点将变得显而易见，其中，除非另外指明，否则贯穿各种附图中的相同的参考标号指代相同的部件，并且其中：
图1是示出根据本发明构思的示例性实施例的存储设备的框图；
图2是示出根据本发明构思的示例性实施例的控制器的框图；
图3是示出图1的非易失性存储器设备的框图；
图4是示出根据本发明构思的示例性实施例的读取训练的框图；
图5是示出根据本发明构思的示例性实施例的检测数据信号的左边缘的操作的视图；
图6是示出根据本发明构思的示例性实施例的检测数据信号的右边缘的操作的视图；
图7是示出根据本发明构思的示例性实施例的存储设备的数据训练方法的流程图；
图8是示出图7的数据训练方法的详细流程图；
图9是用于描述图8的操作S120的详细流程图；
图10是示出根据本发明构思的另一示例性实施例的数据训练方法的视图；
图11是示出根据本发明构思的另一示例性实施例的数据训练方法的流程图；
图12是示出根据本发明构思的示例性实施例的存储器卡系统的框图；
图13是示出根据本发明构思的示例性实施例的包括非易失性存储器系统的固态驱动器的框图；以及
图14是示出根据本发明构思的示例性实施例的使用存储设备的用户系统的框图。
具体实施方式
应该理解的是，前面的一般性描述和下面的详细描述两者都是被作为示例提供的，用于说明而不是用于限制本发明构思的范围。将在本发明构思的公开的示例性实施例中详细表示参考标号，该发明构思的示例在附图中示出。在任何可能的情况下，在附图和说明书中使用相同的附图标号来指代相同或相似的部件。
下面，NAND型闪速存储器设备将被用作为用于描述本发明构思的特征和功能的示例性非易失性存储器设备。本领域技术人员可以根据这里公开的内容容易地理解本发明构思的其他优点和性能。例如，本发明构思的特征可以被应用于诸如相变RAM(phase-changeRAM，PRAM)、磁阻式RAM(magnetoresistive RAM，MRAM)、电阻式RAM(resistive RAM，ReRAM)、铁电RAM(ferroelectric RAM，FRAM)、NOR闪速存储器的其它非易失性存储器设备。这里，本说明书中使用的术语“数据训练”是指搜索和调节数据信号DQ的眼图的中心的操作。术语“左边缘”是指数据信号DQ的眼图的单位间隔(unit interval，UI)的左侧(或时域中的第一时间)的闭合部分。术语“右边缘”是指数据信号DQ的单位间隔UI的右侧(或时域中的稍后的时间)的闭合部分。进一步地，表述“单位间隔UI”可以与术语“数据信号的窗口”互换地使用。
本发明构思可以通过其他示例性实施例来实施或应用。进一步地，在不脱离本发明构思的权利要求、范围和精神以及任何其他目的的情况下，可以根据观点和应用来改变或修改详细描述。以下，将参考附图详细描述本发明构思的一些示例性实施例。
图1是示出根据本发明构思的示例性实施例的存储设备的框图。参照图1，存储设备100包括控制器110和非易失性存储器(nonvolatile memory，NVM)设备120。用于交换数据和信号的信号线130和135被分别提供在控制器110和非易失性存储器设备120之间。
控制器110可以被配置为控制非易失性存储器设备120。例如，控制器110可以根据来自外部或主机的请求将数据写入到非易失性存储设备120中。进一步地，控制器110可以根据来自外部或主机的请求读取存储在非易失性存储器设备120中的数据。控制器110可以向非易失性存储器设备120提供命令、地址和/或控制信号以访问非易失性存储器设备120。响应于来自主机的请求，控制器110可以访问非易失性存储器设备120以读取数据。控制器110可以经由信号线130与非易失性存储器设备120交换数据选通信号DQS。控制器110可以经由信号线135与非易失性存储器设备120交换数据选通信号DQS。
控制器110可以在存储设备100(例如，启动和/或初始化)的特定情形下执行非易失性存储器设备120的数据训练(或者可替换地被称为“DQ训练”)。控制器110可以通过数据训练来提高与非易失性存储器设备120的数据交换的可靠性。例如，控制器110可以在各种条件下在非易失性存储器设备120中写入或读取训练模式以检测数据信号DQ的窗口中心。为了对准数据信号DQ的检测窗口中心，控制器110可以调节延迟锁定环(delay lockedloop，DLL)或锁相环(phase locked loop，PLL)的偏移值。
例如，在数据训练中，本发明构思的控制器110可以减少或最小化对非易失性存储器件120进行访问的次数。对于写入训练，控制器110可以将训练模式提供给非易失性存储器设备120并且可以从中读取写入的训练模式。对于读取训练，控制器110可以读取存储在非易失性存储器设备120中的训练模式。控制器110可以将读取的数据与参考模式进行比较，并根据比较结果确定眼图(或窗)的中心位置。访问用于数据训练的非易失性存储器设备120和比较访问结果(例如，比较读取模式和参考模式)的操作可以被统称为检测步骤，其是数据训练的最小单位。
例如，在用于数据训练的至少一个单位间隔UI期间可以运行许多检测步骤。例如，在单位间隔UI的长度是1000ps并且一个检测步骤期望的时间是10ps的情况下，可以执行检测步骤至少100次以检测至少一个单位间隔1UI或者数据信号的窗口中心。如果数据训练方案被应用于存储设备100，则在大量非易失性存储器设备被训练的情形下，存储设备100的打开定时会不可避免地变长。
控制器110可以通过使用单位间隔长度信息112来减少用于检测数据信号DQ的中心或边缘的检测步骤的数量。例如，在检测到数据信号的左边缘LE之后，控制器110可以跳过检测步骤直到被估计为数据信号的右边缘RE的点的附近被定位为止。为此，控制器110可以参考单位间隔长度信息112来确定要跳过的检测步骤的数量。之后，控制器110可以在右边缘RE的附近运行检测步骤。这里，可以从例如延迟锁定环(DLL)电路提供单位间隔长度信息112。
通过本发明构思的数据训练方式可以跳过大量的检测步骤。因此，在启动(boot)包括大量非易失性存储器设备的存储设备100时，数据训练期望的时间可以被大量地减少，并且因此本发明构思的存储设备100可以被相对快速地访问。
非易失性存储器件120可以在控制器110的控制下存储数据。非易失性存储器设备120可以在控制器110的控制下将存储在其中的数据发送到控制器110。在写入操作中，根据从控制器110提供的数据选通信号DQS，非易失性存储器设备120可以接收数据信号DQ。在读取操作中，非易失性存储器设备120可以响应于读取使能信号/RE将数据选通信号DQS和数据信号DQ输出到控制器110。
信号线130和135可以包括用于交换数据选通信号DQS的信号线130和用于交换数据信号DQ的信号线135。信号线130可以将非易失性存储器设备120的数据选通信号(DQS)引脚与控制器110电连接。信号线135可以将非易失性存储器设备120的数据输入/输出引脚DQn(n是自然数)与控制器110电连接。根据信号线130和135的电特性，需要在写入操作或读取操作中对准数据信号DQ。用于检测数据信号DQ的中心并调节采样点的、在控制器110中执行的操作是指数据训练。
上面已经简要描述了能够减少在数据训练(或DQ训练)操作中确定数据信号DQ的窗口或眼图的中心花费的时间的存储设备100。本发明构思的控制器110可以通过使用数据信号DQ的单位间隔长度信息112来减少用于检测边缘模式的边缘的检测步骤的数量。因此，在启动存储器设备100时数据训练期望的时间可以大量地减少。
图2是示出根据本发明构思的示例性实施例的控制器的框图。参照图2，控制器110包括处理器111、训练管理器113、主机接口115、缓冲器117和闪存接口119。然而，可以很好地理解的是，控制器110的组件不限于上述组件。例如，控制器110还可以包括例如存储用于初始启动操作的代码数据的只读存储器(read only memory，ROM)或工作存储器。
处理器111可以包括中央处理单元或微处理器。处理器111可以处理在控制器110中执行的总体控制操作。处理器111可以被配置为运行用于操作控制器110的固件或软件。
训练管理器113可以在存储设备100的特定情形(例如，启动)下执行用于与非易失性存储器设备120通信的数据训练(或DQ训练)。在读取训练或者写入训练中，训练管理器113可以访问非易失性存储器设备120以检测数据信号DQ的窗口的边缘LE和RE中的至少一个。为了检测数据信号(DQ)窗口的边缘LE和RE，训练管理器113可以访问非易失性存储器件120，并且可以通过使用访问结果来执行用于确定是否检测到(多个)边缘的检测步骤。训练管理器113执行多个检测步骤以确定数据信号(DQ)窗口的中心。为了对准确定的数据信号的中心，训练管理器113可以调节延迟锁定环(DLL)或锁相环(PLL)的偏移值。
例如，为了减少或最小化要被应用于检测数据信号DQ的边缘LE和RE的检测步骤的数量，训练管理器113可以从延迟锁定环电路118读取单位间隔长度信息。如果检测到数据信号DQ的左边缘LE，则训练管理器113将检测步骤跳到估计为在右边缘RE所在的点或估计点附近。在这种情况下，可以通过使用单位间隔长度信息来确定与跳过的检测步骤的数量相对应的跳跃间隔SI的幅度。因此，检测右边缘RE需要的检测步骤的数量可以被减少或最小化。训练管理器113可以通过使用检测到的边缘LE和RE来确定数据信号DQ的中心。
在另一示例性实施例中，如果检测到数据信号DQ的左边缘LE，则训练管理器113可以在不检测右边缘RE的情况下确定数据信号DQ的中心。例如，训练管理器113可以通过将单位间隔长度UI的一半0.5UI添加到检测到的左边缘LE来确定数据信号DQ的中心。将参考附图详细描述以上示例性实施例。
训练管理器113可以参考确定的数据信号DQ的中心以适当的或最佳的定时偏移值来设置被包括在闪存接口119中的延迟锁定环DLL或锁相环PLL。训练管理器113可以用硬件来实施，但是可以很好理解的是以被加载在工作存储器上的固件的形式提供训练管理器113。
主机接口115可以在主机和控制器110之间提供接口。主机和控制器110可以通过各种标准化接口中的至少一个被连接。这里，标准化接口可以包括诸如高级技术附件(advanced technology attachment，ATA)、串行ATA(serial ATA，SATA)、外部SATA(external SATA，e-SATA)、迷你SATA(mini SATA，mSATA)、小型计算机小型接口(smallcomputer small interface，SCSI)、串行连接SCSI(a serial attached SCSI，SAS)、外围组件互连(peripheral component interconnection，PCI)、PCI快速(PCI Express，PCI-E)、通用串行总线(universal serial bus，USB)、IEEE 1394、通用闪速存储(universalflash store，UFS)和卡接口的各种接口方式。
缓冲器117可以暂时存储通过主机接口115和闪存接口119交换的数据。进一步地，缓冲器117可以存储在读取训练操作或写入训练操作中从非易失性存储器设备120发送的训练模式。
闪存接口119可以在控制器110与非易失性存储器设备120之间提供接口。例如，由处理器111处理的数据可以通过闪存接口119被传输到非易失性存储器设备120。作为另一示例，存储在非易失性存储设备120中的数据可以通过闪存接口119被读取。
闪存接口119可以包括用于与非易失性存储器设备120交换数据信号DQ的时钟电路。例如，闪存接口119可以包括延迟锁定环电路118。可以通过调节延迟锁定环电路118的定时偏移对准从非易失性存储器设备120发送的数据信号(DQ)的窗口的中心。在数据训练操作中，延迟锁定环电路118可以向训练管理器113提供对应于每个数据线的单位间隔长度信息。从延迟锁定环电路118提供的单位间隔长度信息可以提供数据信号的所有单位间隔长度信息，该数据信号被提供到多个通道。进一步地，延迟锁定环电路118可以提供具有相对高的可靠性的单位间隔长度信息，该单位间隔长度信息根据存储设备100的处理、电压和温度来设置。
上面解释了控制器110的示例性组件。本发明构思的控制器110可以在数据训练操作中大量地减少用于检测数据信号DQ的中心的检测步骤的数量。控制器110可以通过使用存储在延迟锁定环电路118中的数据信号DQ的单位间隔长度信息112来减少用于检测数据信号DQ的边缘的检测步骤的数量。因此，执行数据训练操作花费的时间可以被大量地减少。
图3是示出图1的非易失性存储器设备的框图。参照图3，非易失性存储器设备120可以包括单元阵列121、行解码器122、页面缓冲器123、输入/输出电路124、控制逻辑125和电压发生器126。
单元阵列121可以通过字线WL和/或选择线SSL和GSL被连接到行解码器122。单元阵列121可以通过位线BL被连接到页面缓冲器123。单元阵列121可以包括以NAND型形成的多个单元串。单元串可以构成存储器块BLK。这里，每个单元串的通道可以沿垂直或水平方向形成。被包括在单元阵列121中的存储器单元可以通过被提供给字线和位线的电压来编程。
在示例性实施例中，单元阵列121可以用三维(three dimensional，3D)存储器阵列来实施。可以以存储器单元阵列的一个或多个物理层级单片地形成三维存储器阵列，该存储器单元阵列具有被布置在硅衬底上的有源区以及与存储器单元的操作相关的电路。与存储器单元的操作相关的电路可以位于衬底中或衬底上。术语“单片”是指阵列的每个层级的层被直接沉积在阵列的每个下层级的层上。
行解码器122可以响应于地址ADD来选择单元阵列121的存储器块中的一个。行解码器122可以选择被选择的存储器块的字线中的一个。行解码器122可以将来自电压发生器126的字线电压VWL传输到选择的字线。
页面缓冲器123可以在编程操作中操作为写入驱动器并且在读取操作中操作为感测放大器。在编程操作中，页面缓冲器123可以将对应于待编程数据的位线电压供应给单元阵列121的位线。在读取操作中，页面缓冲器123可以通过位线感测存储在选择的存储器单元中的数据。页面缓冲器123可以锁存感测的数据并将锁存的数据输出到输入/输出电路124。本发明构思的页面缓冲器123可以被用作在数据训练操作中存储训练模式的先入先出(first-infirst-out，FIFO)缓冲器。也就是说，在写入训练操作中，训练模式可以在被存储在页面缓冲器123中之后被输出，而不将训练模式存储在单元阵列121中。
输入/输出电路124可以将在编程操作中接收到的写入数据发送到页面缓冲器123。在读取操作中输入/输出电路124可以将从页面缓冲器123提供的数据输出到外部。输入/输出电路124可以将接收到的地址ADD或接收到的命令发送到行解码器122或控制逻辑125。
响应于从外部发送的命令和控制信号/CE、/RE、/WE和/或DQS，控制逻辑125可以控制页面缓冲器123和电压发生器126。响应于从控制器110提供的访问命令，控制逻辑125可以控制页面缓冲器123和输入/输出电路124，使得在一个检测步骤期间接收数据或输出特定模式的数据。数据训练操作可以等同地应用于写入训练和读取训练。
在控制逻辑125的控制下，电压发生器126可以生成要被供应给字线的各种字线电压VWL以及要被供应给其中形成存储器单元的块(例如，阱区)的电压。要供应给字线的字线电压包括编程电压Vpgm(未示出)、通过电压Vpass(未示出)、选择和非选择读取电压Vrd和Vread(未示出)等。
图4是示出根据本发明构思的示例性实施例的读取训练的框图。参照图4，在读取训练中，闪存接口119(参照图2)可以调节从非易失性存储器设备120提供的数据信号DQ0至DQ7的适当的或最佳采样点。
响应于读取使能信号/RE，非易失性存储器设备120可以将数据选通信号DQS(未示出)和数据信号DQ0至DQ7发送到闪存接口119。响应于时钟信号CK，非易失性存储器设备120的发送锁存器T0至T7可以将数据D0至D7发送到闪存接口119。这里，数据D0至D7可以构成训练模式。时钟信号CK可以通过使用从闪存接口119发送的读取使能信号/RE来生成。在这种情况下，非易失性存储器设备120可以将对准形式的数据信号DQ0至DQ7发送到闪存接口119。如图4中所示，发送锁存器T0到T7可以分别发送被对准而具有相同的边缘或中心的眼图EP的数据信号DQ0到DQ7。
闪存接口119的接收锁存器R0至R7可以采样从非易失性存储器设备120发送的数据信号DQ0至DQ7。非易失性存储器设备120可以输出例如中心对准的眼图EP的数据信号DQ0至DQ7。然而，由于各种因素，被发送到闪存接口119的数据信号DQ0到DQ7可能对于各个数据线具有不同的延迟。读取训练指的是调节从非易失性存储器设备120提供的数据信号DQ0至DQ7的采样点。
然而，可以首先执行检测数据信号DQ0到DQ7中的每一个的中心的操作，以将数据信号DQ0到DQ7的采样点调节到中心。然而，可能需要检测数据信号DQ0至DQ7中的每一个的左边缘LE或右边缘RE以检测数据信号DQ0至DQ7的中的每一个的中心。如果检测到数据信号DQ0至DQ7中的每一个的左边缘LE和右边缘RE，则可以将每个数据信号的检测到的左边缘LE和右边缘RE之间的中点确定为每个数据信号的中心。然而，为了在检测到左边缘LE之后检测右边缘RE，需要连续地执行相当多的检测步骤，并且因此可能花费相对长的时间。
如果检测到左边缘LE，则本发明构思的闪存接口119通过使用延迟锁定环电路118的单位间隔长度信息将检测步骤跳到估计为右边缘RE所在的点。因此，即使用于访问非易失性存储器设备120的检测步骤的数量被大量地减少，也可以适当地检测数据信号DQ的右边缘RE。在另一示例性实施例中，如果检测到左边缘LE，则本发明构思的闪存接口119终止用于检测边缘的检测步骤。闪存接口119可以通过将单位间隔长度信息的一半0.5UI添加到检测到的左边缘LE来确定数据信号DQ的中心。
根据本发明构思的训练方法，检测右边缘RE期望的检测步骤的数量可以大量地减少。在另一示例性实施例中，即使仅检测到左边缘LE，数据信号DQ的中心也可以在没有检测到右边缘RE的情况下被适当地被确定。因此，通过本发明构思的数据训练方式的数据训练所花费的时间可以被大量地减少。
写入训练操作指的是用于调节要从闪存接口119发送的数据的写入定时偏移的操作。除了被输入到非易失性存储器设备120的数据信号DQ被对准之外，写入训练操作类似于读取训练操作。因此，这里将不重复写入训练操作的详细描述。
图5是示出根据本发明构思的实施例的检测数据信号DQ的左边缘LE的操作的视图。参照图5，在读取训练中，控制器110为了检测数据信号DQ的左边缘LE的目的而执行多个检测步骤。
首先，控制器110可以确定起点以检测数据信号DQ的左边缘LE。因为从非易失性存储器设备120输出的数据选通信号DQS是基于读取使能信号/RE而生成的，所以可以参考从控制器110发送到非易失性存储器设备120的读取使能信号/RE的转变点来确定起点。
如果确定了检测步骤的起点，则检测步骤的第一步骤Step_1开始。控制器110可以向非易失性存储器设备120提供命令和地址序列以便输出特定模式的数据。这里，特定模式是指例如为了比较数据信号DQ的逻辑值而提前确定的训练模式。如果控制器110触发(toggle)读取使能信号/RE，则非易失性存储器设备120可以输出数据选通信号DQS和数据信号DQ。
在第一步骤Step_1中的数据选通信号DQS的上升边缘可以相对于单位间隔UI的左边缘LE提前多个步长间隔kΔt(k是自然数)。控制器110比较通过数据信号DQ发送的读取数据和例如提前确定的参考模式。控制器110可以通过使用比较结果来确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的左边缘LE。如果确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不匹配，则控制器110可以跟着第一步骤Step_1之后执行第二步骤Step_2。
为了执行第二步骤Step_2，控制器110可以将命令和地址发送到非易失性存储器设备120。如果控制器110触发读取使能信号/RE，则非易失性存储器设备120可以通过数据选通信号DQS和数据信号DQ输出特定模式的数据。控制器110可以比较发送的数据和参考模式以确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的左边缘LE。如果在第二检测步骤Step_2中确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不匹配，则控制器110可以跟着第二步骤Step_2之后执行第三步骤Step_3。
检测步骤当中的第三步骤Step_3可以以与第二步骤Step_2相同的方式执行。在示例性实施例中，假设在第四步骤Step_4中检测到左边缘LE。根据该假设，用于检测左边缘LE的第三步骤Step_3的执行结果可以指示从非易失性存储器设备120读取的数据不是与左边缘LE相对应的值。为此，可以执行第四步骤Step_4。作为检测步骤的第四步骤Step_4的执行结果，控制器110可以确定检测到左边缘LE。在这种情况下，用于检测左边缘LE的检测步骤结束。
在根据本发明构思的示例性实施例的数据训练方法中，如果检测到数据信号DQ的左边缘LE，则可以在检测到左边缘LE的时间点处暂时中止检测步骤的行进。在这种情况下，控制器110可以从延迟锁定环电路118提取单位间隔长度信息。从左边缘LE到右边缘RE的检测起点的检测步骤可以被跳过。将参考图6详细描述该操作。
图6是示出根据本发明构思的示例性实施例的检测数据信号DQ的右边缘RE的操作的视图。参照图6，在读取训练中，如果检测到数据信号DQ的左边缘LE，则控制器110可以将检测步骤跳转到估计右边缘RE存在时的位置。跳转的步骤的数量可以通过使用单位间隔长度信息来确定。
假设在第n步骤Step_n检测到左边缘LE，则下一个检测步骤Step_n+1在偏移多达跳过间隔(skip interval，SI)的位置处开始。可以通过使用从延迟锁定环电路118提供的单位间隔长度信息来确定跳过间隔SI。也就是说，跳过间隔SI的长度可以设置为与单位间隔UI的长度相对应或者小于单位间隔UI的长度的幅度。在跳过间隔SI的长度被设置为比单位间隔UI的长度更短的情况下，第(n+1)步骤Step_n+1可以在相对于右边缘RE的至少一个步长间隔之前被执行。
在第(n+1)步骤Step_n+1中，控制器110可以将命令和地址发送到非易失性存储器设备120以检测右边缘RE。如果控制器110触发读取使能信号/RE，则非易失性存储器设备120可以输出数据选通信号DQS和数据信号DQ。在第(n+1)步骤Step_n+1中的数据选通信号DQS的上升边缘可以相对于右边缘RE提前多个步长间隔mΔt(m是自然数)。也就是说，第(n+1)步骤Step_n+1的执行点可以被确定为具有多达例如(UI-SI)的时间的余量。
在第(n+1)步骤Step_n+1中被读取的数据可以与预先确定的(或可替换地，期望的)参考模式进行比较。控制器110可以通过使用比较结果来确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的右边缘RE。如果确定数据选通信号DQS的上升边缘与数据信号DQ的右边缘RE不匹配，则控制器110可以执行下一个第(n+2)步骤Step_n+2。
为了执行第(n+2)步骤Step_n+2，控制器110可以将命令和地址发送到非易失性存储器设备120。如果控制器110触发读取使能信号/RE，则非易失性存储器设备120可以通过数据选通信号DQS和数据信号DQ输出特定模式的数据。控制器110可以比较所发送的数据和预先确定的(或者可替换地，期望的)特定模式，以确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的右边缘RE。如果在第(n+2)步骤Step_n+2中确定数据选通信号DQS的上升边缘与数据信号DQ的右边缘RE不匹配，则控制器110可以执行第(n+3)步骤Step_n+3。
检测步骤当中的第(n+3)步骤Step_n+3可以以与第(n+2)步骤Step_n+2相同的方式被执行。在示例性实施例中，假定在第(n+4)步骤Step_n+4中检测到右边缘RE。根据该假设，用于检测右边缘RE的第(n+3)步骤Step_n+3的执行结果可以指示从非易失性存储器设备120读取的数据不是与右边缘RE相对应的值。然后，可以执行第(n+4)个步骤Step_n+4。作为第(n+4)步骤Step_n+4的执行结果，控制器110可以确定从非易失性存储器设备120读取的数据对应于右边缘RE。在这种情况下，用于检测右边缘RE的检测步骤结束。
如果检测到数据信号DQ的右边缘RE，则控制器110可以将左边缘LE和右边缘RE的中间确定为数据信号DQ的中心。如果检测到数据信号DQ的中心，则控制器110可以将数据信号DQ的采样点对准中心并且可以完成上述读取训练。
根据参考图5和图6描述的数据训练方法，在数据信号DQ的单位间隔UI期间不是所有的检测步骤都需要被应用来检测数据信号DQ的右边缘RE。如果检测到左边缘LE，则控制器110可以从延迟锁定环电路118(参考图2)读取单位间隔长度信息，以将检测步骤跳转到右边缘RE的附近。根据本发明构思的训练方法，因此可以减少或最小化检测右边缘RE需要的检测步骤的数量。存储设备100的数据训练和打开定时花费的时间会减少，因为大量地减少了用于检测的右边缘RE花费的时间。
图7是示出根据本发明构思的示例性实施例的存储设备的数据训练方法的流程图。参照图7，本发明构思的存储设备100可以减少用以检测数据信号DQ的右边缘RE的检测步骤的数量。
在操作S10中，控制器110可以执行至少一个检测步骤以检测数据信号(DQ)窗口的左边缘LE。数据信号窗口可以对应于例如数据信号的眼图的一个单位间隔UI。
在操作S20中，响应于检测数据信号窗口的左边缘LE，控制器110可以从延迟锁定环路电路118提取单位间隔长度信息。控制器110可以基于提取的单元间隔长度信息来计算跳过间隔SI。跳过间隔SI可以与检测右边缘RE期望的跳过的检测步骤的数量或者与跳过的检测步骤的数量相对应的时间信息相对应。
在操作S30中，控制器110可以在从左边缘LE偏移多达例如跳过间隔SI的长度的点处执行用于检测数据信号窗口的右边缘RE的检测步骤。在通过检测步骤的执行读取的数据与参考模式一致的情况下，控制器110可以将当前检测点确定为右边缘RE。
在操作S40中，控制器110可以通过使用检测到的左边缘LE和右边缘RE的时间信息来确定数据信号窗口的中心。例如，控制器110可以将左边缘LE和右边缘RE之间的中间确定为数据信号窗口的中心。之后，尽管在图7中未示出，但是控制器110可以在将采样点或发送点调节到数据信号窗口的中心之后完成数据训练处理。
如上所述，如果检测到数据信号DQ的左边缘LE，则可以跳过检测步骤，直到使用单位间隔长度信息估计右边缘RE存在时的点。如果在从估计为右边缘RE存在的点再次执行检测步骤之后检测到右边缘RE，则处理可以结束。根据训练方法，检测右边缘RE需要的检测步骤的数量可以被大量地减少。
图8是示出图7的数据训练方法的详细流程图。参照图8，本发明构思的存储设备100可以减少或最小化检测数据信号DQ的右边缘RE需要的时间。
在操作S110中，控制器110可以确定用于检测数据信号DQ的左边缘LE的检测步骤的起点。控制器110可以为每个数据线确定检测步骤的起点。控制器110可以参考延迟锁定环电路118中提供的偏移或通过使用非易失性存储器设备120的初始设置值来确定检测步骤的起点。然而，可以很好理解的是，确定检测步骤的起点的方法不限于本公开。
在操作S120中，控制器110可以访问非易失性存储器设备120以检测数据信号DQ的左边缘LE。控制器110可以将命令和地址发送到非易失性存储器设备120并且触发读取使能信号/RE。响应于读取使能信号/RE的触发，非易失性存储器设备120可以输出数据信号DQ和数据选通信号DQS。控制器110可以比较通过数据信号DQ发送的读取数据和存储的参考模式。
在操作S130中，控制器110可以通过使用比较结果来确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的左边缘LE。如果确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不匹配(否)，则过程可以前进到操作S135。如果确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE匹配(是)，则过程可以前进到操作S140。
在操作S135中，控制器110可以增加步骤计数以执行用于检测数据信号DQ的左边缘LE的下一检测步骤。例如，在第一步骤Step_1中检测左边缘LE失败的情况下，在操作S135中，为了执行第二步骤Step_2的目的，控制器110可以将步骤数计数增加到“2”。在执行操作S135之后，过程可以前进到操作S120以执行第二步骤Step_2的检测步骤。
如果检测到数据信号DQ的左边缘LE，则在操作S140中，控制器110可以读取单位间隔长度信息。例如，控制器110可以从延迟锁定环电路118(参考图2)读取作为延迟链的大小信息的单位间隔长度信息。然而，本领域技术人员可以很好地理解，从其获得单位间隔长度信息的目标不限于延迟锁定环电路118。
在操作S150中，控制器110可以通过使用单位间隔长度信息来确定在数据信号DQ的窗口上存在右边缘RE时预测的位置。也就是说，控制器110可以通过使用单位间隔长度信息根据检测到的左边缘LE来确定用于跳过检测步骤的跳过间隔SI。跳过间隔SI可以被设置为与单位间隔UI的长度相同或者比单位间隔UI的长度更短。为了以相对高的可靠性检测右边缘RE，可以将跳过间隔SI的长度设置为比单位间隔UI的长度更短。控制器110可以基于跳过间隔SI来确定用于检测右边缘RE的起点。
在操作S160中，控制器110可以在从左边缘LE偏移了多达跳过间隔SI的点处开始用于检测右边缘RE的检测步骤。控制器110可以向非易失性存储器设备120发送命令和地址以在偏移的点处检测右边缘RE。如果控制器110触发读取使能信号/RE，则非易失性存储器设备120可以输出数据选通信号DQS和数据信号DQ。
在操作S170中，控制器110可以比较通过数据信号DQ发送的数据和存储的参考模式。控制器110可以通过使用比较结果来确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的右边缘RE。如果确定数据选通信号DQS的上升边缘与数据信号DQ的右边缘RE不匹配(否)，则过程可以前进到操作S175。如果确定数据选通信号DQS的上升边缘与数据信号DQ的右边缘RE匹配(是)，则过程可以前进到操作S180。
在操作S175中，控制器110可以增加步骤计数以执行用于检测数据信号DQ的右边缘RE的下一检测步骤。在执行操作S175之后，过程可以前进到操作S160用以执行附加的检测步骤。
在操作S180中，控制器110可以将检测到的左边缘LE和右边缘RE之间的中点确定为数据信号DQ的中心。如果检测到数据信号DQ的中心，则控制器110可以调节延迟锁定环电路118的偏移值，以将数据信号DQ的采样点对准所确定的中心。之后，控制器110可以完成上述读取训练。
如上所述，如果检测到数据信号DQ的左边缘LE，则可以使用单位间隔长度信息跳过检测步骤直到在右边缘RE存在时估计的点。如果从在右边缘RE存在并且检测到右边缘RE时估计的点执行检测步骤，则处理可以结束。根据训练方法，检测右边缘RE所需的检测步骤的数量可以被大量地减少。
图9是用于描述图8的操作S120的详细流程图。参考图9，控制器110可以向非易失性存储器设备120提供命令和地址以执行用于检测左边缘LE的一个检测步骤。控制器110可以比较输出模式数据和参考模式以检测左边缘LE。
在操作S121中，控制器110可以将命令和地址发送到非易失性存储器设备120以检测右边缘RE。例如，控制器110可以提供读取命令和模式地址，使得从非易失性存储器设备120输出提供来用于训练的模式数据。非易失性存储器设备120可以存储与发送锁存器(例如，图4的T0至T7)中的模式地址相对应的模式数据。
在操作S123中，如果控制器110触发读取使能信号/RE，则非易失性存储器设备120可以输出数据选通信号DQS和数据信号DQ。非易失性存储器件120可以参考读使能信号/RE输出数据选通信号DQS。
在操作S125中，控制器110可以将接收到的模式数据与参考模式进行比较。如果数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE一致，则接收到的模式数据和参考模式可以被识别为相同的数据。然而，如果数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不一致，则接收到的模式数据和参考模式可以彼此不同。
在操作S127中，控制器110可以通过使用接收到的模式数据和参考模式的比较结果来确定数据选通信号DQS的上升边缘是否与数据信号DQ的左边缘LE一致。如果接收到的模式数据和参考模式彼此一致，则控制器110可以确定检测到数据信号DQ的左边缘LE。
上面描述了用于检测左边缘LE的一个检测步骤。然而，本领域技术人员可以很好地理解，可以根据基本相同的过程来执行用于检测右边缘RE的检测步骤。
图10是示出根据本发明构思的另一示例性实施例的数据训练方法的视图。参照图10，一旦在读取训练中检测到数据信号DQ的左边缘LE，控制器110就可以确定数据信号DQ的中心而不执行附加的检测步骤。
首先，控制器110可以确定起点以检测数据信号DQ的左边缘LE。控制器110可以指的是确定靠近左边缘LE的点作为检测步骤的起点各种参数。例如，控制器110可以参考数据信号DQ的延迟链的设置值来确定检测步骤的起点。
如果确定了起点，则控制器110可以执行检测步骤的第一步骤Step_1。控制器110可以向非易失性存储器设备120提供命令和模式地址，以便输出特定模式的数据。这里，特定模式是指例如用于比较数据信号DQ的逻辑值而提前确定的训练模式。如果控制器110触发跟着命令和模式地址之后的读取使能信号/RE，则非易失性存储器设备120可以输出数据选通信号DQS和数据信号DQ。
控制器110可以比较通过数据信号DQ发送的模式数据和参考模式。控制器110可以通过使用比较结果来确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的左边缘LE。如果确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不匹配，则控制器110可以跟着第一步骤Step_1之后执行第二步骤Step_2。
为了执行第二步骤Step_2，控制器110可以将命令和模式地址发送到非易失性存储器设备120。如果控制器110触发读取使能信号/RE，则非易失性存储器设备120可以输出数据选通信号DQS和数据信号DQ。控制器110可以比较发送的模式数据和预先确定的(或者可替换地，期望的)参考模式，以确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的左边缘LE。如果在第二检测步骤Step_2中确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不匹配，则控制器110可以跟着第二步骤Step_2之后执行第三步骤Step_3。
检测步骤当中的第三步骤Step_3可以以与第二步骤Step_2相同的方式执行。在示例性实施例中，假设在第四步骤Step_4中检测到左边缘LE。根据该假设，用于检测左边缘LE的第三步骤Step_3的执行结果可以指示从非易失性存储器设备120读取的数据不是与左边缘LE相对应的值。然后，可以执行第四步骤Step4。作为第四步骤Step4的执行结果，控制器110可以确定从非易失性存储器设备120读取的数据对应于左边缘LE。如果检测到左边缘LE，则在该示例性实施例中可以结束检测步骤的执行。进一步地，在该示例性实施例中，可以不执行用于检测右边缘RE的检测步骤。
如果检测到左边缘LE，则控制器110可以从例如延迟锁定环电路118提取单位间隔长度信息。控制器110可以将单位间隔长度UI的一半0.5UI添加到检测到的左边缘LE以确定数据信号DQ的中心。在该示例性实施例中，控制器110可以仅检测左边缘LE以确定数据信号DQ的中心。因此，可以大量地减少针对数据训练对非易失性存储器设备120进行访问的次数。换句话说，执行数据训练操作需要的时间可以被大量地减少。
图11是示出根据本发明构思的另一示例性实施例的数据训练方法的流程图。参照图11，存储设备100可以仅检测数据信号DQ的左边缘LE以确定数据信号DQ的中心。
在操作S210中，控制器110可以确定用于检测数据信号DQ的左边缘LE的检测步骤的起点。控制器110可以针对每个数据线确定检测步骤的起点。控制器110可以参考延迟锁定环电路118中提供的偏移或者通过使用非易失性存储器设备120的初始设置值来确定检测步骤的起点。
在操作S220中，控制器110可以访问非易失性存储器设备120以检测数据信号DQ的左边缘LE。控制器110可以将命令和地址发送到非易失性存储器设备120并且触发读取使能信号/RE。响应于读取使能信号/RE的触发，非易失性存储器设备120可以输出数据信号DQ和数据选通信号DQS。控制器110可以比较通过数据信号DQ发送的模式数据和参考模式。
在操作S230中，控制器110可以通过使用比较结果来确定数据选通信号DQS的上升边缘是否对应于数据信号DQ的左边缘LE。如果确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE不匹配(否)，则过程可以前进到操作S235。如果确定数据选通信号DQS的上升边缘与数据信号DQ的左边缘LE匹配(是)，则过程可以前进到操作S240。
在操作S235中，控制器110可以增加步骤计数以执行用于检测数据信号DQ的左边缘LE的下一检测步骤。例如，在第一步骤Step_1中检测左边缘LE失败的情况下，在操作S235中，为了执行第二步骤Step_2的目的，控制器110可以将步骤计数增加到“2”。在执行操作S235后，过程可以返回到操作S220以执行第二步骤Step_2的检测步骤。
如果检测到数据信号DQ的左边缘LE，则在操作S240中，控制器110可以读取单位间隔长度信息。例如，控制器110可以从延迟锁定环电路118(参考图2)读取作为延迟链的大小信息的单位间隔长度信息。然而，本领域技术人员可以很好地理解的是，从其中读取单位间隔长度信息的源不限于延迟锁定环电路118。
在操作S250中，控制器110可以通过使用单位间隔长度信息来计算数据信号DQ的中心的位置。例如，如果检测到左边缘LE，则控制器110可以将单位间隔UI的一半0.5UI添加到左边缘LE以计算中心的位置。在这种情况下，控制器110可以仅检测左边缘LE以确定数据信号DQ的中心。因此，可以大量地减少针对数据训练对非易失性存储器设备120进行访问的次数。换句话说，执行数据训练操作需要的时间可以被大量地减少。
上述方法的各种操作可以通过能够执行操作的任何合适的工具(诸如(多个)各种硬件和/或软件组件、电路和/或(多个)模块)来执行。
该软件可以包括用于实施逻辑功能的可执行的指令的有序列表，并且可以被体现在由指令执行系统、装置或设备(诸如单个或多个核心处理器或包含处理器的系统)使用或与指令执行系统、装置或设备(诸如单个或多个核心处理器或包含处理器的系统)结合使用的任何“处理器可读介质”中。
结合在本文中公开的示例性实施例描述的方法或算法和功能的块或步骤可以被直接体现在硬件中、由处理器运行的软件模块中或两个的组合中。如果以软件实施，则可以将功能作为一个或多个指令或代码在有形的、非瞬态计算机可读介质上存储或者通过其发送。软件模块可以驻留在随机存取存储器(RAM)、闪速存储器、只读存储器(Read OnlyMemory，ROM)、电可编程ROM(Electrically Programmable ROM，EPROM)、电可擦除可编程ROM(Electrically Erasable Programmable ROM，EEPROM)、寄存器、硬盘、可移动磁盘、CDROM或者本领域已知的任何其他形式的存储介质中。
图12是示出根据本发明构思的示例性实施例的存储器卡系统的框图。参考图12，存储器卡系统1000可以包括存储器控制器1100、非易失性存储器1200和连接器1300。
存储器控制器1100可以与非易失性存储器1200连接。存储器控制器1100可以被配置为访问非易失性存储器1200。例如，存储器控制器1100可以被配置为控制非易失性存储器1200的读取操作、写入操作、擦除操作和/或后台操作。后台操作可以包括诸如耗损均衡管理操作和垃圾收集操作的操作。在示例性实施例中，存储器控制器1100可以允许包括多个子存储设备的非易失性存储器1200的过度供应(over-provision)区域方面的减少不集中在任何一个设备上。
存储器控制器1100可以被配置为提供非易失性存储器1200和主机之间的接口。存储器控制器1100可以被配置为驱动用于控制非易失性存储器1200的固件。在示例性实施例中，存储器控制器1100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和纠错单元的元件。
存储器控制器1100可以通过连接器1300与外部设备通信。存储器控制器1100可以遵从特定的通信协议与外部设备(例如，主机)进行通信。例如，存储器控制器1100可以通过各种通信协议中的至少一种与外部设备通信，该通信协议诸如，但不限于，通用串行总线(universal serial bus，USB)、多媒体卡(multimedia card，MMC)、eMMC(embedded MMC，嵌入式MMC)、外设组件互联(peripheral component interconnection，PCI)、PCI-快速(PCI-E)、高级技术附件(advanced technology attachment，ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(enhanced small disk interface，ESDI)、集成驱动电子设备(integrated drive electronics，IDE)、火线(Firewire)、通用闪速存储(universal flash storage，UFS)和非易失性存储器express(nonvolatile memoryexpress，NVMe)。在一个实施例中，由上述标准定义的写入命令可以包括写入数据的大小信息。
非易失性存储器1200可以用各种非易失性存储器设备来实施，诸如，但不限于，电可擦除和可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋扭矩磁性RAM(spin-torque magnetic RAM，STT-MRAM)。
在示例性实施例中，存储器控制器1100和非易失性存储器1200可以被集成在单一半导体设备中。存储器控制器1100和非易失性存储器1200可以被集成在单一半导体设备中以形成固态驱动器(SSD)。存储器控制器1100和非易失性存储器1200可以被集成在单一半导体设备中以构成存储器卡。例如，存储器控制器1100和非易失性存储器1200可以被集成在单一半导体设备中以形成存储器卡，诸如PC卡(个人计算机存储器卡国际联盟(personalcomputer memory card international association，PCMCIA)卡)、紧凑型闪存卡(compact flash card，CF卡)、智能媒体卡(SM(smart media)、SMC(smart media card))、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro、eMMC)、SD卡(SD、miniSD、microSD、SDHC)和通用闪速存储(UFS))。
图13是示出根据本发明构思的示例性实施例的包括非易失性存储器系统的固态驱动器(solid state drive，SSD)系统的框图。参照图13，SSD系统2000可以包括主机2100和SSD 2200。SSD 2200可以通过信号连接器2001与主机2100交换信号SIG，并且可以通过电源连接器2002从主机2100供应电力。SSD 2200可以包括SSD控制器2210、多个闪速存储器2221至222n、辅助电源2230和缓冲器存储器2240。
SSD控制器2210可以响应于来自主机2100的信号SIG来控制闪速存储器2221至222n。在示例性实施例中，SSD控制器2210可以基于参照图1至图11描述的方法进行操作。SSD控制器2210可以允许构成多个子存储设备的闪速存储器2221至222n的过度供应区域方面的减少不集中在任何一个设备上。
辅助电源2230可以经由电源连接器2002与主机2100连接。辅助电源2230可以由来自主机2100的电力充电。当不能从主机2100平稳地供应电力时，辅助电源2230可以给SSD系统2000供电。辅助电源2230可以被放置在SSD 2200的内部或外部。例如，辅助电源2230可以被放置在主板中以向SSD 2200供应辅助电力。
缓冲器存储器2240可以操作为SSD 2200的缓冲存储器。例如，缓冲器存储器2240可以暂时地存储从主机2100或从闪速存储器2221到222N接收到的数据或者可以暂时地存储闪速存储器2221到222N的元数据(例如，映射表)。缓冲器存储器2240可以包括诸如动态RAM(dynamic RAM，DRAM)、同步DRAM(synchronous DRAM，SDRAM)、双倍数据速率(doubledate rate，DDR)SDRAM、低功率双倍数据速率(low power double data rate，LPDDR)SDRAM或静态RAM(static RAM，SRAM)的易失性存储器或诸如铁电RAM(ferrorelectric RAM，FRAM)、电阻式RAM(ReRAM)、自旋转移力矩磁阻RAM(STT-MRAM)和相变RAM(PRAM)的非易失性存储器。
图14是示出根据本发明构思的示例性实施例的使用存储设备的用户系统的框图。参照图14，用户系统3000可以包括应用处理器3100、存储器模块3200、网络模块3300、存储模块3400和用户接口3500。
应用处理器3100可以驱动用户系统3000的元件、操作系统等。在实施例中，应用处理器3100可以包括用于控制用户系统3000的元件的控制器、图形引擎、各种接口等。应用处理器3100可以是片上系统(system-on-chip，SoC)。
存储器模块3200可以操作为用户系统3000的主存储器、工作存储器、缓冲器存储器或高速缓存存储器。存储器模块3200可以用易失性随机存取存储器(诸如DRAM、SDRAM、双数据速率DRAM(DDR SDRAM)、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2SDRAM或者LPDDR3SDRAM)，或用非易失性随机存取存储器(诸如PRAM、MRAM、RRAM或FRAM)来实施。
网络模块3300可以与外部设备通信。在实施例中，网络模块3300可以支持诸如码分多址(code division multiple access，CDMA)、全球移动通信系统(global system formobile communication，GSM)、宽带CDMA(wideband CDMA，WCDMA)、CDMA-2000、时分多址(time division multiple access，TDMA)、长期演进(long term evolution，LTE)、Wimax、WLAN、UWB、蓝牙和WI-DI的无线通信。在实施例中，网络模块3300可以被包括在应用处理器3100中。
存储设备3400可以存储数据。例如，存储模块3400可以存储从应用处理器3100接收的数据。例如，存储模块3400可以向应用处理器3100提供存储在存储模块3400中的数据。例如，存储模块3400可以用诸如PRAM、MRAM、RRAM、NAND闪速存储器、NOR闪速存储器或三维NAND闪速存储器的半导体存储器设备来实施。在示例性实施例中，存储模块3400可以根据参照图1至图11描述的方式来操作。
用户接口3500可以包括将数据或命令输入到应用处理器3100或将数据输出到外部设备的接口。例如，用户接口3500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、照相机、麦克风、陀螺仪传感器、振动传感器和压电传感器。用户接口3500还可以包括用户输出接口，诸如液晶显示器(liquid crystal display，LCD)、有机发光二极管(organic light-emitting diode，OLED)显示器设备、有源矩阵OLED(active matrix OLED，AMOLED)显示器设备、发光二极管(light-emitting diode，LED)、扬声器和马达。
根据本发明构思的示例性实施例，可以明显地减少非易失性存储器设备的数据训练花费的时间。因此，可以减少存储设备的启动时间(或打开时间)。
尽管已经参考一些示例性实施例描述了本发明构思，但是对于本领域技术人员来说显而易见的是，可以在不脱离本发明构思的精神和范围的情况下进行各种改变和修改。因此，应该理解的是，以上示例性实施例不是限制性的，而是示例性的。

Claims (20)

1.一种存储设备，包括：
非易失性存储器设备，被配置为基于数据选通信号和数据信号接收写入数据，并且基于数据选通信号和数据信号输出读取数据；以及
控制器，被配置为执行用于训练所述非易失性存储设备以对准所述数据信号和所述数据选通信号的训练操作，所述控制器还被配置为检测用于所述训练操作的数据信号的窗口的左边缘，所述控制器还被配置通过使用检测到左边缘和数据信号的单位间隔长度信息来确定窗口的中心，或者通过使用检测到的左边缘和所述单位间隔长度信息来确定用于检测窗口的右边缘的检测操作的起点。
2.根据权利要求1所述的存储设备，其中，
所述控制器包括被配置为控制数据信号的延迟的延迟锁定环电路，并且
所述控制器还被配置为从所述延迟锁定环电路读取单位间隔长度信息。
3.根据权利要求1所述的存储设备，其中，所述控制器还被配置为执行从所述非易失性存储器设备读取训练模式，并将所读取的训练模式与参考模式进行比较以检测所述左边缘。
4.根据权利要求3所述的存储设备，其中，所述控制器被配置为响应于在所述检测操作中所述读取的训练模式和所述参考模式彼此一致来确定检测到所述左边缘。
5.根据权利要求3所述的存储设备，其中，所述控制器被配置为响应于在所述检测操作中检测到所述左边缘，跳过从所述左边缘到所述起点的、用于检测右边缘的检测操作。
6.根据权利要求3所述的存储设备，其中，所述控制器被配置为通过将被包括在所述单位间隔长度信息中的单位间隔长度的一半添加到所述左边缘来计算所述窗口的中心。
7.根据权利要求1所述的存储设备，其中，所述左边缘和所述右边缘分别被对准到所述数据选通信号的上升边缘。
8.一种用于包括控制器和非易失性存储器设备的存储设备的数据训练方法，所述方法包括：
由所述控制器执行至少一个第一边缘检测操作以检测数据信号的窗口的左边缘；
由所述控制器基于从所述控制器的延迟锁定环电路提供的数据信号的单位间隔的长度来确定跳过间隔；
由所述控制器执行至少一个第二边缘检测操作，以在从所述左边缘偏移跳过间隔的长度的点处检测所述窗口的右边缘；以及
由所述控制器通过使用检测到的左边缘和右边缘的时间信息来确定窗口的中心以对准数据信号。
9.根据权利要求8所述的方法，其中，第一边缘检测操作和第二边缘检测操作中的每一个包括：
从非易失性存储器设备读取训练模式；并且
将所述读取的训练模式与参考模式进行比较。
10.根据权利要求9所述的方法，其中，所述比较包括响应于所述读取的训练模式和所述参考模式彼此一致来确定所述左边缘或右边缘的检测。
11.根据权利要求8所述的方法，其中，所述跳过间隔的长度等于或短于所述单位间隔的长度。
12.根据权利要求8所述的方法，其中，所述单位间隔的长度对应于被应用于所述数据信号的延迟链的长度。
13.根据权利要求8所述的方法，其中，所述单位间隔的长度、所述跳过间隔的长度、所述左边缘和所述右边缘是时间信息。
14.根据权利要求8所述的方法，还包括：
确定用于执行至少一个第一边缘检测操作的起点。
15.根据权利要求8所述的方法，还包括：
将所述数据信号的采样时间或发送时间对准到所确定的窗口的中心。
16.一种用于包括控制器和非易失性存储器设备的存储设备的数据训练方法，所述方法包括：
由所述控制器执行至少一次检测操作以检测数据信号的窗口的左边缘；
由所述控制器从所述控制器的延迟锁定环电路读取所述数据信号的单位间隔长度；以及
由所述控制器将检测到的左边缘的位置和单位间隔长度组合以确定所述数据信号的窗口的中心并且将所述数据信号与其对准。
17.根据权利要求16所述的方法，其中所述检测操作包括：
从非易失性存储器设备读取训练模式；并且
将所述读取的训练模式与参考模式进行比较。
18.根据权利要求17所述的方法，其中，所述比较包括响应于所述读取的训练模式和所述参考模式彼此一致来确定所述数据信号对准到所述左边缘。
19.根据权利要求16所述的方法，其中，所述组合包括通过将所述单位间隔长度的一半添加到所述左边缘的位置来确定所述数据信号的窗口的中心。
20.根据权利要求16所述的方法，还包括：
将所述数据信号的采样时间或发送时间设置为所述数据信号的窗口的中心。
CN201810916178.9A 2017-09-08 2018-08-13 存储设备及其数据训练方法 Active CN109471591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170115338A KR102273191B1 (ko) 2017-09-08 2017-09-08 스토리지 장치 및 그것의 데이터 트레이닝 방법
KR10-2017-0115338 2017-09-08

Publications (2)

Publication Number Publication Date
CN109471591A true CN109471591A (zh) 2019-03-15
CN109471591B CN109471591B (zh) 2023-04-07

Family

ID=65441472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810916178.9A Active CN109471591B (zh) 2017-09-08 2018-08-13 存储设备及其数据训练方法

Country Status (5)

Country Link
US (1) US10325633B2 (zh)
KR (1) KR102273191B1 (zh)
CN (1) CN109471591B (zh)
DE (1) DE102018116545A1 (zh)
SG (1) SG10201807525XA (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903803A (zh) * 2019-03-26 2019-06-18 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN111506527A (zh) * 2020-04-13 2020-08-07 天津飞腾信息技术有限公司 数字高速并行总线自适应区间校正方法、装置及存储介质
CN112527189A (zh) * 2019-09-19 2021-03-19 爱思开海力士有限公司 存储器装置及其操作方法
CN114582388A (zh) * 2020-12-01 2022-06-03 美光科技公司 用于减少干扰的读取和写入操作的定时及相关装置、系统和方法
CN116580743A (zh) * 2023-04-26 2023-08-11 珠海妙存科技有限公司 一种内存读采样电路及其延时调节方法及读采样装置
WO2024046230A1 (zh) * 2022-08-29 2024-03-07 深圳市紫光同创电子有限公司 存储器训练方法及系统
CN112527189B (zh) * 2019-09-19 2024-06-07 爱思开海力士有限公司 存储器装置及其操作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646984B (zh) * 2018-05-16 2020-01-03 华为技术有限公司 一种dqs位置调整方法和装置
KR20200052562A (ko) 2018-11-07 2020-05-15 삼성전자주식회사 스토리지 장치
KR20210026353A (ko) 2019-08-30 2021-03-10 삼성전자주식회사 메모리 장치 트레이닝 방법 및 이를 포함한 전자 기기 및 전자 시스템
JP7332406B2 (ja) 2019-09-13 2023-08-23 キオクシア株式会社 メモリシステム
DE102020124101A1 (de) 2020-02-04 2021-08-05 Samsung Electronics Co., Ltd. Elektronische vorrichtung mit einer speichervorrichtung und trainingsverfahren
KR20210099675A (ko) 2020-02-04 2021-08-13 삼성전자주식회사 메모리 장치를 포함하는 전자 장치 및 그것의 트레이닝 방법
US11593158B2 (en) * 2020-06-09 2023-02-28 Kingston Digital Inc. Universal peripheral extender for communicatively connecting peripheral I/O devices and smart host devices
US11127438B1 (en) * 2020-06-17 2021-09-21 Western Digital Technologies, Inc. Background interface training using secondary senses
CN113568848B (zh) * 2020-07-29 2023-07-11 华为技术有限公司 处理器、信号调整方法及计算机系统
KR20220085237A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 스토리지 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090244997A1 (en) * 2008-03-31 2009-10-01 Advanced Micro Devices, Inc. Method for Training Dynamic Random Access Memory (DRAM) Controller Timing Delays
CN101937726A (zh) * 2009-06-30 2011-01-05 英特尔公司 针对存储器的快速数据眼再训练
CN103081365A (zh) * 2010-08-30 2013-05-01 三星电子株式会社 移动终端及用于控制其列表数据输出的基于多触摸的方法
US20140098621A1 (en) * 2006-06-29 2014-04-10 658868 N.B. Inc. Semiconductor memory device and driving method thereof
CN106133710A (zh) * 2014-06-27 2016-11-16 超威半导体公司 用于训练存储器物理层接口的集成控制器
US9558850B1 (en) * 2015-12-01 2017-01-31 International Business Machines Corporation Efficient calibration of a data eye for memory devices
CN107093459A (zh) * 2010-11-15 2017-08-25 三星电子株式会社 非易失性存储器设备及其读取方法和存储器系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200177248Y1 (ko) * 1994-09-03 2000-04-15 김영환 반도체 메모리의 어드레스 천이 검출회로
US7443741B2 (en) 2005-07-07 2008-10-28 Lsi Corporation DQS strobe centering (data eye training) method
US7498882B2 (en) * 2006-04-18 2009-03-03 Rambus Inc. Signaling system with low-power automatic gain control
US20090168563A1 (en) 2007-12-31 2009-07-02 Yueming Jiang Apparatus, system, and method for bitwise deskewing
KR101169210B1 (ko) * 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
US8578086B2 (en) 2009-09-25 2013-11-05 Intel Corporation Memory link initialization
US8918686B2 (en) 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
KR101791456B1 (ko) 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
US8760946B2 (en) 2012-05-22 2014-06-24 Advanced Micro Devices Method and apparatus for memory access delay training
US9147463B1 (en) * 2014-03-25 2015-09-29 Megachips Corporation Method and apparatus for data capture in DDR memory interface
CN103927131B (zh) 2014-03-25 2017-02-15 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
KR20170115338A (ko) 2016-04-07 2017-10-17 삼성전자주식회사 보안 예보 시스템 및 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140098621A1 (en) * 2006-06-29 2014-04-10 658868 N.B. Inc. Semiconductor memory device and driving method thereof
US20090244997A1 (en) * 2008-03-31 2009-10-01 Advanced Micro Devices, Inc. Method for Training Dynamic Random Access Memory (DRAM) Controller Timing Delays
CN101937726A (zh) * 2009-06-30 2011-01-05 英特尔公司 针对存储器的快速数据眼再训练
CN103081365A (zh) * 2010-08-30 2013-05-01 三星电子株式会社 移动终端及用于控制其列表数据输出的基于多触摸的方法
CN107093459A (zh) * 2010-11-15 2017-08-25 三星电子株式会社 非易失性存储器设备及其读取方法和存储器系统
CN106133710A (zh) * 2014-06-27 2016-11-16 超威半导体公司 用于训练存储器物理层接口的集成控制器
US9558850B1 (en) * 2015-12-01 2017-01-31 International Business Machines Corporation Efficient calibration of a data eye for memory devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903803A (zh) * 2019-03-26 2019-06-18 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN109903803B (zh) * 2019-03-26 2021-04-27 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN112527189A (zh) * 2019-09-19 2021-03-19 爱思开海力士有限公司 存储器装置及其操作方法
CN112527189B (zh) * 2019-09-19 2024-06-07 爱思开海力士有限公司 存储器装置及其操作方法
CN111506527A (zh) * 2020-04-13 2020-08-07 天津飞腾信息技术有限公司 数字高速并行总线自适应区间校正方法、装置及存储介质
CN111506527B (zh) * 2020-04-13 2022-03-18 飞腾信息技术有限公司 数字高速并行总线自适应区间校正方法、装置及存储介质
CN114582388A (zh) * 2020-12-01 2022-06-03 美光科技公司 用于减少干扰的读取和写入操作的定时及相关装置、系统和方法
WO2024046230A1 (zh) * 2022-08-29 2024-03-07 深圳市紫光同创电子有限公司 存储器训练方法及系统
CN116580743A (zh) * 2023-04-26 2023-08-11 珠海妙存科技有限公司 一种内存读采样电路及其延时调节方法及读采样装置
CN116580743B (zh) * 2023-04-26 2024-01-23 珠海妙存科技有限公司 一种内存读采样电路及其延时调节方法及读采样装置

Also Published As

Publication number Publication date
KR20190028605A (ko) 2019-03-19
DE102018116545A1 (de) 2019-03-14
US10325633B2 (en) 2019-06-18
SG10201807525XA (en) 2019-04-29
KR102273191B1 (ko) 2021-07-06
US20190080730A1 (en) 2019-03-14
CN109471591B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN109471591A (zh) 存储设备及其数据训练方法
US9996486B2 (en) Data transfer rate adjustment
KR20190143310A (ko) 저장 장치 및 그 동작 방법
US11257559B1 (en) Test circuit, memory device, storage device, and method of operating the same
US11244736B2 (en) Memory device and method of operating the same
CN112908374A (zh) 存储器控制器及其操作方法
US11461051B2 (en) Storage device and method of operating the same
US11373718B2 (en) Memory device and method of operating the same
KR20200130008A (ko) 스토리지 장치 및 그 동작 방법
US11650927B2 (en) Memory device with a training buffer and method of operating the same
CN113299332A (zh) 存储器控制器及其操作方法
US11996155B2 (en) Memory device and method of operating the same
US10991432B2 (en) Storage device and method of operating the same
KR20220028897A (ko) 저장 장치 및 그 동작 방법
KR20200001110A (ko) 저장 장치 및 그 동작 방법
CN112527189B (zh) 存储器装置及其操作方法
US11495302B2 (en) Memory device and method of operating the memory device
US11031084B1 (en) Memory device and method of operating the same
US11615856B2 (en) Memory device and method of performing program operation
US11074974B2 (en) Memory device and method of operating the same
US11282570B2 (en) Storage device and method of operating the same
CN111883197B (zh) 存储装置及其操作方法
CN114187938A (zh) 存储器装置及操作存储器装置的方法
CN115705899A (zh) 存储器装置
KR20200090556A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant