CN114187938A - 存储器装置及操作存储器装置的方法 - Google Patents

存储器装置及操作存储器装置的方法 Download PDF

Info

Publication number
CN114187938A
CN114187938A CN202110439854.XA CN202110439854A CN114187938A CN 114187938 A CN114187938 A CN 114187938A CN 202110439854 A CN202110439854 A CN 202110439854A CN 114187938 A CN114187938 A CN 114187938A
Authority
CN
China
Prior art keywords
level
test voltage
bit line
test
page buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110439854.XA
Other languages
English (en)
Inventor
林星默
梁仁坤
辛在贤
崔亨进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114187938A publication Critical patent/CN114187938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本技术涉及电子装置。例如，本技术涉及存储器装置及操作存储器装置的方法。根据实施方式的存储器装置包括：存储器单元、页缓冲器和测试执行器，该测试执行器控制页缓冲器以通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压，并根据感测节点的电位电平是否改变来检测感测节点的缺陷。

Description

存储器装置及操作存储器装置的方法
技术领域
本公开涉及电子装置，并且更具体地涉及存储器装置及操作存储器装置的方法。
背景技术
储存装置是在主机装置的控制下存储数据的装置。储存装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置可以仅在从电源接收电力的同时存储数据。当切断供电时，易失性存储器装置中所存储的数据可以丢失。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置可以是即使切断电源的电力也不会丢失数据的装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。
发明内容
根据本公开的实施方式的存储器装置可以包括：存储器单元，其连接到位线；页缓冲器，其存储要存储在存储器单元中的数据；以及测试执行器，其控制页缓冲器以通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压，并根据感测节点的电位电平是否改变来检测感测节点的缺陷；并且页缓冲器可以包括：测试电压传送组件，其向感测节点发送第一测试电压或第二测试电压；感测节点连接器，其电连接位线和感测节点；以及感测锁存器，其锁存与感测节点的电位电平相对应的感测值，并向测试执行器提供感测值。
根据本公开的实施方式的操作存储器装置的方法可以包括：通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压；以及根据感测节点的电位电平是否被改变为小于预设参考电平来检测感测节点的缺陷。
附图说明
图1是例示根据本公开的实施方式的储存系统的图。
图2是例示根据本公开的实施方式的存储器装置的图。
图3是例示图2所示的多个存储块中的任何一个的结构的图。
图4是例示根据本公开的实施方式的页缓冲器的图。
图5是例示向图4所示的页缓冲器的感测节点施加第一测试电压的实施方式的图。
图6是例示向图4所示的页缓冲器的感测节点施加第二测试电压的实施方式的图。
图7是示意性地例示用于向感测节点施加第一测试电压和第二测试电压的控制信号的信号波形的图。
图8是例示检测图4所示的页缓冲器的感测节点的缺陷的实施方式的图。
图9是例示根据本公开的实施方式的操作存储器装置的方法的流程图。
图10是例示根据本公开的实施方式的存储器控制器的图。
图11是例示应用根据本公开的实施方式的储存装置的存储卡系统的框图。
图12是例示应用根据本公开的实施方式的储存装置的固态驱动器(SSD)系统的框图。
图13是例示应用根据本公开的实施方式的储存装置的用户系统的框图。
具体实施方式
仅例示了根据本说明书或申请中所公开的构思的实施方式的具体结构或功能描述，以描述根据本公开的构思的实施方式。可以以各种形式来执行根据本公开的构思的实施方式，并且描述不限于在本说明书或申请中描述的实施方式。
本公开的实施方式提供了通过感测感测节点的缺陷来防止性能降低的存储器装置及操作该存储器装置的方法。
根据本技术，提供了通过感测感测节点的缺陷来防止性能降低的存储器装置及操作该存储器装置的方法。
图1是例示根据本公开的实施方式的储存系统的图。
参照图1，储存系统可以实现为个人计算机(PC)、数据中心、企业数据储存系统、包括直连式存储(DAS)的数据处理系统、包括存储区域网络(SAN)的数据处理系统、以及包括网络附接存储(NAS)的数据处理系统等。
储存系统可以包括储存装置1000和主机400。
储存装置1000可以是根据诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC、或车载信息娱乐系统之类的主机400的请求存储数据的装置。
根据作为与主机400的通信方法的主机接口，储存装置1000可以被制造为各种类型的储存装置之一。例如，储存装置1000可以被配置为诸如SSD，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)储存装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡类型储存装置，外围组件互连(PCI)卡类型储存装置，PCI-快速(PCI-E)卡类型储存装置，紧凑型闪存(CF)卡，智能媒体卡以及记忆棒之类的各种类型的储存装置中的任何一种。
储存装置1000可以被制造为各种类型的封装件中的任何一种。例如，储存装置1000可以被制造为诸如层叠式封装(PoP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)之类的各种类型的封装类型中的任何一种。
储存装置1000可以包括存储器装置100和存储器控制器200。
存储器装置100可以响应于存储器控制器200的控制而操作。例如，存储器装置100可以从存储器控制器200接收命令和地址，并且访问存储器单元(未示出)当中通过地址所选择的存储器单元。存储器装置100可以对通过地址所选择的存储器单元执行由命令所指示的操作。
命令可以是例如编程命令、读取命令或擦除命令，并且由命令所指示的操作可以是例如编程操作(或写入操作)、读取操作或擦除操作。
例如，存储器装置100可以接收编程命令、地址和数据，并且将数据编程在通过地址所选择的存储器单元中。这里，要编程在被选存储器单元中的数据可以定义为写入数据。
例如，存储器装置100可以接收读取命令和地址，并从存储器单元阵列101中的通过地址所选择的区域读取数据。存储器装置100中所存储的数据当中的要从被选区域读取的数据可以被定义为读取数据。
例如，存储器装置100可以接收擦除命令和地址，并且擦除通过地址所选择的区域中存储的数据。
例如，存储器装置100可以用双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存(垂直NAND)、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电式随机存取存储器、自旋转移力矩随机存取存储器(STT-RAM)等来实现。
在本说明书中，为了便于描述，假设存储器装置100是NAND闪存。
存储器装置100可以在存储器控制器200的控制下存储写入数据，或者读取存储的读取数据并向存储器控制器200提供读取数据。
存储器装置100可以包括至少一个平面。一个平面可以包括存储器单元阵列101，该存储器单元阵列101包括存储数据的存储器单元。
存储器单元阵列101可以包括多个存储块(未示出)。存储块可以是执行擦除数据的擦除操作的单位。
存储块可以包括多个页(未示出)。页可以是执行存储写入数据的编程操作或读取所存储的读取数据的读取操作的单位。
存储器装置100可以响应于从外部控制器提供的测试命令TCMD而执行检测页缓冲器102的感测节点(未示出)的缺陷的测试操作。为此，存储器装置100可以包括测试执行器103。
作为实施方式，响应于从外部控制器输入的测试命令TCMD，测试执行器103可以控制页缓冲器102以向页缓冲器102的感测节点依次施加第一测试电压和第二测试电压，并根据感测节点的电位电平是否改变来检测感测节点的缺陷。
在实施方式中，第二测试电压可以是电平低于第一测试电压的电平的电压。
在实施方式中，当感测节点的电位电平改变时，测试执行器103可以检测到感测节点有缺陷。例如，当感测节点的电位电平从第一电平减小到低于第一电平的第二电平时，测试执行器103可以检测到感测节点有缺陷。
在实施方式中，当感测节点的电位电平不改变时，测试执行器103可以检测到感测节点是正常的。
在执行测试操作之后，存储器装置100可以向外部控制器提供测试数据TDATA，作为对测试命令TCMD的响应。
测试数据TDATA可以是指示测试操作的完成的数据、与页缓冲器102的感测节点的状态有关的数据、或者指示关于被检测为缺陷感测节点的感测节点的信息的数据。这里，感测节点的状态可以是例如正常状态或缺陷状态。
在实施方式中，当检测到感测节点的缺陷时，存储器装置100可以存储与缺陷感测节点有关的数据，并且响应于外部控制器的控制，可以向外部控制器提供与缺陷感测节点有关的数据来作为测试数据TDATA。
在实施方式中，页缓冲器102的数量可以是多个。因此，存储器装置100可以向外部控制器输出针对每个感测节点的状态的测试数据TDATA。另选地，存储器装置100可以向外部控制器选择性地输出针对每个感测节点的状态的测试数据TDATA。
作为实施方式，外部控制器可以是在存储器装置100的制造步骤中测试存储器装置100的测试控制器。
作为实施方式，外部控制器可以是存储器控制器200。
存储器控制器200可以控制储存装置1000的整体操作。
当向储存装置1000施加电力时，存储器控制器200可以运行固件。当存储器装置100是闪存装置时，固件可以包括主机接口层、闪存转换层和闪存接口层。
主机接口层可以控制主机400和存储器控制器200之间的操作。
闪存转换层可以将从主机400提供的逻辑地址转换为物理地址。为此，存储器控制器200可以存储映射数据，该映射数据是逻辑地址和物理地址之间的对应关系。
闪存接口层可以控制存储器控制器200和存储器装置100之间的通信。
存储器控制器200可以响应于主机400的写入请求、读取请求和擦除请求而控制存储器装置100以分别执行编程操作、读取操作和擦除操作。
在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理地址和写入数据。
在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理地址。
在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和物理地址。
存储器控制器200可以自主地生成命令、地址和数据，而与从主机400提供的请求无关。存储器控制器200可以向存储器装置100发送自主地生成的命令、地址和数据。
例如，存储器控制器200可以生成用于执行后台操作的命令、地址和数据。另外，存储器控制器200可以向存储器装置100提供命令、地址和数据。
后台操作可以是损耗均衡、读取回收或垃圾收集中的至少一种。
损耗均衡可以是指存储存储块的擦除次数并且将数据编程到具有最少擦除次数的存储块中的操作。
读取回收可以是指在存储块中所存储的数据发生不可校正的错误之前将存储在存储块中的数据移动到另一存储块的操作。
垃圾收集可以是指将存储块当中的坏块中所包含的有效数据复制到空闲块并擦除坏块中所包括的无效数据的操作。
存储器控制器200可以控制两个或更多个存储器装置100。在这种情况下，存储器控制器200可以根据交织方法来控制存储器装置100以提高操作性能。
交织方法可以是控制两个或更多个存储器装置100的操作以交叠的方法。
在实施方式中，响应于主机400的测试请求，存储器控制器200可以向存储器装置100提供指示执行测试操作的测试命令TCMD。
在实施方式中，响应于储存装置1000对应于寿命终止(end of life，EOL)，存储器控制器200可以向存储器装置100提供测试命令TCMD。这里，EOL可以是指储存装置1000的寿命接近终止的阶段。
基于从存储器装置100提供的测试数据TDATA，存储器控制器200可以向存储器装置100提供控制命令(未示出)，该控制命令指示限制具有被检测为缺陷感测节点的感测节点的页缓冲器102的操作。
尽管未示出，但是储存装置1000还可以包括缓冲存储器。例如，可以用双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)和Rambus动态随机存取存储器(RDRAM)中的任何一个来实现缓冲存储器。
主机400可以通过接口(未示出)与储存装置1000通信。
接口可以用串行高级技术附件(SATA)接口、快速SATA(SATA express)接口、串行附接小型计算机系统接口(SAS)接口、快速外围组件互连(PCIe)接口、快速非易失性存储器(NVMe)接口、高级主机控制器接口(AHCI)或多媒体卡接口来实现。然而，接口不限于此。
主机400可以与储存装置1000通信以将写入数据存储在储存装置1000中或获得储存装置1000中所存储的读取数据。
在实施方式中，主机400可以向储存装置1000提供写入请求，以用于请求将写入数据存储在储存装置1000中。此外，主机400可以向储存装置1000提供写入请求、写入数据和用于标识写入数据的逻辑地址。
储存装置1000可以响应于从主机400提供的写入请求而将由主机400提供的写入数据存储在存储器装置100中，并向主机400提供存储完成的响应。
在实施方式中，主机400可以向储存装置1000提供读取请求，以用于请求将储存装置1000中所存储的数据提供给主机400。此外，主机400可以向储存装置1000提供读取请求和读取地址。
储存装置1000可以响应于从主机400提供的读取请求而从存储器装置100中读取与由主机400提供的读取地址相对应的读取数据，并向主机400提供读取数据作为对读取请求的响应。
图2是例示根据本公开的实施方式的存储器装置的图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可以被实现为硬件、软件、或硬件和软件的组合。例如，控制逻辑130可以是根据算法进行操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
图2所示的存储器单元阵列110可以是图1所示的存储器单元阵列101。
图2所示的存储器单元阵列110可以包括多个存储块MB1至MBk(k是正整数)。这里，多个存储块MB1至MBk的数量仅是用于描述本公开的实施方式的示例，而不限于此。
存储块MB1至MBk中的每个可以连接至本地线LL和位线BL1至BLn(n是正整数)。
本地线LL可以连接到行解码器122。
本地线LL可以连接到存储块MB1至MBk中的每一个。
尽管未示出，本地线LL可以包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。
尽管未示出，本地线LL还可以包括布置在第一选择线和字线之间的虚设线、布置在第二选择线和字线之间的虚设线以及管道线。
位线BL1至BLn可以共同连接至存储块MB1至MBk。
存储块MB1至MBk可以被实现为二维或三维结构。
例如，在二维结构的存储块MB1至MBk中，可以在与基板平行的方向上布置存储器单元。
例如，在三维结构的存储块MB1至MBk中，存储器单元可以在垂直方向上层叠在基板上。
外围电路120可以包括电压发生器121、行解码器122、页缓冲器组123、列解码器124、输入/输出电路(I/O电路)125和感测电路126。
电压发生器121可以响应于操作命令OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。另外，电压发生器121可以响应于操作命令OP_CMD而使本地线LL选择性地放电。例如，电压发生器121可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、接通电压、读取电压、擦除电压、源极线电压等。
作为实施方式，电压发生器121可以调整外部电源电压以生成内部电源电压。由电压发生器121所生成的内部电源电压用作存储器装置100的操作电压。
作为实施方式，电压发生器121可以使用外部电源电压或内部电源电压生成多个电压。例如，电压发生器121可以包括接收内部电源电压的多个泵送电容器，并且可以响应于控制逻辑130的控制通过选择性地激活多个泵送电容器来生成多个电压。多个所生成的电压可以由行解码器122提供给存储器单元阵列110。
作为实施方式，电压发生器121可以响应于控制逻辑130的控制而使用外部电源电压来生成第一测试电压。
作为实施方式，第一测试电压的电平可以高于内部电源电压的电压电平。
作为实施方式，电压发生器121可以使用外部电源电压或内部电源电压来生成第二测试电压。例如，电压发生器121可以响应于控制逻辑130的控制而基于内部电源电压来生成测试电压。
作为实施方式，第二测试电压的电平可以低于第一测试电压的电平。例如，第二测试电压的电平可以是地。然而，本公开不限于此。
尽管未示出，可以向页缓冲器组123供应由电压发生器121生成的第一测试电压或第二测试电压。
行解码器122可以响应于行地址RADD而向本地线LL传送操作电压Vop。操作电压Vop可以通过本地线LL被传送至被选存储块MB1至MBk。
例如，在编程操作期间，行解码器122可以向被选字线施加编程电压并且向未选字线施加电平小于编程电压的电平的编程通过电压。在编程验证操作期间，行解码器122可以向被选字线施加验证电压并且向未选字线施加大于验证电压的验证通过电压。
在读取操作期间，行解码器122可以向被选字线施加读取电压，并且向未选字线施加大于读取电压的读取通过电压。
在擦除操作期间，行解码器122可以根据经解码的地址选择一个存储块。在擦除操作期间，行解码器122可以向连接到被选存储块的字线施加地电压。
页缓冲器组123可以包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn可以分别通过第一位线BL1至第n位线BLn连接到存储器单元阵列110。第一页缓冲器PB1至第n页缓冲器PBn可以响应于控制逻辑130的控制而操作。
例如，第一页缓冲器PB1至第n页缓冲器PBn可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据，或者可以在读取操作或验证操作期间感测位线BL1至BLn的电压或电流。
在编程操作期间，当向被选字线施加编程电压时，第一页缓冲器PB1至第n页缓冲器PBn可以临时存储通过列解码器124和输入/输出电路125接收的数据DATA并通过第一位线BL1至第n位线BLn向被选存储器单元传送数据DATA。根据传送的数据DATA对被选页的存储器单元进行编程。与被施加以编程允许电压(例如，地电压)的位线连接的存储器单元可以具有增加的阈值电压。与被施加以编程禁止电压(例如，电源电压)的位线连接的存储器单元的阈值电压可以保持。
在验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可以通过第一位线BL1至第n位线BLn感测被选存储器单元中存储的数据，并且可以临时存储被选存储器单元中存储的数据。
在读取操作期间，第一页缓冲器PB1至第n页缓冲器PBn可以通过第一位线BL1至第n位线BLn感测来自被选页的存储器单元的数据DATA，临时存储所感测的数据DATA，并且在列解码器124的控制下向输入/输出电路125输出临时存储的数据DATA。
在擦除操作期间，第一页缓冲器PB1至第n页缓冲器PBn可以使第一位线BL1至第n位线BLn浮置。
作为实施方式，第一页缓冲器PB1至第n页缓冲器PBn可以向感测节点依次传送从电压发生器121输出的第一测试电压和第二测试电压。
例如，第一页缓冲器PB1至第n页缓冲器PBn可以在第一时段期间向感测节点传送第一测试电压，并且在第一时段之后的第二时段期间向感测节点传送第二测试电压。
作为另一示例，第一页缓冲器PB1至第n页缓冲器PBn可以在第一时段期间向感测节点传送第二测试电压，并且在第一时段之后的第二时段期间向感测节点传送第一测试电压。
列解码器124可以响应于列地址CADD而在输入/输出电路125和页缓冲器组123之间传送数据。例如，列解码器124可以通过数据线DL与页缓冲器PB1至PBn交换数据，或者可以通过列线CL与输入/输出电路125交换数据。
输入/输出电路125可以向控制逻辑130传送从存储器控制器200接收的命令CMD和地址ADD，或者可以与列解码器124交换数据DATA。
参照图1和图2，在实施方式中，输入/输出电路125可以向控制逻辑130传送从存储器控制器200输出的测试命令TCMD。
在读取操作或验证操作期间，感测电路126可以响应于允许位VRY_BIT<#>信号而生成参考电流，并且将从页缓冲器组123接收的感测电压VPB与通过参考电流所生成的参考电压进行比较，以输出通过信号PASS或失败信号FAIL。
控制逻辑130可以响应于命令CMD和地址ADD而输出操作命令OP_CMD、行地址RADD、页缓冲器控制信号PBSIGNALS以及允许位VRY_BIT<#>以控制外围电路120。
作为实施方式，控制逻辑130可以包括图1所示的测试执行器103。
参照图1和图2，作为实施方式，响应于从外部控制器(例如，存储器控制器200)输入的测试命令TCMD，测试执行器103可以控制电压发生器121以生成第一测试电压和第二测试电压。另外，响应于测试命令TCMD，测试执行器103可以控制页缓冲器以通过位线(例如，第一位线BL1至第n位线BLn中的任何一条)向页缓冲器(例如，第一页缓冲器PB1至第n页缓冲器PBn中的任何一个)的感测节点依次施加第一测试电压和第二测试电压。另外，测试执行器103可以根据页缓冲器的感测节点的电位电平是否改变来检测页缓冲器的感测节点的缺陷。
在实施方式中，用于由测试执行器103控制页缓冲器的每个页缓冲器控制信号PBSIGNALS可以包括位线偏置信号、位线选择信号、位线放电信号、感测节点感测信号，页缓冲器感测信号、第一控制信号、第二控制信号、复位信号、第一置位信号、第二置位信号等，如稍后参照图4所描述的。
图3是例示图2所示的多个存储块中的任何一个的结构的图。
参照图3，图3所示的存储块MBi可以是图2的存储块MB1至MBk中的任何一个。
存储块MBi可以包括第一选择线、第二选择线、多条字线WL1至WL16、源极线SL、多条位线BL1至BLn以及多个串ST。
第一选择线可以是例如源极选择线SSL。在下文中，假设第一选择线是源极选择线SSL。
第二选择线可以是例如漏极选择线DSL。在下文中，假设第二选择线是漏极选择线DSL。
多条字线WL1至WL16可以在源极选择线SSL和漏极选择线DSL之间平行布置。
图3所示的字线WL1至WL16的数量为示例，并且不限于附图中所示的数量。
源极线SL可以共同连接到多个串ST。
多条位线BL1至BLn可以分别连接至串ST。
多个串ST可以连接至位线BL1至BLn和源极线SL。
由于串ST可以被配置为彼此相同，因此描述连接到第一位线BL1的串ST作为示例。
串ST可以包括多个存储器单元MC1至MC16、至少一个第一选择晶体管和至少一个第二选择晶体管。
多个存储器单元MC1至MC16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。
存储器单元MC1至MC16的栅电极可以分别连接至多条字线WL1至WL16。因此，一个串ST中所包含的存储器单元MC1至MC16的数量可以与字线WL1至WL16的数量相同。
多个存储器单元MC1至MC16中的任何一个可以由SLC、MLC、TLC和QLC中的任何一个来配置。
在不同串ST中所包括的存储器单元当中连接到相同字线的一组存储器单元可以被称为物理页PG。因此，存储块MBi可以包括与字线WL1至WL16的数量相对应的物理页PG。在下文中，假设物理页PG中所包括的存储器单元(例如，MC3)是被选存储器单元。
第一选择晶体管可以是例如源极选择晶体管SST。在下文中，假设第一选择晶体管是源极选择晶体管SST。
源极选择晶体管SST的第一电极可以连接至源极线SL。源极选择晶体管SST的第二电极可以连接到多个存储器单元MC1至MC16当中的第一存储器单元MC1。源极选择晶体管SST的栅电极可以连接至源极选择线SSL。
第二选择晶体管可以是例如漏极选择晶体管DST。在下文中，假设第二选择晶体管是漏极选择晶体管DST。
漏极选择晶体管DST的第一电极可以连接到多个存储器单元MC1至MC16当中的第十六存储器单元MC16。漏极选择晶体管DST的第二电极可以连接到第一位线BL1。漏极选择晶体管DST的栅电极可以连接至漏极选择线DSL。
图4是例示根据本公开的实施方式的页缓冲器的图。
参照图4，页缓冲器300可以是图1所示的页缓冲器102，或者图2所示的第一页缓冲器PB1至第n页缓冲器PBn中的任何一个。
图4所示的页缓冲器300可以包括测试电压传送组件310、感测节点连接器320和感测锁存器330。
测试电压传送组件310可以向感测节点SO传送第一测试电压VEXT或第二测试电压。
这里，第二测试电压的电平可以低于第一测试电压VEXT的电平。例如，第二测试电压可以是地(ground)。然而，本公开不限于此。在下文中，为了便于描述，假设第二测试电压是地。
例如，测试执行器103向测试电压传送组件310提供位线选择信号SEL_BL。这里，位线选择信号SEL_BL可以是使多个页缓冲器当中的要测试的页缓冲器300和位线BL电连接的信号。
测试执行器103可以向测试电压传送组件310依次提供位线偏置信号BL_BIAS和位线放电信号BLDIS。这里，位线偏置信号BL_BIAS可以是指示向感测节点SO施加第一测试电压VEXT的信号，并且位线放电信号BLDIS可以是指示向感测节点SO施加第二测试电压的信号。
测试电压传送组件310可以响应于位线偏置信号BL_BIAS而向位线BL提供第一测试电压VEXT。测试电压传送组件310可以响应于位线放电信号BLDIS而向位线BL提供第二测试电压。
在实施方式中，测试电压传送组件310可以包括第一晶体管N1至第三晶体管N3。
第一晶体管N1可以响应于位线偏置信号BL_BIAS而导通。位线偏置信号BL_BIAS可以施加到第一晶体管N1的栅电极，第一测试电压VEXT可以施加到第一晶体管N1的第一电极，并且第一晶体管N1的第二电极可以连接到位线BL。第一晶体管N1可以被称为偏置晶体管。
第二晶体管N2可以响应于位线选择信号SEL_BL而导通。位线选择信号SEL_BL可以施加到第二晶体管N2的栅电极，第二晶体管N2的第一电极可以连接到位线BL，并且第二晶体管N2的第二电极可以连接到第三晶体管N3的第一电极。
第三晶体管N3可以响应于位线放电信号BLDIS而导通。位线放电信号BLDIS可以施加到第三晶体管N3的栅电极，第三晶体管N3的第一电极可以连接到第二晶体管N2的第二电极，并且第二测试电压可以施加到第三晶体管N3的第二电极。在实施方式中，第三晶体管N3的第二电极可以连接至地。第三晶体管N3可以称为放电晶体管。
尽管未示出，但是位线偏置信号BL_BIAS流过的信号线和位线放电信号BLDIS流过的信号线可以设置在不同的层上。由于位线偏置信号BL_BIAS流过的信号线和位线放电信号BLDIS流过的信号线层叠在不同的层上，因此可以通过在不向页缓冲器300提供数据的情况下改变感测节点SO的电位来检查感测节点是否有缺陷。
在实施方式中，测试执行器103可以向感测节点连接器320提供指示将位线BL和感测节点SO连接的连接信号。这里，连接信号可以包括例如页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE。
感测节点连接器320可以将位线BL和感测节点SO电连接。例如，感测节点连接器320可以响应于页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE而将位线BL、公共感测节点CSO和感测节点SO电连接。
感测节点连接器320可以包括第四晶体管N4至第九晶体管N9。
第四晶体管N4可以响应于页缓冲器感测信号PBSENSE而导通。页缓冲器感测信号PBSENSE可以施加到第四晶体管N4的栅电极，第四晶体管N4的第一电极可以连接到测试电压传送组件310，并且第四晶体管N4的第二电极可以连接到公共感测节点CSO。
作为实施方式，第四晶体管N4的第一电极可以连接到与第二晶体管N2的第二电极和第三晶体管N3的第一电极电连接的节点。
第五晶体管N5可以响应于感测节点感测信号SA_SENSE而导通。感测节点感测信号SA_SENSE可以施加到第五晶体管N5的栅电极，第五晶体管N5的第一电极可以连接到感测节点SO，第五晶体管N5的第二电极可以连接到公共感测节点CSO。
第六晶体管N6可以响应于感测节点预充电信号SA_PRECH_N而导通。感测节点预充电信号SA_PRECH_N可以施加到第六晶体管N6的栅电极，第六晶体管N6的第一电极可以连接到公共感测节点CSO，并且第六晶体管N6的第二电极可以连接到第七晶体管N7的第一电极、第八晶体管N8的第二电极和第九晶体管N9的第一电极。
第七晶体管N7可以根据感测锁存器330的第一锁存节点QS的电位电平而导通。第七晶体管N7的栅电极可以连接至第一锁存节点QS，第七晶体管N7的第一电极可以连接到第六晶体管N6的第二电极和第八晶体管N8的第二电极，并且内核电压VCORE可以施加到第七晶体管N7的第二电极。内核电压VCORE可以是以上参照图2描述的内部电源电压。
第八晶体管N8可以响应于第一控制信号SA_PRE_N而导通。第一控制信号SA_PRE_N可以输入到第八晶体管N8的栅电极，内核电压VCORE可以施加到第八晶体管N8的第一电极，并且第八晶体管N8的第二电极可以连接到第六晶体管N6的第二电极、第七晶体管N7的第一电极和第九晶体管N9的第一电极。
第九晶体管N9可以响应于第二控制信号SA_CSOC而导通。第二控制信号SA_CSOC可以输入到第九晶体管N9的栅电极，第九晶体管N9的第一电极可以连接到第六晶体管N6的第二电极、第七晶体管N7的第一电极和第八晶体管N8的第二电极，并且第九晶体管N9的第二电极可以连接到公共感测节点CSO。
感测锁存器330可以锁存与感测节点SO的电位电平相对应的感测值，并向测试执行器103提供感测值。
感测锁存器可以包括反相器IV1和IV2以及第十晶体管N10至第十三晶体管N13。
反相器IV1和IV2可以反向并联连接在第一锁存节点QS和第二锁存节点QS_N之间。
第十晶体管N10和第十一晶体管N11可以串联连接在第一锁存节点QS和地之间。第十晶体管N10可以响应于复位信号SRST而导通，而第十一晶体管N11可以响应于第一置位信号PBSET而导通。当第十晶体管N10和第十一晶体管N11导通时，第一锁存节点QS和地可以电连接。
例如，在感测节点SO被预充电到第一电平(例如，高电平)的状态下，当复位信号SRST输入到第十晶体管N10并且第一置位信号PBSET输入到第十一晶体管N11时，第一锁存节点QS可以被初始化为低于第一电平的第二电平(例如，低电平)，并且第二锁存节点QS_N可以被初始化为第一电平。
第十二晶体管N12和第十三晶体管N13可以串联连接在第二锁存节点QS_N和地之间。第十二晶体管N12可以根据感测节点SO的电位电平而导通，并且第十三晶体管N13可以响应于第二置位信号SSET而导通。当第十二晶体管N12和第十三晶体管N13导通时，第二锁存节点QS_N和地可以电连接。
例如，在感测节点SO被预充电到第一电平(例如，高电平)的状态下，当第二置位信号SSET施加到第十三晶体管N13时，第一锁存节点QS可以被设置为第一电平，并且第二锁存节点QS_N可以被设置为低于第一电平的第二电平(例如，低电平)。
上述控制信号BL_BIAS、SEL_BL、BLDIS、PBSENSE、SA_CSOC、SA_PRE_N、SA_PRECH_N、SA_SENSE、SA_DISCH、SRST、PBSET和SSET到晶体管N1至N13的输入可以意味着根据预设定时向晶体管N1至N13输入导通电平的控制信号。如本文中关于参数所使用的词“预设”(诸如，预设定时和预设参考电平)是指在过程或算法中使用参数之前确定该参数的值。对于一些实施方式，在过程或算法开始之前确定参数的值。在其它实施方式中，在过程或算法期间但在过程或算法中使用参数之前确定该参数的值。
上述控制信号BL_BIAS、SEL_BL、BLDIS、PBSENSE、SA_CSOC、SA_PRE_N、SA_PRECH_N、SA_SENSE、SA_DISCH、SRST、PBSET和SSET没有输入到晶体管N1至13可以意味着根据预设定时向晶体管N1至N13输入截止电平的控制信号。
图5是例示向图4所示的页缓冲器的感测节点施加第一测试电压的实施方式的图，图6是例示向图4所示的页缓冲器的感测节点施加第二测试电压的实施方式的图，并且图7是示意性地例示用于向感测节点施加第一测试电压和第二测试电压的控制信号的信号波形的图。
参照图1、图2和图5，测试执行器103可以将位线偏置信号BL_BIAS、位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE输入到第一晶体管N1、第二晶体管N2、第四晶体管N4和第五晶体管N5，使得第一测试电压VEXT被施加到感测节点SO。因此，第一晶体管N1、第二晶体管N2、第四晶体管N4和第五晶体管N5可以导通，并且第三晶体管N3和第六晶体管N6至第九晶体管N9可以截止。在这种情况下，可以形成电连接第一晶体管N1、位线BL、第二晶体管N2、第四晶体管N4、公共感测节点CSO和第五晶体管N5的第一路径，并且可以通过第一路径(即，图5所示的虚线)向感测节点SO施加第一测试电压。
在实施方式中，响应于偏置晶体管(例如，第一晶体管N1)的导通和放电晶体管(例如，第三晶体管N3)的截止，感测节点SO的电位电平可以从第二电平(例如，低电平)改变为第一电平(例如，高电平)。
参照图7，在第一时间点t1，位线偏置信号BL_BIAS、位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以从第二电平(例如，低电平Low(低))改变为第一电平(例如，高电平High(高))。在第一时间点t1，位线放电信号BLDIS可以从第一电平改变为第二电平。
在与从第一时间点t1到第二时间点t2的时段相对应的第一时段期间，位线偏置信号BL_BIAS、位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以保持第一电平，并且位线放电信号BLDIS可以保持第二电平。在第一时段期间可以向感测节点SO施加第一测试电压VEXT。
参照图1、图2和图6，测试执行器103可以向第二晶体管N2至第五晶体管N5输入位线选择信号SEL_BL、位线放电信号BLDIS、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE，使得第二测试电压(例如，地)被施加至感测节点SO。因此，第二晶体管N2至第五晶体管N5可以导通，并且第一晶体管N1和第六晶体管N6至第九晶体管N9可以截止。在这种情况下，可以形成电连接位线BL、第二晶体管N2、第三晶体管N3、第四晶体管N4、公共感测节点CSO和第五晶体管N5的第二路径，并且可以通过第二路径向感测节点SO施加第二测试电压。
参照图7，在第二时间点t2，位线偏置信号BL_BIAS可以从第一电平(例如，高电平High)改变为第二电平(例如，低电平Low)。在第二时间点t2，位线放电信号BLDIS可以从第二电平改变为第一电平。位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以是第一电平。
在与从第二时间点t2到第三时间点t3的时段相对应的第二时段期间，位线偏置信号BL_BIAS可以保持第二电平，并且位线选择信号SEL_BL、页缓冲器感测信号PBSENSE、感测节点感测信号SA_SENSE和位线放电信号BLDIS可以保持第一电平。可以在第二时段期间向感测节点SO施加第二测试电压。
在实施方式中，响应于偏置晶体管(例如，第一晶体管N1)的截止以及放电晶体管(例如，第三晶体管N3)的导通，感测节点SO的电位电平可以从第一电平(例如，高电平)改变为第二电平(例如，低电平)。
如图1、图2和图7所示，测试执行器103可以在与从第一时间点t1至第二时间点t2相对应的第一时段期间，向感测节点SO施加第一测试电压VEXT，并且在与从第二时间点t2到第三时间点t3相对应的第二时段期间，向感测节点SO施加第二测试电压。然而，本公开不限于此。
尽管未示出，但是测试执行器103可以在与从第一时间点t1到第二时间点t2的时段相对应的第一时段期间，向感测节点SO施加第二测试电压，并且在与从第二时间点t2到第三时间点t3的时段相对应的第二时段期间，向感测节点SO施加第一测试电压VEXT。
类似地，如图7所示，在与从第一时间点t1到第二时间点t2的时段相对应的第一时段期间，第一电平的位线偏置信号BL_BIAS和第二电平的位线放电信号BLDIS可以输入到测试电压传送组件310。在与从第二时间点t2到第三时间点t3的时段相对应的第二时段期间，第二电平的位线偏置信号BL_BIAS和第一电平的位线放电信号BLDIS可以输入到测试电压传送组件310。然而，本公开不限于此。
例如，测试执行器103可以在向测试电压传送组件310提供第一电平的位线偏置信号BL_BIAS之后，向测试电压传送组件310提供第一电平的位线放电信号BLDIS。
尽管未示出，但是在第一时段期间，第二电平的位线偏置信号BL_BIAS和第一电平的位线放电信号BLDIS可以输入到测试电压传送组件310，并且在第二时段期间，第一电平的位线偏置信号BL_BIAS和第二电平的位线放电信号BLDIS可以输入到测试电压传送组件310。
例如，测试执行器103可以在向测试电压传送组件310提供第一电平的位线放电信号BLDIS之后，向测试电压传送组件310提供第一电平的位线偏置信号BL_BIAS。
图8是例示检测图4所示的页缓冲器的感测节点的缺陷的实施方式的图。
参照图4和图8，测试执行器103可以在向感测节点SO施加第一测试电压VEXT和第二测试电压之后执行将感测节点SO的电位电平从第二电平(例如，低电平)改变为第一电平(例如，高电平)的预充电操作。
参照图4和图8，例如，在第一时间点t1，位线偏置信号BL_BIAS、位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以从第二电平改变为第一电平。位线放电信号BLDIS可以从第一电平改变为第二电平。在这种情况下，可以通过第一测试电压VEXT来增加感测节点SO的电位电平。
在第二时间点t2，位线偏置信号BL_BIAS可以从第一电平改变为第二电平。位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以保持第一电平。位线放电信号BLDIS可以保持第二电平。另外，感测节点SO的电位电平可以从第二电平改变为第一电平。也就是说，感测节点SO可以被预充电至第一电平。
在从第一时间点t1到第三时间点t3的时段期间，位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以保持第一电平，并且位线放电信号BLDIS可以保持第二电平。
在感测节点SO被预充电之后，测试执行器103可以通过使用感测锁存器330的感测值，响应于感测节点SO的电位电平从第一电平改变为小于预设参考电平而检测感测节点SO的缺陷。
在第三时间点t3，位线选择信号SEL_BL、页缓冲器感测信号PBSENSE和感测节点感测信号SA_SENSE可以从第一电平改变为第二电平。位线放电信号BLDIS可以从第二电平改变为第一电平。这里，当感测节点SO的电位电平被保持为第一电平时，感测节点SO的状态可以被检测为正常状态Normal(正常)。当感测节点SO的电位电平从第一电平减小并且感测节点SO的电位电平小于参考电平时，感测节点SO的状态可以被检测为缺陷状态Defect(缺陷)。
图9是例示根据本公开的实施方式的操作存储器装置的方法的流程图。
参照图1和图9，存储器装置100依次施加第一测试电压和第二测试电压(S110)。
例如，测试执行器103可以通过位线向页缓冲器102的感测节点依次施加第一测试电压和第二测试电压。
例如，测试执行器103可以向页缓冲器102提供指示向感测节点施加第一测试电压的位线偏置信号，并且可以在提供位线偏置信号之后向页缓冲器102施加指示向感测节点施加第二测试电压的位线放电信号。
作为另一示例，测试执行器103可以向页缓冲器102提供指示向感测节点施加第二测试电压的位线放电信号，并且可以在提供位线放电信号之后向页缓冲器102施加指示向感测节点施加第一测试电压的位线偏置信号。
在实施方式中，随着施加第一测试电压，感测节点的电位电平可以从第二电平改变为第一电平。
在实施方式中，随着施加第二测试电压，感测节点的电位电平可以被改变为低于第一电平的第二电平。
存储器装置100执行预充电操作，使得感测节点的电位变为逻辑高(S120)。
例如，在向感测节点施加第一测试电压和第二测试电压之后，测试执行器103可以执行将感测节点的电位电平从第二电平改变为高于第二电平的第一电平的预充电操作。
存储器装置100感测感测节点的电位电平(S130)，并确定感测节点的电位电平是否小于预设参考电平(S140)。
例如，测试执行器103可以在特定时间点将位线选择信号、页缓冲器感测信号和感测节点感测信号从第一电平改变为第二电平，并且可以将位线放电信号从第一电平改变为第二电平。在这种情况下，感测节点的电位电平可以保持为第一电平或从第一电平下降。
当感测节点的电位电平小于参考电平(S140，是)时，存储器装置100确定感测节点是有缺陷的(S150)。
当感测节点的电位电平等于或大于参考电平(S140，否)时，存储器装置100确定感测节点是正常的(S160)。
图10是例示根据本公开的实施方式的存储器控制器的图。
参照图1和图10，存储器控制器200可以包括处理器210、RAM 220、纠错电路230、ROM 260、主机接口270和闪存接口280。
处理器210可以控制存储器控制器200的整体操作。
RAM 220可以用作存储器控制器200的缓冲存储器、缓存存储器、操作存储器等。例如，缓冲存储器可以是RAM 220，并且在实施方式中，缓冲存储器可以是SRAM。
ROM 260可以以固件形式存储存储器控制器200进行操作所需的各种信息。
存储器控制器200可以通过主机接口270与外部装置(例如，主机400、应用处理器等)通信。
存储器控制器200可以通过闪存接口280与存储器装置100通信。存储器控制器200可以通过闪存接口280向存储器装置100发送命令CMD、地址ADDR、控制信号CTRL等并且接收数据DATA。
例如，闪存接口280可以包括NAND接口。
图11是例示应用根据本公开的实施方式的储存装置的存储卡系统的框图。
参照图1和图11，存储卡系统2000包括存储器装置2100、存储器控制器2200和连接器2300。
例如，存储器装置2100可以由诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电式RAM(FRAM)和自旋转移力矩磁性RAM(STT-MRAM)之类的各种非易失性存储器元件构成。
存储器控制器2200连接到存储器装置2100。存储器控制器2200被配置为访问存储器装置2100。例如，存储器控制器2200可以被配置为控制存储器装置2100的读取操作、写入操作、擦除操作和后台操作。存储器控制器2200被配置为提供存储器装置2100和主机400之间的接口。存储器控制器2200被配置为驱动用于控制存储器装置2100的固件。存储器控制器2200可以与参照图1描述的存储器控制器200等同地实现。
例如，存储器控制器2200可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和纠错电路之类的组件。
存储器控制器2200可以通过连接器2300与外部装置通信。存储器控制器2200可以根据特定的通信标准与外部装置(例如，主机400)通信。例如，存储器控制器2200被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI-快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和NVMe之类的各种通信标准中的至少一种与外部装置通信。例如，连接器2300可以由以上描述的各种通信标准中的至少一种来定义。
存储器装置2100和存储器控制器2200可以集成到一个半导体装置中以构造存储卡。例如，存储器控制器2200和存储器装置2100可以集成到一个半导体装置中，以构造诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)和通用闪存(UFS)之类的存储卡。
图12是例示应用根据本公开的实施方式的储存装置的固态驱动器(SSD)系统的框图。
参照图1和图12，SSD系统包括主机400和SSD 3000。
SSD 3000通过信号连接器3001与主机400交换信号SIG，并通过电源连接器3002接收电源PWR。SSD 3000包括SSD控制器3200，多个闪存3100_1、3100_2和3100_n，辅助电源装置3300和缓冲存储器3400。
根据本公开的实施方式，SSD控制器3200可以执行参照图1描述的存储器控制器200的功能。
SSD控制器3200可以响应于从主机400接收的信号SIG而控制多个闪存3100_1、3100_2和3100_n。例如，信号SIG可以是基于主机400和SSD 3000之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI-快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和NVMe之类的接口中的至少一个接口所限定的信号。
辅助电源装置3300通过电源连接器3002连接到主机400。辅助电源装置3300可以从主机400接收电源PWR并且可以对电源进行充电。当来自主机400的电源不平稳时，辅助电源装置3300可以提供SSD 3000的电源。例如，辅助电源装置3300可以位于SSD 3000中或者可以位于SSD 3000外部。例如，辅助电源装置3300可以位于主板上，并且可以向SSD 3000提供辅助电源。
缓冲存储器3400可以临时存储数据。例如，缓冲存储器3400可以临时存储从主机400接收的数据或从多个闪存3100_1、3100_2和3100_n接收的数据，或者可以临时存储闪存3100_1、3100_2和3100_n的元数据(例如，映射表)。缓冲存储器3400可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之类的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器。
图13是例示应用根据本公开的实施方式的储存装置的用户系统的框图。
参照图13，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
应用处理器4100可以驱动用户系统4000中所包括的组件、操作系统(OS)、用户程序等。例如，应用处理器4100可以包括控制应用处理器4100中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被提供为片上系统(SoC)。
存储器模块4200可以作为用户系统4000的主存储器、操作存储器、缓冲存储器或缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM、和LPDDR3SDRAM之类的易失性随机存取存储器，或者诸如PRAM、ReRAM、MRAM和FRAM之类的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可以基于层叠式封装(POP)来进行封装，并且被提供为一个半导体封装件。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、Bluetooth(蓝牙)和Wi-Fi之类的无线通信。例如，网络模块4300可以包括在应用处理器4100中。
储存模块4400可以存储数据。例如，储存模块4400可以存储从应用处理器4100接收到的数据。另选地，储存模块4400可以向应用处理器4100发送储存模块4400中所存储的数据。例如，储存模块4400可以用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存之类的非易失性半导体存储器元件来实现。例如，储存模块4400可以被提供为用户系统4000的外部驱动器以及诸如存储卡之类的可移除储存装置(可移除驱动器)。
例如，储存模块4400可以与参考图1描述的储存装置1000相同地操作。储存模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置100相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或指令或者用于向外部装置输出数据的接口。例如，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像头、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
相关申请的交叉引用
本申请要求于2020年9月14日在韩国知识产权局提交的韩国专利申请No.10-2020-0117889的优先权，其全部公开内容通过引用合并于此。

Claims (15)

1.一种存储器装置，该存储器装置包括：
存储器单元，所述存储器单元连接到位线；
页缓冲器，所述页缓冲器存储要存储在所述存储器单元中的数据；以及
测试执行器，所述测试执行器控制所述页缓冲器以通过所述位线向所述页缓冲器的感测节点依次施加第一测试电压和电平低于所述第一测试电压的电平的第二测试电压，并且根据所述感测节点的电位电平是否改变来检测所述感测节点的缺陷；
其中，所述页缓冲器包括：
测试电压传送组件，所述测试电压传送组件向所述感测节点传送所述第一测试电压或所述第二测试电压；
感测节点连接器，所述感测节点连接器将所述位线和所述感测节点电连接；以及
感测锁存器，所述感测锁存器锁存与所述感测节点的所述电位电平相对应的感测值并且向所述测试执行器提供所述感测值。
2.根据权利要求1所述的存储器装置，其中，响应于从外部控制器输入的测试命令，所述测试执行器控制所述页缓冲器以通过所述位线向所述页缓冲器的所述感测节点依次施加所述第一测试电压和电平低于所述第一测试电压的电平的所述第二测试电压，并且根据所述感测节点的所述电位电平是否改变来检测所述感测节点的缺陷。
3.根据权利要求1所述的存储器装置，其中，所述测试执行器依次地向所述页缓冲器提供位线偏置信号以向所述感测节点施加所述第一测试电压并且向所述页缓冲器提供位线放电信号以向所述感测节点施加所述第二测试电压。
4.根据权利要求3所述的存储器装置，其中，所述测试执行器向所述测试电压传送组件提供所述位线偏置信号，然后向所述测试电压传送组件提供所述位线放电信号。
5.根据权利要求3所述的存储器装置，其中，所述测试执行器向所述测试电压传送组件提供所述位线放电信号，然后向所述测试电压传送组件提供所述位线偏置信号。
6.根据权利要求3所述的存储器装置，其中，所述测试电压传送组件响应于所述位线偏置信号而向所述位线提供所述第一测试电压，并且响应于所述位线放电信号而向所述位线提供所述第二测试电压。
7.根据权利要求6所述的存储器装置，其中，所述测试电压传送组件包括：
偏置晶体管，所述偏置晶体管响应于所述位线偏置信号而导通；以及
放电晶体管，所述放电晶体管响应于所述位线放电信号而导通。
8.根据权利要求7所述的存储器装置，其中，所述感测节点的所述电位电平响应于所述偏置晶体管的导通和所述放电晶体管的截止而改变为第一电平，并且响应于所述偏置晶体管的截止和所述放电晶体管的导通而改变为低于所述第一电平的第二电平。
9.根据权利要求1所述的存储器装置，其中，所述测试执行器向所述感测节点连接器提供连接信号以将所述位线和所述感测节点连接。
10.根据权利要求1所述的存储器装置，其中，所述测试执行器在向所述感测节点施加所述第一测试电压和所述第二测试电压之后执行预充电操作，所述预充电操作将所述感测节点的所述电位电平从第二电平改变为高于所述第二电平的第一电平，并且响应于所述感测节点的所述电位电平从所述第一电平改变为小于预设参考电平而检测所述感测节点的缺陷。
11.一种操作存储器装置的方法，该方法包括以下步骤：
通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于所述第一测试电压的电平的第二测试电压；以及
根据所述感测节点的电位电平是否改变为小于预设参考电平来检测所述感测节点的缺陷。
12.根据权利要求11所述的方法，其中，向所述感测节点施加所述第一测试电压和所述第二测试电压的步骤包括以下步骤：
向所述页缓冲器提供位线偏置信号以向所述页缓冲器的所述感测节点施加所述第一测试电压；以及
在提供所述位线偏置信号之后，向所述页缓冲器提供位线放电信号以向所述页缓冲器的所述感测节点施加所述第二测试电压。
13.根据权利要求11所述的方法，其中，向所述感测节点施加所述第一测试电压和所述第二测试电压的步骤包括以下步骤：
向所述页缓冲器提供位线放电信号以向所述页缓冲器的所述感测节点施加所述第二测试电压；以及
在提供所述位线放电信号之后，向所述页缓冲器提供位线偏置信号以向所述页缓冲器的所述感测节点施加所述第一测试电压。
14.根据权利要求11所述的方法，其中，检测所述感测节点的缺陷的步骤包括以下步骤：
在向所述感测节点施加所述第一测试电压和所述第二测试电压之后，执行将所述感测节点的所述电位电平从第二电平改变为高于所述第二电平的第一电平的预充电操作；以及
响应于所述感测节点的所述电位电平从所述第一电平改变为小于所述预设参考电平而检测所述感测节点的缺陷。
15.根据权利要求11所述的方法，其中，所述感测节点的所述电位电平随着施加所述第一测试电压而被改变为第一电平，并且随着施加所述第二测试电压而被改变为低于所述第一电平的第二电平。
CN202110439854.XA 2020-09-14 2021-04-23 存储器装置及操作存储器装置的方法 Pending CN114187938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200117889A KR20220035755A (ko) 2020-09-14 2020-09-14 메모리 장치 및 그 동작 방법
KR10-2020-0117889 2020-09-14

Publications (1)

Publication Number Publication Date
CN114187938A true CN114187938A (zh) 2022-03-15

Family

ID=80601299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110439854.XA Pending CN114187938A (zh) 2020-09-14 2021-04-23 存储器装置及操作存储器装置的方法

Country Status (3)

Country Link
US (1) US11462285B2 (zh)
KR (1) KR20220035755A (zh)
CN (1) CN114187938A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816138B1 (ko) 2005-12-26 2008-03-21 주식회사 하이닉스반도체 플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드 커플링 검사 방법
KR100935722B1 (ko) 2007-06-29 2010-01-08 주식회사 하이닉스반도체 플래시 메모리소자의 테스트 방법
KR101003866B1 (ko) * 2009-05-29 2010-12-30 주식회사 하이닉스반도체 불휘발성 메모리 소자의 비트라인 누설 전류 테스트 방법
KR101053538B1 (ko) * 2009-11-27 2011-08-03 주식회사 하이닉스반도체 테스트 회로, 이를 이용한 비휘발성 반도체 메모리 장치 및 테스트 방법
KR20130072668A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
US11462285B2 (en) 2022-10-04
US20220084612A1 (en) 2022-03-17
KR20220035755A (ko) 2022-03-22

Similar Documents

Publication Publication Date Title
US11244736B2 (en) Memory device and method of operating the same
US11600338B2 (en) Memory device and method of operating the memory device
KR20220020710A (ko) 테스트 회로, 메모리 장치, 저장 장치 및 그 동작 방법
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
TW202125268A (zh) 儲存裝置及其操作方法
US11776657B2 (en) Page buffer, memory device including the page buffer and operating method thereof
CN114360621A (zh) 存储装置、其操作方法及控制电路
CN114356209A (zh) 存储装置及其操作方法
CN113299332A (zh) 存储器控制器及其操作方法
CN112783431A (zh) 存储装置及其操作方法
US11996155B2 (en) Memory device and method of operating the same
CN112825260B (zh) 存储器装置及其操作方法
CN115954032A (zh) 存储器装置及其操作方法
TW202223890A (zh) 記憶體裝置及其操作方法
CN113889167A (zh) 存储器装置及其操作方法
US11462285B2 (en) Memory device and method of operating the memory device
US11482291B2 (en) Memory device and method of operating the same
US11789650B2 (en) Storage device and method of operating the same
CN112927734B (zh) 存储器装置及其操作方法
US11282570B2 (en) Storage device and method of operating the same
US20230395169A1 (en) Memory device and method of operating the same
US11475965B2 (en) Memory device and operating method thereof
KR20220150147A (ko) 메모리 장치 및 그 동작 방법
KR20220111577A (ko) 메모리 장치 및 그 동작 방법
CN116543820A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination