CN116543820A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN116543820A
CN116543820A CN202210960310.2A CN202210960310A CN116543820A CN 116543820 A CN116543820 A CN 116543820A CN 202210960310 A CN202210960310 A CN 202210960310A CN 116543820 A CN116543820 A CN 116543820A
Authority
CN
China
Prior art keywords
bit number
program
memory
voltage
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210960310.2A
Other languages
English (en)
Inventor
辛弦燮
郭东勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116543820A publication Critical patent/CN116543820A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本文提供的可以是存储器装置及其操作方法。该存储器装置可以包括：多个存储器单元；编程操作执行器，其被配置为对多个存储器单元执行多个编程循环；步进电压计算器，其被配置为计算步进电压，步进电压是任意两个连续编程循环中施加的编程电压之间的幅度差；参考位确定器，其被配置为基于步进电压的幅度来确定参考失败位数；以及验证结果生成器，其被配置为基于参考失败位数与多个存储器单元当中的在多个编程循环当中的编程循环中所包括的验证操作中识别出的导通单元的数量之间的比较结果，来生成验证结果信息。

Description

存储器装置及其操作方法
技术领域
本公开的各种实施方式涉及电子装置，并且更具体地，涉及存储器装置及操作该存储器装置的方法。
背景技术
存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)之类的半导体实现的储存装置。存储器装置基本上分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是在供电中断时所存储的数据丢失的存储器装置。易失性存储器装置的代表性示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置是即使在供电中断时也保留所存储的数据的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存基本上分类为NOR型和NAND型。
发明内容
本公开的实施方式可以提供一种存储器装置。存储器装置可以包括：多个存储器单元；编程操作执行器，其被配置为对多个存储器单元执行多个编程循环；步进电压计算器，其被配置为计算步进电压，步进电压是在多个编程循环当中的任意两个连续编程循环中施加的编程电压之间的幅度差；参考位确定器，其被配置为基于步进电压的幅度来确定参考失败位数；以及验证结果生成器，其被配置为基于参考失败位数与多个存储器单元当中的在多个编程循环当中的编程循环中所包括的验证操作中识别出的导通单元的数量之间的比较结果，来生成验证结果信息。
本公开的实施方式可以提供一种操作包括多个存储器单元的存储器装置的方法。该方法可以包括：对多个存储器单元执行多个编程循环；计算步进电压，步进电压是在多个编程循环当中的任意两个连续编程循环中施加的编程电压之间的幅度差；基于步进电压的幅度确定参考失败位数；以及基于参考失败位数与多个存储器单元当中的在多个编程循环当中的编程循环中所包括的验证操作中识别出的导通单元的数量之间的比较结果，生成验证结果信息。
本公开的实施方式可以提供一种存储器装置。该存储器装置可以包括多个存储器单元；编程操作执行器，其被配置为对多个存储器单元执行多个编程循环；验证结果生成器，其被配置为基于参考失败位数与多个存储器单元当中的在多个编程循环当中的每一个中所包括的验证操作中识别出的导通单元的数量之间的比较结果，生成验证结果信息，其中，在多个编程循环中的每一个中使用的编程电压的幅度针对多个编程循环中的每个后续编程循环增加步进电压，以及随着步进电压的幅度增加，参考失败位数具有更大的位数。
附图说明
图1是例示了包括根据本公开的实施方式的存储器装置的存储器系统的图。
图2是例示了图1的存储器装置的结构的图。
图3是例示了图2的多个存储块BLK1至BLKz中的任一个的结构的图。
图4是例示了基于存储器装置的编程操作的多个存储器单元的阈值电压分布的图。
图5是例示了存储器装置的编程操作的图。
图6是例示了存储器装置的编程操作中的验证操作的图。
图7是例示了根据本公开的实施方式的存储器装置的编程操作的图。
图8是例示了编程电压信息储存器的图。
图9是例示了与步进电压的幅度相对应的第一参考位数的图。
图10是例示了与编程操作和擦除操作的次数对应的第二参考位数的图。
图11是例示了与字线的位置对应的第三参考位数的图。
图12是例示了考虑到步进电压的幅度、编程操作和擦除操作的次数以及字线的位置而确定的参考失败位数的图。
图13是例示了根据本公开的实施方式的存储器装置的编程操作的流程图。
图14是例示了应用根据本公开的实施方式的存储器系统的存储卡系统的框图。
图15是例示了应用根据本公开的实施方式的存储器系统的固态驱动器(SSD)系统的框图。
图16是例示了应用根据本公开的实施方式的存储器系统的用户系统的框图。
具体实施方式
例示了本说明书中或者本申请中介绍的本公开的实施方式中的具体结构或功能描述以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式实践并且不应被解释为限于本说明书或本申请中描述的实施方式。
图1是例示了包括根据本公开的实施方式的存储器装置的存储器系统的图。
参照图1，存储器系统50可以包括存储器装置100和存储器控制器200。存储器系统50可以是在诸如移动电话、智能电话、MP3播放器、笔记本电脑、台式电脑、游戏机、TV、平板PC或车载信息娱乐系统之类的主机300的控制下存储数据的装置。
存储器系统50可以基于作为用于与主机300通信的手段的主机接口被制造为各种类型的储存装置中的任何一种。例如，存储器系统50可以被实现为各种类型的储存装置中的任何一种，例如，固态磁盘(SSD)、多媒体卡(诸如MMC、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)或微型MMC)、安全数字卡(诸如SD、迷你SD或微型SD)、通用串行总线(USB)储存装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型储存装置、外围组件互连(PCI)卡型储存装置、快速PCI(PCI-E)卡型储存装置、紧凑型闪存(CF)卡、智能媒体卡和记忆棒。
存储器系统50可以以诸如封装体叠层(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)或晶圆级层叠封装(WSP)之类的各种类型的封装形式中的任何一种来制造。
存储器装置100可以存储数据。存储器装置100可以响应于存储器控制器200的控制而操作。存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括存储数据的多个存储器单元。
多个存储器单元中的每一个可以实现为能够存储一位数据的单级单元(SLC)、能够存储两位数据的多级单元(MLC)、能够存储三位数据的三级单元(TLC)、或能够存储四位数据的四级单元(QLC)。
存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个存储器单元。单个存储块可以包括多个页。在实施方式中，页可以是在存储器装置100中存储数据或读取存储器装置100中所存储的数据的单位。存储块可以是擦除数据的单位。
在实施方式中，存储器装置100可以实现为双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻RAM(RRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、铁电RAM(FRAM)或自旋转移力矩RAM(STT-RAM)。在本说明书中，为了便于描述，假设存储器装置100为NAND闪存。
存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问存储器单元阵列的由地址所选择的区域。存储器装置100可以对由地址所选择的区域执行由命令指示的操作。例如，存储器装置100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在写入操作期间，存储器装置100可以将数据编程到由地址所选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除存储在由地址选择的区域中的数据。
在实施方式中，编程操作可以包括多个编程循环。每个编程循环可以包括编程电压施加操作和验证操作。编程电压施加操作可以是通过使用编程电压来增加多个存储器单元的阈值电压的操作。验证操作可以是识别每个存储器单元的阈值电压是否已经达到对应于目标编程状态的阈值电压的操作。在实施方式中，可以针对多个编程状态中的每一个执行验证操作。可以在每个编程循环中执行针对所有编程状态的验证操作，或者另选地，可以仅在预设编程循环中执行针对所有编程状态的验证操作。在其它实施方式中，可以预设与每个编程循环中要执行的验证操作相对应的编程状态。
详细地，验证操作可以是识别多个存储器单元的阈值电压是否大于验证电压的操作。例如，在验证操作中具有大于验证电压的阈值电压的多个存储器单元可以被识别为“截止单元”。截止单元可以由逻辑值“0”表示。在验证操作中被识别为“截止单元”的多个存储器单元的阈值电压可以被确定为已经达到对应于目标编程状态的阈值电压。另一方面，在验证操作期间，具有小于或等于验证电压的阈值电压的多个存储器单元可以被识别为“导通单元”。导通单元可以由逻辑值“1”表示。在验证操作中被识别为“导通单元”的多个存储器单元的阈值电压可以被确定为没有达到与目标编程状态相对应的阈值电压。
执行验证操作的结果可以指示“验证通过”或“验证失败”。验证通过可以指示被识别为导通单元的存储器单元的数量小于参考失败位数的情况。验证失败可以指示被识别为导通单元的存储器单元的数量等于或大于参考失败位数的情况。也就是说，参考失败位数可以是用于确定“验证通过”和“验证失败”中的哪一个对应于验证操作的结果的参考位数。
存储器控制器200可以控制存储器系统50的整体操作。
当向存储器系统50施加电力时，存储器控制器200可以运行固件(FW)。当存储器装置100是闪存装置时，固件(FW)可以包括控制与主机300的通信的主机接口层(HIL)、控制主机300和存储器装置100之间的通信的闪存转换层(FTL)、以及控制与存储器装置100的通信的闪存接口层(FIL)。
在实施方式中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且可以将逻辑块地址(LBA)转换成物理块地址(PBA)，该PBA指示存储器装置100中所包括的并且要在其中存储数据的多个存储器单元的地址。在本说明书中，术语“逻辑块地址(LBA)”和“逻辑地址”可以互换使用。在本说明书中，术语“物理块地址(PBA)”和“物理地址”可以互换使用。
存储器控制器200可以响应于从主机300接收到的请求而控制存储器装置100，使得执行写入操作、读取操作或擦除操作。在写入操作期间，存储器控制器200可以向存储器装置100提供写入命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。
在实施方式中，存储器控制器200可以自主地生成命令、地址和数据，而不管是否接收到来自主机300的请求，并且可以将所生成的命令、地址和数据发送给存储器装置100。例如，存储器控制器200可以向存储器装置100提供用于执行在执行损耗均衡、读取回收、垃圾收集等中涉及的读取操作和写入操作所需的命令、地址和数据。
在实施方式中，存储器控制器200可以控制至少两个存储器装置100。在这种情况下，存储器控制器200可以基于交织方案控制存储器装置100以提高操作性能。交织方案可以是用于控制存储器装置100使得至少两个存储器装置100的操作彼此交叠的方案。
主机300可以使用诸如以下的各种通信方法中的至少一种与存储器系统50进行通信：通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、快速PCI(PCIe)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。
图2是例示了图1的存储器装置的结构的图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz可以通过行线RL联接到地址解码器121。存储块BLK1至BLKz通过位线BL1至BLm联接到页缓冲器组123。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。多个存储器单元当中的联接到相同字线的多个存储器单元被定义为一页。换言之，存储器单元阵列110可以包括多个页。在本公开的实施方式中，存储器单元阵列110中包括的存储块BLK1至BLKz中的每一个可以包括多个虚设单元。对于虚设单元，一个或更多个虚设单元可以串联联接在漏极选择晶体管和多个存储器单元之间以及源极选择晶体管和多个存储器单元之间。
存储器装置100的多个存储器单元中的每一个可以实现为能够存储一位数据的单级单元(SLC)、能够存储两位数据的多级单元(MLC)、能够存储三位数据的三级单元(TLC)、或者能够存储四位数据的四级单元(QLC)。
外围电路120可以驱动存储器单元阵列110。在示例中，外围电路120可以在控制逻辑130的控制下驱动存储器单元阵列110使得执行编程操作、读取操作和擦除操作。在其它示例中，外围电路120可以在控制逻辑130的控制下将各种操作电压施加到行线RL和位线BL1至BLm或者将所施加的电压放电。
外围电路120可以包括地址解码器121、电压发生器122、页缓冲器组123、数据输入/输出电路124和感测电路125。
地址解码器121通过行线RL联接到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施方式，字线可以包括正常字线和虚设字线。根据实施方式，行线RL还可以包括管道选择线。
地址解码器121可以在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121可以对接收到的地址ADDR当中的块地址进行解码。地址解码器121可以根据解码后的块地址选择存储块BLK1至BLKz中的至少一个。地址解码器121可以对接收到的地址ADDR当中的行地址RADD进行解码。地址解码器121可以通过根据解码后的行地址RADD将电压发生器122提供的电压施加到至少一条字线WL，来选择被选存储块的至少一条字线WL。
在编程操作期间，地址解码器121可以向被选字线施加编程电压并且向未选字线施加电平低于编程电压的电平的通过电压。在编程验证操作期间，地址解码器121可以向被选字线施加验证电压，并且向未选字线施加电平比验证电压的电平高的验证通过电压。
在读取操作期间，地址解码器121可以向被选字线施加读取电压并且向未选字线施加电平比读取电压的电平高的读取通过电压。
以存储块为基础执行存储器装置100的擦除操作。在擦除操作期间，输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以对块地址进行解码，并根据解码后的块地址选择一个存储块。在擦除操作期间，地址解码器121可以向联接到被选存储块的字线施加接地电压。
地址解码器121可以对接收到的地址ADDR中的列地址进行解码。经解码的列地址可以被传送到页缓冲器组123。在实施方式中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器之类的组件。
电压发生器122可以使用提供给存储器装置100的外部电源电压生成多个操作电压Vop。电压发生器122可以在控制逻辑130的控制下操作。
在实施方式中，电压发生器122可以通过调整外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压可以用作存储器装置100的操作电压。
在实施方式中，电压发生器122可以响应于操作信号OPSIG而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。电压发生器122可以使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压发生器122可以生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个未选读取电压。
电压发生器122可以包括用于接收内部电源电压以生成具有各种电压电平的多个操作电压Vop的多个泵浦电容器，并且可以在控制逻辑130的控制下通过选择性地启用多个泵浦电容器来生成多个操作电压Vop。
所生成的操作电压Vop可以由地址解码器121提供给存储器单元阵列110。
页缓冲器组123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm联接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm在控制逻辑130的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm可以向/从数据输入/输出电路124发送/接收数据DATA。在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收要存储的数据DATA。
在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以在编程脉冲被施加到被选字线时，通过位线BL1至BLm向被选存储器单元传送通过数据输入/输出电路124接收到的要存储的数据DATA。基于接收到的数据DATA，可以对被选页中的多个存储器单元进行编程。联接到被施加编程使能电压(例如，接地电压)的位线的多个存储器单元可以具有增加的阈值电压。联接到被施加编程禁止电压(例如，电源电压)的位线的多个存储器单元的阈值电压可以保持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过位线BL1至BLm从被选存储器单元中读取被选存储器单元中所存储的数据DATA。
在读取操作期间，页缓冲器组123可以通过位线BL1至BLm从被选页中的多个存储器单元读取数据DATA，并且可以将读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作期间，页缓冲器组123可以使位线BL1至BLm浮置。在实施方式中，页缓冲器组123可以包括列选择电路。
在实施方式中，在页缓冲器组123中所包括的多个页缓冲器中的一些页缓冲器中所存储的多条数据正被编程到存储器单元阵列110时，其余的页缓冲器可以从存储器控制器200接收新数据然后存储新数据。
数据输入/输出电路124可以通过数据线DL联接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124可以响应于控制逻辑130的控制而操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可以从外部控制器(未示出)接收要存储的数据DATA。在读取操作期间，数据输入/输出电路124可以向外部控制器输出从页缓冲器组123中所包括的第一页缓冲器PB1至第m页缓冲器PBm接收到的数据DATA。
在读取操作或验证操作期间，感测电路125可以响应于控制逻辑130所生成的使能位信号VRYBIT而生成参考电流，并且可以通过将从页缓冲器组123接收的感测电压VPB与由参考电流生成的参考电压进行比较，来向控制逻辑130输出通过信号或失败信号。使能位信号VRYBIT可以是参考失败位数。感测电压VPB的幅度可以基于被识别为导通单元的存储器单元的数量而改变。另选地，感测电压VPB的幅度可以基于被识别为截止单元的存储器单元的数量而改变。在实施方式中，感测电路125可以基于参考失败位数而生成参考电压，将该参考电压与基于被识别为导通单元的存储器单元的数量而确定的感测电压VPB进行比较，然后向控制逻辑130输出通过信号或失败信号。在示例中，当感测电压VPB的幅度小于参考电压的幅度时，感测电路125可以向控制逻辑130输出通过信号。在另一示例中，当感测电压VPB的幅度小于参考电压的幅度时，感测电路125可以向控制逻辑130输出失败信号。
控制逻辑130可以联接到地址解码器121、电压发生器122、页缓冲器组123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器装置100的整体操作。控制逻辑130可以响应于从外部装置传送的命令CMD而操作。
控制逻辑130可以通过响应于命令CMD和地址ADDR而生成各种类型的信号来控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和使能位信号VRYBIT。控制逻辑130可以向电压发生器122输出操作信号OPSIG，向地址解码器121输出行地址RADD，向页缓冲器组123输出页缓冲器控制信号PBSIGNALS，并且向感测电路125输出使能位信号VRYBIT。另外，控制逻辑130可以响应于从感测电路125输出的通过信号PASS或失败信号FAIL而确定验证操作已经通过还是失败。
图1所示的编程操作控制器140可以包括在图2所示的存储器装置100中。编程操作控制器140可以控制对多个存储器单元执行的编程操作。编程操作控制器140可以包括外围电路120和存储器单元阵列110。编程操作控制器140可以驱动存储器单元阵列110以执行编程操作。编程操作控制器140可以控制外围电路120，使得在编程操作中要使用的操作电压被施加到行线RL和位线BL1至BLm。
图1所示的编程操作控制器140可以包括页缓冲器组123和感测电路125。编程操作控制器140可以基于在验证操作期间被识别为导通单元的存储器单元的数量来确定感测电压VPB的幅度。编程操作控制器140可以基于参考失败位数来生成参考电压。编程操作控制器140可以通过将参考电压的幅度与感测电压VPB的幅度进行比较来确定验证通过或验证失败。编程操作控制器140可以基于执行验证操作的结果来确定是否要执行编程循环。
图3是例示了图2的多个存储块BLK1至BLKz中的任意一个的结构的图。
存储块BLKi指示图2所示的存储块BLK1至BLKz当中的任意一个存储块BLKi。
参照图3，彼此平行布置的多条字线可以联接在第一选择线和第二选择线之间。这里，第一选择线可以是源极选择线SSL，而第二选择线可以是漏极选择线DSL。详细地，存储块BLKi可以包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可以分别联接到串ST，而源极线SL可以共同联接到串ST。串ST可以被同等地配置，因此，将通过示例详细描述联接到第一位线BL1的串ST。
串ST可以包括串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。如图所示，单个串ST可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且可以包括比多个存储器单元MC1至MC16更多的存储器单元。
源极选择晶体管SST的源极可以联接到源极线SL，并且漏极选择晶体管DST的漏极可以联接到第一位线BL1。多个存储器单元MC1至MC16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。包括于不同串ST中的源极选择晶体管SST的栅极可以联接到源极选择线SSL，包括于不同串ST中的漏极选择晶体管DST的栅极可以联接到漏极选择线DSL，并且多个存储器单元MC1至MC16的栅极可以分别联接到多条字线WL1至WL16。多个存储器单元中的包括于不同串ST中但联接到相同字线的一组存储器单元可以被称为“物理页(PG)”。因此，存储块BLKi可以包括与字线WL1至WL16的数量相同数量的物理页(PG)。
一个存储器单元可以存储一位数据。该单元通常被指定为“单级单元(SLC)”。在这种情况下，一个物理页(PG)可以存储与一个逻辑页(LPG)对应的数据。与一个逻辑页(LPG)对应的数据可以包括与一个物理页(PG)中所包括的单元的数量相同数量的数据位。
一个存储器单元可以存储两位或更多位的数据。在这种情况下，一个物理页(PG)可以存储与两个或更多个逻辑页(LPG)对应的数据。
图4是例示了基于存储器装置的编程操作的多个存储器单元的阈值电压分布的图。
在图4中，图表的水平轴指示多个存储器单元的阈值电压Vth，并且图表的垂直轴指示存储器单元的数量(单元的#)。
参照图4，多个存储器单元的阈值电压分布可以基于编程操作从初始状态改变为最终编程状态。
在图4中，在使用其中一个存储器单元存储三位数据的TLC方案编程数据的假设下进行描述。
初始状态可以是未执行编程操作并且多个存储器单元的阈值电压分布处于擦除状态E的状态。
最终编程状态可以是被执行编程操作的多个存储器单元的阈值电压分布。被执行编程操作的多个存储器单元中的每一个可以具有对应于多个编程状态中的任何一个的阈值电压。例如，当以在一个存储器单元中存储三位数据的三级单元(TLC)方案来编程数据时，多个编程状态可以指示擦除状态E和第一编程状态PV1至第七编程状态PV7。在实施方式中，被执行编程操作的多个存储器单元中的每一个可以具有与擦除状态E或第一编程状态PV1至第七编程状态PV7中的任何一个相对应的阈值电压。通过编程操作，处于初始状态的每个存储器单元的阈值电压可以增加到与擦除状态E或第一编程状态PV1至第七编程状态PV7中的任何一个相对应的阈值电压。
每个存储器单元可以具有擦除状态E或编程状态PV1至PV7中的任何一个作为目标编程状态。可以基于要存储在对应存储器单元中的数据来确定目标编程状态。通过相应的编程操作，多个存储器单元可以具有与最终编程状态当中的目标编程状态相对应的阈值电压。
图5是例示了存储器装置的编程操作的图。
在图5中，图表的水平轴指示时间，并且其垂直轴指示被施加至字线的电压V。施加至字线的电压V可以包括编程电压Vpgm和验证电压V_vfy。
在图5中，假设通过使用其中一个存储器单元存储三位数据的TLC方案来编程数据。然而，本公开的范围不限于此，并且单个存储器单元可以被编程以存储两位数据或存储四位或更多位数据。
参照图5，存储器装置100的编程操作可以包括多个编程循环PL1至PLn。存储器装置100可以通过执行多个编程循环PL1至PLn来执行编程操作，使得联接至被选字线的每个被选存储器单元具有与多个编程状态中的任何一个相对应的阈值电压。例如，当以TLC方案对单个存储器单元进行编程时，存储器装置100可以通过执行多个编程循环PL1至PLn来执行编程操作，使得存储器单元具有与擦除状态E和第一编程状态PV1至第七编程状态PV7中的任何一个相对应的阈值电压。
多个编程循环PL1至PLn中的每一个可以包括编程电压施加操作(PGM步骤)和验证操作(验证步骤)。
编程电压施加操作(PGM步骤)可以是向联接到被选存储器单元的被选字线施加编程电压的操作。例如，存储器装置100可以在第一编程循环PL1中向联接到被选存储器单元的被选字线施加第一编程电压Vpgm1。在向被选字线施加第一编程电压Vpgm1之后，被选存储器单元的相应阈值电压可以是与多个编程状态当中的目标编程状态相对应的阈值电压。
验证操作(验证步骤)可以是向联接至被选存储器单元的被选字线施加验证电压的操作。验证操作(验证步骤)可以是确定被选存储器单元的相应阈值电压是否是与多个编程状态当中的目标编程状态相对应的阈值电压的操作。验证操作(验证步骤)可以是施加与被选存储器单元的各个目标编程状态相对应的验证电压的操作。
在实施方式中，在第一编程循环PL1中，在向联接到被选存储器单元的被选字线施加第一编程电压Vpgm1之后，存储器装置100可以向被选字线施加第一验证电压V_vfy1至第七验证电压V_vfy7。在这种情况下，可以通过使用第一验证电压V_vfy1对具有作为目标编程状态的第一编程状态的多个存储器单元执行验证操作(验证步骤)。可以通过使用第二验证电压V_vfy2对具有作为目标编程状态的第二编程状态的多个存储器单元执行验证操作(验证步骤)。可以通过使用第三验证电压V_vfy3对具有作为目标编程状态的第三编程状态的多个存储器单元执行验证操作(验证步骤)。可以通过使用第四验证电压V_vfy4对具有作为目标编程状态的第四编程状态的多个存储器单元执行验证操作(验证步骤)。可以通过使用第五验证电压V_vfy5对具有作为目标编程状态的第五编程状态的多个存储器单元执行验证操作(验证步骤)。可以通过使用第六验证电压V_vfy6对具有作为目标编程状态的第六编程状态的多个存储器单元执行验证操作(验证步骤)。可以通过使用第七验证电压V_vfy7对具有作为目标编程状态的第七编程状态的多个存储器单元执行验证操作(验证步骤)。验证电压V_vfy1到V_vfy7的幅度可以在从第一验证电压V_vfy1到第七验证电压V_vfy7的方向上增加。详细地，对于验证电压V_vfy1至V_vfy7的幅度，第一验证电压V_vfy1可以是最低的，而第七验证电压V_vfy7可以是最高的。然而，验证电压的数量不限于本实施方式。
可以确定已经通过了使用各个验证电压V_vfy1至V_vfy7的验证操作(验证步骤)的多个存储器单元具有对应于目标编程状态的阈值电压。已经通过了验证操作(验证步骤)的多个存储器单元可以在第二编程循环PL2中被禁止编程。可以向联接到被禁止编程的存储器单元的位线施加编程禁止电压。
可以确定在使用各个验证电压V_vfy1至V_vfy7的验证步骤中已经失败的多个存储器单元不具有与目标编程状态相对应的阈值电压。在验证步骤中已经失败的多个存储器单元可以执行第二编程循环PL2。
在第二编程循环PL2中，存储器装置100可以向联接到被选存储器单元的被选字线施加比第一编程电压Vpgm1高单位电压△Vpgm的第二编程电压Vpgm2。此后，存储器装置100可以以与第一编程循环PL1的验证操作(验证步骤)相同的方式执行第二编程循环PL2的验证操作(验证步骤)。
此后，存储器装置100可以以与第二编程循环PL2相同的方式执行后续编程循环预设次数。
在实施方式中，当在预设次数的编程循环内没有完成编程操作时，编程操作可能失败。当在预设次数的编程循环内完成了编程操作时，编程操作可以通过。可以基于所有被选存储器单元是否已经通过了验证操作(验证步骤)来确定编程操作是否完成。当所有被选存储器单元已经通过了验证操作(验证步骤)时，可能不执行后续的编程循环。
在实施方式中，可以基于增量步进脉冲编程(ISPP)方法来确定编程电压。随着多个编程循环PL1至PLn被重复，编程电压的电平可以分阶段(即，按照步进电压)增加或减少。换言之，步进电压可以是在多个编程循环PL1至PLn当中的任意两个连续编程循环中所施加的编程电压之间的幅度差。可以在存储器控制器200的控制下以各种形式确定在每个编程循环中使用的编程电压的施加次数、编程电压的电压电平、电压施加时间等。
图6是例示了存储器装置的编程操作中的验证操作的图。
参照图6，存储器装置100的编程操作可以包括多个编程循环PL1至PLn。多个编程循环PL1至PLn中的每一个可以包括编程电压施加操作(PGM步骤)和验证操作(验证步骤)。验证操作(验证步骤)可以包括感测时段(感测)和比较时段(比较)。
感测时段(感测)可以是以下时段：其中当向联接到被选存储器单元的被选字线施加验证电压时，感测基于被选存储器单元的阈值电压而变化的位线的电压。存储器装置100可以基于位线的变化电压来识别被选存储器单元的阈值电压。在示例中，当某个存储器单元的阈值电压大于验证电压时，联接到该存储器单元的位线的电压可以保持。这里，具有大于验证电压的阈值电压的存储器单元可以被识别为截止单元。被识别为“截止单元”的存储器单元的阈值电压可以被确定为已经达到与目标编程状态相对应的阈值电压。另一方面，当某个存储器单元的阈值电压小于或等于验证电压时，联接到该存储器单元的位线的电压可以降低。这里，具有小于或等于验证电压的阈值电压的存储器单元可以被识别为“导通单元”。被识别为“导通单元”的存储器单元的阈值电压可以被确定为没有达到与目标编程状态相对应的阈值电压。
比较时段可以是将被识别为导通单元的存储器单元的数量与参考失败位数进行比较的时段。参考失败位数可以是用于确定“验证通过”和“验证失败”中的哪一个对应于验证操作(验证步骤)的结果的参考位数。
图6的下部分所示的曲线图示出了随着存储器装置100执行多个编程循环PL1至PLn而变化的多个存储器单元的阈值电压分布。此外，图6的下部分所示的曲线图的水平轴指示多个存储器单元的阈值电压Vth，并且其垂直轴指示存储器单元的数量(单元的#)。
参照图6的下部分中的曲线图，多个编程循环PL1至PLn中的每一个可以包括比较时段(比较)。在多个编程循环PL1至PLn中的每一个的比较时段期间，存储器装置100可以将通过使用验证电压V_vfy被识别为导通单元的存储器单元的数量Num fb与参考失败位数Ref fb进行比较。在示例中，当通过使用验证电压V_vfy被识别为导通单元的存储器单元的数量Num fb小于参考失败位数Ref fb时，验证操作(验证步骤)可以通过。在另一示例中，当通过使用验证电压V_vfy被识别为导通单元的存储器单元的数量Num fb等于或大于参考失败位数Ref fb时，验证操作(验证步骤)可以失败。
然而，在编程电压施加操作(PGM步骤)期间，各个存储器单元的阈值电压增加的程度可能彼此不同。例如，在编程电压施加操作(PGM步骤)中，多个存储器单元中的任何一个的阈值电压可以比另一个存储器单元的阈值电压增加得更多。此外，在多个编程循环PL1至PLn中的任何一个中使用的编程电压的幅度可以比直接在所述一个编程循环之前的编程循环中使用的编程电压的幅度大步进电压。步进电压可以是在多个编程循环PL1至PLn当中的当前编程循环中使用的编程电压的幅度与在前一个编程循环中使用的编程电压的幅度之间的差。在示例中，当存储器装置100对被选存储器单元执行第二编程循环PL2的验证操作(验证步骤)时，步进电压可以是在第二编程循环PL2中使用的编程电压的幅度与在第一编程循环PL1中使用的编程电压的幅度之间的差。在另一示例中，步进电压可以是单位电压△Vpgm，如图5所示。
步进电压的幅度可以随着多个编程循环PL1至PLn的执行而增加。随着多个编程循环PL1至PLn的执行，步进电压的幅度可以增加，因此，具有大于验证电压V_vfy的阈值电压的存储器单元的数量可以增加。随着步进电压的幅度的增加，在验证操作(验证步骤)中确定通过或失败的参考失败位数Ref fb可以改变。例如，随着步进电压的幅度增加，参考失败位数Ref fb可以增加。
图7是例示了根据本公开的实施方式的存储器装置的编程操作的图。
参照图7，包括于存储器装置100中的编程操作控制器140可以包括编程操作执行器150、步进电压计算器160、参考位确定器170和验证结果生成器180。
编程操作执行器150可以是对从多个存储器单元中选择的多个存储器单元执行编程操作的电路。编程操作可以包括多个编程循环。每个编程循环可以包括编程电压施加操作和验证操作。
编程操作执行器150可以执行多个编程循环中的任何一个，并且之后可以将编程电压信息V_inf提供给步进电压计算器160。编程电压信息V_inf可以是关于在多个编程循环当中的一个编程循环中使用的编程电压的幅度的信息。编程操作执行器150可以将编程相关信息Pgm_inf提供给参考位确定器170。编程相关信息Pgm_inf可以包括对被选存储器单元执行的编程操作和擦除操作的次数以及关于联接到被选存储器单元的被选字线的位置的信息。
编程操作执行器150可以通过使用验证电压来识别被选存储器单元的阈值电压。编程操作执行器150可以向验证结果生成器180提供被选存储器单元当中的通过使用验证电压识别为导通单元的存储器单元的数量Num fb。
步进电压计算器160可以包括编程电压信息储存器161。
编程电压信息储存器161可以存储关于在多个编程循环当中的一个编程循环中使用的编程电压的幅度的信息。
步进电压计算器160可以基于编程电压信息储存器161中存储的关于编程电压幅度的信息来计算步进电压Vstep。更具体地，步进电压计算器160可以计算步进电压Vstep，步进电压Vstep是多个编程循环当中的任何一个编程循环中使用的编程电压的幅度与直接在所述一个编程循环之前的编程循环中使用的编程电压的幅度之间的差。换言之，步进电压Vstep可以是在多个编程循环当中的任意两个连续编程循环中施加的编程电压之间的幅度差。例如，假设编程操作执行器150在第一编程循环PL1和第二编程循环PL2中对被选存储器单元执行编程电压施加操作(PGM步骤)，参照图5。这里，步进电压计算器160可以将在第二编程循环PL2中施加到被选存储器单元的第二编程电压Vpgm2的幅度与在第一编程循环PL1中施加到被选存储器单元的第一编程电压Vpgm1的幅度之间的差确定为步进电压Vstep。
步进电压Vstep的幅度可以基于对被选存储器单元执行多个编程循环的程度而不同。详细地，步进电压Vstep的幅度可以基于多个编程循环的执行次数而增加。例如，参照图5，第二编程循环PL2中的步进电压Vstep的幅度(其是第二编程电压Vpgm2的幅度与第一编程电压Vpgm1的幅度之间的差)可以小于第n编程循环PLn中的步进电压Vstep的幅度(其是第n编程电压Vpgmn的幅度与第n-1编程电压Vpgmn-1的幅度之间的差)。
步进电压计算器160可以将计算出的步进电压Vstep提供给参考位确定器170。
参考位确定器170可以包括参考位信息储存器171。
参考位信息储存器171可以存储关于参考失败位数的信息。关于参考失败位数的信息可以包括与步进电压Vstep的幅度相对应的第一参考位数、与对被选存储器单元执行的编程操作和擦除操作的次数相对应的第二参考位数、以及与联接到被选存储器单元的被选字线的位置相对应的第三参考位数。
参考位确定器170可以是基于步进电压Vstep的幅度来确定参考失败位数Ref fb的电路。参考位确定器170可以接收由步进电压计算器160计算出的步进电压Vstep。在实施方式中，参考位确定器170可以通过使用参考位信息储存器171中存储的关于参考失败位数的信息，将与步进电压Vstep的幅度相对应的第一参考位数确定为参考失败位数Ref fb。第一参考位数可以随着步进电压Vstep的幅度增加而具有更大的位数。在其它实施方式中，参考位确定器170可以将第一参考位数和与对被选存储器单元执行的编程操作和擦除操作的次数相对应的第二参考位数的总和确定为参考失败位数Ref fb。随着对被选存储器单元执行的编程操作和擦除操作的次数增加，第二参考位数可以具有更大的位数。在其它实施方式中，参考位确定器170可以将第一参考位数和与联接到被选存储器单元的被选字线的位置相对应的第三参考位数的总和确定为参考失败位数Ref fb。随着被选字线的位置更接近选择线，第三参考位数可以具有更小的位数。选择线可以是漏极选择线DSL或源极选择线SSL，如图3所示。在其它实施方式中，参考位确定器170可以将第一参考位数、第二参考位数和第三参考位数的总和确定为参考失败位数Ref fb。
参考位确定器170可以使用参考位信息储存器171中存储的关于参考失败位数的信息来确定参考失败位数Ref fb，并且可以将参考失败位数Ref fb提供到验证结果生成器180。
验证结果生成器180可以是将被识别为导通单元的存储器单元的数量Num fb与参考失败位数Ref fb进行比较并且可以基于比较结果生成验证结果信息Vfy r的电路。详细地，当被识别为导通单元的存储器单元的数量Num fb小于参考失败位数Ref fb时，验证结果生成器180可以生成指示“通过”的验证结果信息Vfy r，并且可以将验证结果信息提供给编程操作执行器150。当被识别为导通单元的存储器单元的数量Num fb等于或大于参考失败位数Ref fb时，验证结果生成器180可以生成指示“失败”的验证结果信息Vfy r，并且可以将验证结果信息提供给编程操作执行器150。
此后，编程操作执行器150可以基于从验证结果生成器180提供的验证结果信息Vfy r确定是否要执行所述一个编程循环之后的编程循环。在示例中，当接收到指示“通过”的验证结果信息Vfy r时，编程操作执行器150可能不执行后续编程循环。在另一示例中，当接收到指示“通过”的验证结果信息Vfy r时，编程操作执行器150可以跳过后续编程循环中的验证操作。换言之，当接收到指示“通过”的验证结果信息Vfy r时，编程操作执行器150可以在后续编程循环中排除验证操作而仅执行编程电压施加操作。在另一个示例中，当接收到指示“失败”的验证结果信息Vfy r时，编程操作执行器150可以执行后续的编程循环。
图8是例示了编程电压信息储存器的图。
参照图8，包括于步进电压计算器160中的编程电压信息储存器161可以存储关于编程电压的幅度的信息。更具体地，编程电压信息储存器161可以存储关于在第一编程循环PL1的编程电压施加操作中使用的第一编程电压Vpgm1的幅度的信息。编程电压信息储存器161可以存储关于在范围从第二编程循环PL2至第n编程循环PLn的各个编程循环的各个编程电压施加操作中使用的、范围从第二编程电压Vpgm2至第n编程电压Vpgmn的编程电压的幅度的信息。以此方式，编程电压信息储存器161可以存储关于在多个编程循环的各个编程电压施加操作中使用的编程电压的幅度的信息。此外，图7中所示的步进电压计算器160可以基于编程电压信息储存器161中存储的关于编程电压的信息来计算步进电压。
图9是例示了与步进电压的幅度相对应的第一参考位数的图。
参照图9，参考位信息储存器171可以存储与步进电压的幅度相对应的第一参考位数。图9的表1和表2示出了要基于由图7所示的步进电压计算器160计算出的步进电压Vstep1和Vstep2的幅度来确定的第一参考位数Ref fb1和Ref fb11。在一个实施方式中，参照表1，当步进电压Vstep1的幅度大于400mV且小于或等于450mV时，可以确定第一参考位数Ref fb1为50。也就是说，与大于400mV且小于或等于450mV的步进电压Vstep1的幅度相对应的第一参考位数Ref fb1可以确定为50。此外，与大于450mV且小于或等于500mV的步进电压的幅度相对应的第一参考位数Ref fb1可以被确定为50+a。可以基于步进电压Vstep1的幅度落入的范围来确定第一参考位数Ref fb1。可以基于表1确定与步进电压Vstep1的幅度相对应的第一参考位数Ref fb1。此外，如表1所示，随着步进电压Vstep1的幅度增大，第一参考位数Ref fb1可以增加。
在实施方式中，参照表2，步进电压Vstep2的幅度可以规则地增加。换言之，步进电压Vstep2的幅度可以根据预设幅度增加。在表2中，作为示例提供了其中步进电压Vstep2的幅度增加50mV的情况。参照表2，当步进电压Vstep2的幅度为400mV时，第一参考位数Reffb11可以被确定为50。当步进电压Vstep2的幅度为450mV时，第一参考位数Ref fb11可以被确定为50+a。以此方式，可以基于表2确定与步进电压Vstep2的幅度相对应的第一参考位数Ref fb11。此外，随着步进电压Vstep2的幅度增大，第一参考位数Ref fb11可以增加。
图10是例示了与编程操作和擦除操作的次数相对应的第二参考位数的图。
参照图10，参考位信息储存器171可以存储与对被选存储器单元执行的编程操作和擦除操作的次数E/W Cnt相对应的第二参考位数Ref fb2。参照图10所示的表3，当对被选存储器单元执行的编程操作和擦除操作的次数E/W Cnt小于第一参考计数值Ref Cnt1时，第二参考位数Ref fb2可以为0。当对被选存储器单元执行的编程操作和擦除操作的次数E/W Cnt等于或大于第一参考计数值Ref Cnt1且小于第二参考计数值Ref Cnt2时，第二参考位数Ref fb2可以为b。当对被选存储器单元执行的编程操作和擦除操作的次数E/W Cnt等于或大于第二参考计数值Ref Cnt2且小于第三参考计数值Ref Cnt3时，第二参考位数Reffb2可以是2b。如表3所示，随着对被选存储器单元执行的编程操作和擦除操作的次数E/WCnt增加，第二参考位数Ref fb2可以增加。
图11是例示了与字线的位置相对应的第三参考位数的图。
参见图11中的表4，参考位信息储存器171可以存储与联接到被选存储器单元的被选字线的位置相对应的第三参考位数Ref fb3。在3D存储器单元结构中，存储器单元的特性可以基于存储器单元的位置而不同。详细而言，随着存储器单元被定位为越接近中央位置，存储器单元的特性可以越好。随着存储器单元被定位为越接近边缘，存储器单元的特性可以越差。
在图11中，假设在3D存储器单元结构中，联接到第八字线WL8的多个存储器单元是位于最中央位置的多个存储器单元。联接到第八字线WL8的多个存储器单元可以具有比其它存储器单元的存储器单元特性更好的存储器单元特性。也就是说，当向第八字线WL8施加编程电压时，联接至第八字线WL8的多个存储器单元的阈值电压增加的程度可以大于其它存储器单元的阈值电压增加的程度。与其它存储器单元相比，联接到第八字线WL8的多个存储器单元可以包括具有大于验证电压的阈值电压的多个存储器单元。因此，在对联接到第八字线WL8的多个存储器单元的验证操作期间，第三参考位数Ref fb3可以高于其它存储器单元的第三参考位数Ref fb3。在图11中，描述了当被选字线为第八字线WL8时，作为0的相应第三参考位数Ref fb3为最大参考位数。与第八字线WL8相对应的第三参考位数Ref fb3可以是最大的。此外，随着被选字线更接近选择线，联接到被选字线的被选存储器单元的特性劣化，因此，第三参考位数Ref fb3可以更低。例如，当被选字线是第六字线WL6时，第三参考位数Ref fb3可以被确定为-2c。随着被选字线的位置越接近选择线，第三参考位数Reffb3可以减少。也就是说，与最接近选择线的字线相对应的第三参考位数Ref fb3可以具有最小的位数。也就是说，与最中央的字线相对应的第三参考位数Ref fb3可以具有最大的位数，而与最接近选择线的字线相对应的第三参考位数Ref fb3可以具有最小的位数。选择线可以是漏极选择线DSL或源极选择线SSL，如图3所示。
图12是例示了考虑到步进电压的幅度、编程操作和擦除操作的次数以及字线的位置而确定的参考失败位数的图。
图7所示的参考位确定器170可以基于参考位信息储存器171中存储的关于参考失败位数的信息来确定参考失败位数。关于参考失败位数的信息可以包括与步进电压的幅度对应的第一参考位数、与对被选存储器单元执行的编程操作和擦除操作的次数对应的第二参考位数、以及与被选字线的位置相对应的第三参考位数。也就是说，可以考虑步进电压的幅度、编程操作和擦除操作的次数以及被选字线的位置，来确定参考失败位数。
以示例的方式描述图12所示的表。当步进电压的幅度大于500mV且小于或等于550mV时，第一参考位数可以设置为50+2a。当对被选存储器单元执行的编程操作和擦除操作的次数等于或大于第一参考计数值且小于第二参考计数值时，第二参考位数可以设置为b。当被选字线的位置对应于第七字线时，第三参考位数可以设置为-c。也就是说，考虑到步进电压的幅度、编程操作和擦除操作的次数、以及被选字线的位置的全部，参考失败位数Ref fb可以被设置为50+2a+b-c。参考位确定器170可以将所确定的参考失败位数Ref fb提供给验证结果生成器180。
如以上参照图9至图11所描述的，存储器装置100可以基于步进电压的幅度来确定第一参考位数。存储器装置100可以基于对被选存储器单元执行的编程操作和擦除操作的次数来确定第二参考位数。存储器装置100可以基于被选字线的位置来确定第三参考位数。存储器装置100可以基于第一参考位数、第二参考位数和第三参考位数来确定参考失败位数。详细地，存储器装置100可以将第二参考位数和第三参考位数中的至少一个与第一参考位数的总和确定为参考失败位数。
根据本公开的实施方式，存储器装置100可以通过基于步进电压的幅度、编程操作和擦除操作的次数、以及被选字线的位置改变参考失败位数，来减少执行编程电压施加操作或验证操作的次数。
图13是例示了根据本公开的实施方式的存储器装置的编程操作的流程图。
参照图13，在步骤S1301，存储器装置100可以在多个编程循环中的任何一个中向联接到多个存储器单元的字线施加编程电压。
在步骤S1303，存储器装置100可以在所述一个编程循环中向联接到多个存储器单元的字线施加验证电压。
在步骤S1305，存储器装置100可以计算步进电压，该步进电压是在所述一个编程循环中施加的编程电压的幅度与直接在所述一个编程循环之前的编程循环中施加的编程电压的幅度之间的差。
在步骤S1307，存储器装置100可以基于步进电压的幅度来确定参考失败位数。在实施方式中，存储器装置100可以将对应于步进电压的幅度的第一参考位数确定为参考失败位数。详细地，步进电压Vstep的幅度可以随着多个编程循环的执行次数增加而增加。随着步进电压的幅度增加，第一参考位数可以具有更大的位数。
在步骤S1309，存储器装置100可以将多个存储器单元当中通过使用验证电压识别出的导通单元的数量与参考失败位数进行比较。参考失败位数可以包括第一参考位数、第二参考位数和第三参考位数中的至少一个。
在步骤S1311，存储器装置100可以基于比较的结果生成验证结果信息。在示例中，当通过使用验证电压识别出的导通单元的数量小于参考失败位数时，存储器装置100可以生成指示“通过”的验证结果信息。在另一示例中，当通过使用验证电压识别出的导通单元的数量等于或大于参考失败位数时，存储器装置100可以生成指示“失败”的验证结果信息。
图14是例示了应用根据本公开的实施方式的存储器系统的存储卡系统的框图。
参照图14，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100可以联接至存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口。存储器控制器2100可以运行用于控制存储器装置2200的固件。存储器控制器2100可以以与上面参照图1所描述的存储器控制器200相同的方式实现。存储器装置2200可以以与上面参照图1所描述的存储器装置100相同的方式实现。
在实施方式中，存储器控制器2100可以包括诸如RAM、处理器、主机接口、存储器接口和纠错电路之类的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信标准或协议与外部装置(例如，主机)通信。在实施方式中，存储器控制器2100可以通过诸如以下的各种通信标准或协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、快速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子器件(IDE)、Firewire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和快速非易失性存储器(NVMe)。在实施方式中，连接器2300可以由上述各种通信标准或协议中的至少一种来定义。
在实施方式中，存储器装置2200可以被实现为诸如以下的各种非易失性存储器装置中的任何一种：电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)或自旋转移力矩磁RAM(STT-MRAM)。
存储器控制器2100和存储器装置2200可以集成到单个半导体器件中，以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以配置存储卡，诸如PC卡(个人计算机存储卡国际协会：PCMCIA)、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
图15是例示了应用根据本公开的实施方式的存储器系统的固态驱动器(SSD)系统的框图。
参照图15，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器3001与主机3100交换信号并且可以通过电源连接器3002接收电力。SSD3200可以包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲器存储器3240。
根据本公开的实施方式，SSD控制器3210可以执行以上参照图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收到的信号而控制多个闪存3221至322n。在实施方式中，这些信号可以是基于主机3100和SSD 3200的接口的信号。例如，信号可以是按照诸如以下的各种接口中的至少一种定义的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、快速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子器件(IDE)、Firewire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和快速非易失性存储器(NVMe)。
辅助电源3230可以通过电源连接器3002联接至主机3100。辅助电源3230可以被提供有来自主机3100的电力并且可以被充电。当来自主机3100的电力供应无法平稳地执行时，辅助电源3230可以供应SSD 3200的电力。在实施方式中，辅助电源3230可以位于SSD3200内部或位于SSD 3200的外部。例如，辅助电源3230可以设置在主板中并且可以向SSD3200提供辅助电力。
缓冲器存储器3240可以用作SSD 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之类的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器。
图16是例示了应用根据本公开的实施方式的存储器系统的用户系统的框图。
参照图16，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
应用处理器4100可以运行用户系统4000、操作系统(OS)或用户程序中所包括的组件。在实施方式中，应用处理器4100可以包括用于控制用户系统4000中所包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被提供为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲器存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM之类的易失性RAM，或者诸如PRAM、ReRAM、MRAM和FRAM之类的非易失性RAM。在实施方式中，应用处理器4100和存储器模块4200可以基于封装体叠层(POP)而封装，然后可以被提供为单个半导体封装件。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如以下的无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在实施方式中，网络模块4300可以被包括在应用处理器4100中。
储存模块4400可以存储数据。例如，储存模块4400可以存储从应用处理器4100接收的数据。另选地，储存模块4400可以将储存模块4400中所存储的数据发送给应用处理器4100。在实施方式中，储存模块4400可以实现为非易失性半导体存储器装置，诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存。在实施方式中，储存模块4400可以被提供为诸如用户系统4000的外部驱动器或存储卡之类的可移动储存介质(即，可移动驱动器)。
在实施方式中，储存模块4400可以包括多个非易失性存储器装置，每个非易失性存储器装置可以以与以上参照图1描述的存储器装置100相同的方式操作。储存模块4400可以以与以上参照图1描述的存储器系统50相同的方式操作。
用户接口4500可以包括向应用处理器4100输入数据或指令或者向外部装置输出数据的接口。在实施方式中，用户接口4500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置之类的用户输入接口。用户接口4500还可以包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器之类的用户输出接口。
根据本公开，能够提供能够减少编程操作所需时间的存储器装置以及操作该存储器装置的方法。
相关申请的交叉引用
本申请要求于2022年1月25日在韩国知识产权局提交的韩国专利申请No.10-2022-0010803的优先权，该韩国专利申请的全部公开内容通过引用并入本文中。

Claims (20)

1.一种存储器装置，该存储器装置包括：
多个存储器单元；
编程操作执行器，该编程操作执行器对所述多个存储器单元执行多个编程循环；
步进电压计算器，该步进电压计算器计算步进电压，所述步进电压是在所述多个编程循环当中的任意两个连续编程循环中施加的编程电压之间的幅度差；
参考位确定器，该参考位确定器基于所述步进电压的幅度来确定参考失败位数；以及
验证结果生成器，该验证结果生成器基于所述参考失败位数与所述多个存储器单元当中的在所述多个编程循环当中的编程循环中所包括的验证操作中识别出的导通单元的数量之间的比较结果，来生成验证结果信息。
2.根据权利要求1所述的存储器装置，其中，所述步进电压的幅度随着所述多个编程循环的执行次数增加而增加。
3.根据权利要求1所述的存储器装置，其中，
所述参考位确定器包括存储关于所述参考失败位数的信息的参考位信息储存器，并且
关于所述参考失败位数的信息包括与所述步进电压的幅度对应的第一参考位数、与对所述多个存储器单元执行的编程操作和擦除操作的次数对应的第二参考位数、以及与联接到所述多个存储器单元的字线的位置对应的第三参考位数。
4.根据权利要求3所述的存储器装置，其中，所述参考位确定器将所述第一参考位数确定为所述参考失败位数。
5.根据权利要求3所述的存储器装置，其中，所述第一参考位数随着所述步进电压的幅度的增大而具有更大的位数。
6.根据权利要求3所述的存储器装置，其中，随着对所述多个存储器单元执行的编程操作和擦除操作的次数增加，所述第二参考位数具有更大的位数。
7.根据权利要求3所述的存储器装置，其中，随着所述字线越接近选择线，所述第三参考位数具有越小的位数。
8.根据权利要求3所述的存储器装置，其中，所述参考位确定器将所述第二参考位数和所述第三参考位数中的至少一个与所述第一参考位数的总和确定为所述参考失败位数。
9.根据权利要求1所述的存储器装置，其中，所述验证结果生成器：
在所述导通单元的数量小于所述参考失败位数时，生成指示在所述验证操作中通过的验证结果信息；
在所述导通单元的数量等于或大于所述参考失败位数时，生成指示在所述验证操作中失败的验证结果信息；以及
将所述验证结果信息提供给所述编程操作执行器。
10.根据权利要求9所述的存储器装置，其中，所述编程操作执行器在接收到指示在所述验证操作中通过的所述验证结果信息时，执行所述多个编程循环当中的在所述编程循环之后的编程循环，使得在后续编程循环中排除所述验证操作。
11.一种操作包括多个存储器单元的存储器装置的方法，该方法包括以下步骤：
对所述多个存储器单元执行多个编程循环；
计算步进电压，所述步进电压是在所述多个编程循环当中的任意两个连续编程循环中施加的编程电压之间的幅度差；
基于所述步进电压的幅度确定参考失败位数；以及
基于所述参考失败位数与所述多个存储器单元当中的在所述多个编程循环当中的编程循环中所包括的验证操作中识别出的导通单元的数量之间的比较结果，生成验证结果信息。
12.根据权利要求11所述的方法，其中，随着所述多个编程循环的执行次数增加，所述步进电压的幅度增加。
13.根据权利要求11所述的方法，其中，所述参考失败位数被确定为与所述步进电压的幅度对应的第一参考位数。
14.根据权利要求13所述的方法，其中，随着所述步进电压的幅度增加，所述第一参考位数具有更大的位数。
15.根据权利要求13所述的方法，其中，所述参考失败位数被确定为所述第一参考位数和第二参考位数的总和，所述第二参考位数与对所述多个存储器单元执行的编程操作和擦除操作的次数对应。
16.根据权利要求15所述的方法，其中，随着对所述多个存储器单元执行的编程操作和擦除操作的次数增加，所述第二参考位数具有更大的位数。
17.根据权利要求13所述的方法，其中，所述参考失败位数被确定为所述第一参考位数和第三参考位数的总和，所述第三参考位数与联接到所述多个存储器单元的字线的位置对应。
18.根据权利要求17所述的方法，其中，随着所述字线越接近选择线，所述第三参考位数具有越小的位数。
19.一种存储器装置，该存储器装置包括：
多个存储器单元；
编程操作执行器，该编程操作执行器对多个存储器单元执行多个编程循环；以及
验证结果生成器，该验证结果生成器基于参考失败位数与所述多个存储器单元当中的在所述多个编程循环当中的每一个中所包括的验证操作中识别出的导通单元的数量之间的比较结果，生成验证结果信息，
其中，在所述多个编程循环中的每一个中使用的编程电压的幅度针对所述多个编程循环中的每个后续编程循环增加步进电压，并且
其中，随着所述步进电压的幅度增加，所述参考失败位数具有更大的位数。
20.根据权利要求19所述的存储器装置，其中，所述参考失败位数随着对所述多个存储器单元执行的编程操作和擦除操作的次数增加而具有更大的位数，并且当联接到所述多个存储器单元的字线越接近选择线时具有越小的位数。
CN202210960310.2A 2022-01-25 2022-08-11 存储器装置及其操作方法 Pending CN116543820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220010803A KR20230114529A (ko) 2022-01-25 2022-01-25 메모리 장치 및 그것의 동작 방법
KR10-2022-0010803 2022-01-25

Publications (1)

Publication Number Publication Date
CN116543820A true CN116543820A (zh) 2023-08-04

Family

ID=87314574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210960310.2A Pending CN116543820A (zh) 2022-01-25 2022-08-11 存储器装置及其操作方法

Country Status (4)

Country Link
US (1) US20230238064A1 (zh)
JP (1) JP2023108588A (zh)
KR (1) KR20230114529A (zh)
CN (1) CN116543820A (zh)

Also Published As

Publication number Publication date
KR20230114529A (ko) 2023-08-01
US20230238064A1 (en) 2023-07-27
JP2023108588A (ja) 2023-08-04

Similar Documents

Publication Publication Date Title
CN112037835B (zh) 存储器装置及其操作方法
US11244736B2 (en) Memory device and method of operating the same
US11309043B2 (en) Memory device and controlling method thereof
US11887673B2 (en) Memory device for performing read operation and method of operating the same
CN113948139A (zh) 存储器装置及其操作方法
US11373718B2 (en) Memory device and method of operating the same
US11404100B2 (en) Memory device and method of operating the same
US11996155B2 (en) Memory device and method of operating the same
US20230113235A1 (en) Memory device and operating method thereof
US20230015493A1 (en) Memory device for performing program operation and method of operating the same
US10991432B2 (en) Storage device and method of operating the same
US10854263B2 (en) Storage device and method of operating the same
US20230238064A1 (en) Memory device and method of operating the same
US11908532B2 (en) Memory device and method of operating the memory device
US20230393759A1 (en) Memory device and method of operating the same
US20230395169A1 (en) Memory device and method of operating the same
US11626173B2 (en) Memory device for performing verify operation and operating method thereof
US11031084B1 (en) Memory device and method of operating the same
US20230317168A1 (en) Memory device and method of operating the same
CN113778325A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination