CN109450755A - 增强存储模块总线接口的稳定性余量的方法及系统 - Google Patents

增强存储模块总线接口的稳定性余量的方法及系统 Download PDF

Info

Publication number
CN109450755A
CN109450755A CN201811210618.5A CN201811210618A CN109450755A CN 109450755 A CN109450755 A CN 109450755A CN 201811210618 A CN201811210618 A CN 201811210618A CN 109450755 A CN109450755 A CN 109450755A
Authority
CN
China
Prior art keywords
interface
bus interface
control unit
memory module
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811210618.5A
Other languages
English (en)
Other versions
CN109450755B (zh
Inventor
方宏飞
张坤
冯杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Amlogic Inc
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201811210618.5A priority Critical patent/CN109450755B/zh
Publication of CN109450755A publication Critical patent/CN109450755A/zh
Application granted granted Critical
Publication of CN109450755B publication Critical patent/CN109450755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40097—Interconnection with other networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了增强存储模块总线接口的稳定性余量的方法及系统，属于通信技术领域。本发明通过将总线接口中采样区域最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐；根据每个通信接口对应的控制单元中寄存器对应的参数值生成采样点的采样数据，利用该采样数据对总线接口进行采样以获取总线接口的稳定性余量，从而实现通过该总线接口的稳定性余量能够准确读取信号，提升存储模块总线接口稳定性的目的。

Description

增强存储模块总线接口的稳定性余量的方法及系统
技术领域
本发明涉及通信技术领域，尤其涉及一种增强存储模块总线接口的稳定性余量的方法及系统。
背景技术
在SDIO(Secure Digital Input and Output，安全数字输入输出)接口使用中，随着频率的增加，SDIO稳定性的问题也慢慢暴露出来。高速模式下，由于SDIO接口的时间周期为20nS(纳秒)，很难准确判断读取信号采样率的位置，进而导致寄存器设计上的失误，造成不稳定的情况。
发明内容
针对现有的存储模块总线接口稳定性差的问题，现提供一种旨在实现可增强存储模块总线接口的稳定性余量的方法及系统。
一种增强存储模块总线接口的稳定性余量的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样；所述方法包括下述步骤：
获取所述总线接口中每个通信接口的采样区域；
将所述总线接口中采样区域最短的通信接口作为目标通信接口；
调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐；
提取每个所述通信接口中间采样位置对应的所述控制单元中寄存器对应的参数值；
根据所述寄存器对应的参数值生成采样点的采样数据；
根据所述采样数据对所述总线接口进行采样以获取所述总线接口的稳定性余量。
优选的，所述总线接口包括数据接口，或
所述总线接口包括数据接口和控制接口。
优选的，所述调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐，包括：
对所述通信接口的采样区域进行超前处理或延迟处理以使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐。
优选的，所述根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样，包括：
根据所述采样时钟的上升沿或下降沿对所述控制单元的总线接口进行采样。
本发明还提供了一种增强存储模块总线接口的稳定性余量的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样；所述系统包括：
获取单元，用于获取所述总线接口中每个通信接口的采样区域，将所述总线接口中采样区域最短的通信接口作为目标通信接口；
调整单元，用于调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐；
提取单元，用于提取每个所述通信接口中间采样位置对应的所述控制单元中寄存器对应的参数值；
处理单元，用于根据所述寄存器对应的参数值生成采样点的采样数据，根据所述采样数据对所述总线接口进行采样以获取所述总线接口的稳定性余量。
优选的，所述总线接口包括数据接口，或
所述总线接口包括数据接口和控制接口。
优选的，所述调整单元用于对所述通信接口的采样区域进行超前处理或延迟处理以使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐。
优选的，所述采样时钟的边沿为采样时钟的上升沿或下降沿。
上述技术方案的有益效果：
本技术方案中，通过将总线接口中采样区域最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐；根据每个通信接口对应的控制单元中寄存器对应的参数值生成采样点的采样数据，利用该采样数据对总线接口进行采样以获取总线接口的稳定性余量，从而实现通过该总线接口的稳定性余量能够准确读取信号，提升存储模块总线接口稳定性的目的。
附图说明
图1为本发明所述的增强存储模块总线接口的稳定性余量的方法的一种实施例的流程图；
图2为本发明所述采样点的一种实施例的示意图；
图3为本发明所述的增强存储模块总线接口的稳定性余量的系统的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明提供了一种增强存储模块总线接口的稳定性余量的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样；
需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。本方法应用于控制单元向存储单元读操作的过程中。
所述方法包括下述步骤：
S1.获取所述总线接口中每个通信接口的采样区域；
S2.将所述总线接口中采样区域最短的通信接口作为目标通信接口；
S3.调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐；
S4.提取每个所述通信接口中间采样位置对应的所述控制单元中寄存器对应的参数值；
S5.根据所述寄存器对应的参数值生成采样点的采样数据；
S6.根据所述采样数据对所述总线接口进行采样以获取所述总线接口的稳定性余量。
进一步地，所述总线接口包括数据接口，或
所述总线接口包括数据接口和控制接口。
在本实施例中，通过将总线接口中采样区域最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐；根据每个通信接口对应的控制单元中寄存器对应的参数值生成采样点的采样数据，利用该采样数据对总线接口进行采样以获取总线接口的稳定性余量，从而实现通过该总线接口的稳定性余量能够准确读取信号，提升存储模块总线接口稳定性的目的。
本实施例主要利用SOC芯片内部采样时钟可以调整，找到读信号的窗口位置(即采样区域)。通过参考SOC的规格书，可知道读信号的寄存器有63个delay(延时)设置，每个step为50皮秒(ps)，最大为3.150nS，但当SOC芯片高速模式为50Mhz，时钟周期为20nS时，采用delay设置只能看到窗口的1/6左右。
现有的对读信号的窗口位置的采用是通过默认的采样点对读信号进行采样，由于每个通信接口的有效窗口长度不同位置不同，因此根据采样点对总线接口时对有效窗口长度或较短的通信接口的信号无法采集，在实例中以最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐，以位置对齐后的通信接口对应的控制单元中寄存器对应的参数值生成采样点，在采样时可对整个总线接口接收到的信号进行完整采样，提升了信号的采样率。
作为举例而非限定，以SOC芯片的输出时钟为50Mhz，SOC芯片的时钟源为1Ghz，每个上升沿可以作为一个采样点，采样点为20个，每个采样点之间为1nS为例，如图2所示，以有效的采样点为0x4-0x12(十六进制)，有效采样点有15个，有效率为15/20＝75％。将有效的采样点中位置于中间的采样点设置为最终采样点时，可确保采样点在对信号采样时的准确性和稳定性。本实施例通过以最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐，以位置对齐后的通信接口对应的控制单元中寄存器对应的参数值生成采样点(即为中间的最终采样点)，从而实现提升采样准确率的目的。
需要说明的是，该采样点与所有通信接口对齐后总窗口的中间位置对应。采样点与总窗口的中间位置对应可保证在采样过程中对读信号采样的采样率，同时保证了对性能差的SDIO接口的读信号的采样率。现有的方法中以齐后总窗口的边缘对应的采样点进行采样时，若待采样的SDIO接口性能较差，则采样时容易漏采样影响采样结果，采用本发明的采样方法可避免上述问题。
在优选的实施例中，所述调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐，包括：
对所述通信接口的采样区域进行超前处理或延迟处理以使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐。
在优选的实施例中，所述根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样，包括：
根据所述采样时钟的上升沿或下降沿对所述控制单元的总线接口进行采样。
如图3所示，本发明还提供了一种增强存储模块总线接口的稳定性余量的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样；所述系统包括：获取单元1、提取单元2、调整单元3和处理单元4，其中：
获取单元1，用于获取所述总线接口中每个通信接口的采样区域，将所述总线接口中采样区域最短的通信接口作为目标通信接口；
调整单元3，用于调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐；
提取单元2，用于提取每个所述通信接口中间采样位置对应的所述控制单元中寄存器对应的参数值；
处理单元4，用于根据所述寄存器对应的参数值生成采样点的采样数据，根据所述采样数据对所述总线接口进行采样以获取所述总线接口的稳定性余量。
需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。本方法应用于控制单元向存储单元读操作的过程中。
进一步地，所述总线接口包括数据接口，或
所述总线接口包括数据接口和控制接口。
在本实施例中，通过将总线接口中采样区域最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐；根据每个通信接口对应的控制单元中寄存器对应的参数值生成采样点的采样数据，利用该采样数据对总线接口进行采样以获取总线接口的稳定性余量，从而实现通过该总线接口的稳定性余量能够准确读取信号，提升存储模块总线接口稳定性的目的。
在优选的实施例中，所述调整单元3用于对所述通信接口的采样区域进行超前处理或延迟处理以使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐。
在优选的实施例中，所述采样时钟的边沿为采样时钟的上升沿或下降沿。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种增强存储模块总线接口的稳定性余量的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样；其特征在于，所述方法包括下述步骤：
获取所述总线接口中每个通信接口的采样区域；
将所述总线接口中采样区域最短的通信接口作为目标通信接口；
调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐；
提取每个所述通信接口中间采样位置对应的所述控制单元中寄存器对应的参数值；
根据所述寄存器对应的参数值生成采样点的采样数据；
根据所述采样数据对所述总线接口进行采样以获取所述总线接口的稳定性余量。
2.根据权利要求1所述的增强存储模块总线接口的稳定性余量的方法，其特征在于，所述总线接口包括数据接口，或
所述总线接口包括数据接口和控制接口。
3.根据权利要求1所述的增强存储模块总线接口的稳定性余量的方法，其特征在于，所述调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐，包括：
对所述通信接口的采样区域进行超前处理或延迟处理以使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐。
4.根据权利要求1所述的增强存储模块总线接口的稳定性余量的方法，其特征在于，所述根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样，包括：
根据所述采样时钟的上升沿或下降沿对所述控制单元的总线接口进行采样。
5.一种增强存储模块总线接口的稳定性余量的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的边沿对所述控制单元的总线接口进行采样；其特征在于，所述系统包括：
获取单元，用于获取所述总线接口中每个通信接口的采样区域，将所述总线接口中采样区域最短的通信接口作为目标通信接口；
调整单元，用于调整其他所述通信接口的采样区域使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐；
提取单元，用于提取每个所述通信接口中间采样位置对应的所述控制单元中寄存器对应的参数值；
处理单元，用于根据所述寄存器对应的参数值生成采样点的采样数据，根据所述采样数据对所述总线接口进行采样以获取所述总线接口的稳定性余量。
6.根据权利要求5所述的增强存储模块总线接口的稳定性余量的系统，其特征在于，所述总线接口包括数据接口，或
所述总线接口包括数据接口和控制接口。
7.根据权利要求5所述的增强存储模块总线接口的稳定性余量的系统，其特征在于，所述调整单元用于对所述通信接口的采样区域进行超前处理或延迟处理以使每个所述通信接口的采样区域与所述目标通信接口的中间采样区域位置对齐。
8.根据权利要求5所述的增强存储模块总线接口的稳定性余量的系统，其特征在于，所述采样时钟的边沿为采样时钟的上升沿或下降沿。
CN201811210618.5A 2018-10-17 2018-10-17 增强存储模块总线接口的稳定性余量的方法及系统 Active CN109450755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811210618.5A CN109450755B (zh) 2018-10-17 2018-10-17 增强存储模块总线接口的稳定性余量的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811210618.5A CN109450755B (zh) 2018-10-17 2018-10-17 增强存储模块总线接口的稳定性余量的方法及系统

Publications (2)

Publication Number Publication Date
CN109450755A true CN109450755A (zh) 2019-03-08
CN109450755B CN109450755B (zh) 2020-10-30

Family

ID=65547270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811210618.5A Active CN109450755B (zh) 2018-10-17 2018-10-17 增强存储模块总线接口的稳定性余量的方法及系统

Country Status (1)

Country Link
CN (1) CN109450755B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903803A (zh) * 2019-03-26 2019-06-18 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101403963A (zh) * 2008-11-13 2009-04-08 戴葵 异步数据触发微处理器体系结构
CN101599052A (zh) * 2008-06-03 2009-12-09 恩益禧电子股份有限公司 总线接口设计装置和总线接口设计方法
CN102874189A (zh) * 2012-10-17 2013-01-16 厦门金龙联合汽车工业有限公司 一种客车底盘线束保护报警装置及其方法
CN103137855A (zh) * 2011-12-01 2013-06-05 索尼公司 存储元件和存储设备
US20140129752A1 (en) * 2009-08-03 2014-05-08 National Instruments Corporation Methods for Data Acquisition Systems in Real Time Applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599052A (zh) * 2008-06-03 2009-12-09 恩益禧电子股份有限公司 总线接口设计装置和总线接口设计方法
CN101403963A (zh) * 2008-11-13 2009-04-08 戴葵 异步数据触发微处理器体系结构
US20140129752A1 (en) * 2009-08-03 2014-05-08 National Instruments Corporation Methods for Data Acquisition Systems in Real Time Applications
CN103137855A (zh) * 2011-12-01 2013-06-05 索尼公司 存储元件和存储设备
CN102874189A (zh) * 2012-10-17 2013-01-16 厦门金龙联合汽车工业有限公司 一种客车底盘线束保护报警装置及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
樊博: "《FPGA实现高速实时多端口图像处理系统的研究》", 《液晶与显示》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903803A (zh) * 2019-03-26 2019-06-18 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统
CN109903803B (zh) * 2019-03-26 2021-04-27 晶晨半导体(上海)股份有限公司 存储模块的测试方法及系统

Also Published As

Publication number Publication date
CN109450755B (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN106154299A (zh) 一种gps/sins组合导航系统时间同步方法
CN106850179B (zh) 一种数据窗口查询方法及电路
US8386828B1 (en) Circuit for estimating latency through a FIFO buffer
CN103368676B (zh) 一种基于周期性脉冲信号的异地数据同步采集方法及系统
CN103248341B (zh) 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路
CN109450755A (zh) 增强存储模块总线接口的稳定性余量的方法及系统
CN104393981A (zh) 一种多路测量数据并行的时间标记方法及系统
CN103997331A (zh) 基于fpga的高精度dc码编码方法及系统
CN103155413A (zh) 用于现场可编程门阵列(fpga)芯片组中的延迟电路的查找表
CN104156039A (zh) 一种星载计算机实时时钟读取和自守时时钟系统
CN104699473A (zh) 时序约束文件的生成方法、装置以及rtl仿真设备
CN109633508A (zh) 数字集成电路测试系统中采集通道同步性检测方法
CN109359010B (zh) 获取存储模块内部传输延时的方法及系统
CN107800500A (zh) 一种确定时间同步报文时钟时间的方法、装置和设备
CN103631314B (zh) 去除电平信号中毛刺的方法
CN103197530B (zh) 一种提高测时分辨率的装置
CN108055257A (zh) 一种fpga辅助高性能计算方法及fpga
CN109167705B (zh) 获取存储模块内部延时阶梯时间的方法及系统
CN109039306A (zh) 测量数字接口时序余量的系统及方法
CN115238617A (zh) 芯片后仿验证中信号采样延迟时间的自动计算方法及系统
CN109359067A (zh) 获取存储模块内部延时阶梯时间的方法及系统
CN105759896A (zh) 一种低功耗校时方法
CN105843768A (zh) 一种单线通信mtp烧录协议及基于该协议的烧录装置
CN109284239B (zh) 获取存储模块内部延时阶梯时间的方法及系统
CN109144912B (zh) 获取存储模块通信接口边界的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant