CN109284239B - 获取存储模块内部延时阶梯时间的方法及系统 - Google Patents
获取存储模块内部延时阶梯时间的方法及系统 Download PDFInfo
- Publication number
- CN109284239B CN109284239B CN201811037347.8A CN201811037347A CN109284239B CN 109284239 B CN109284239 B CN 109284239B CN 201811037347 A CN201811037347 A CN 201811037347A CN 109284239 B CN109284239 B CN 109284239B
- Authority
- CN
- China
- Prior art keywords
- delay
- state
- output clock
- communication interface
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。本发明通过调整控制单元的输出时钟的状态，获取不同状态下通信接口的延迟信息，根据不同状态下通信接口的延迟信息计算控制单元内部单个延时阶梯的延时时间，以便于根据实际计算获取的单个延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种获取存储模块内部延时阶梯时间的方法及系统。
背景技术
在SDIO(Secure Digital Input and Output，安全数字输入输出)接口使用中，随着频率的增加，SDIO稳定性的问题也慢慢暴露出来。在实际应用时，如：SDIO单元向SOC芯片读信号时，虽然依据SOC芯片(System-on-a-Chip)的规格可获取其内部延时的单位阶梯的时长，但并不一定是准确的，如果单位阶梯的时长有误，会在寄存器设置时产生误导，进而影响系统在读信号过程中的稳定性。然而目前无法对SOC芯片内部的寄存器的单位阶梯进行测量。
发明内容
针对目前无法对SOC芯片内部的寄存器的单位阶梯进行测量的问题，现提供一种旨在实现可获取存储模块内部延时阶梯时间的方法及系统。
一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，所述控制单元输出时钟至所述存储单元，所述控制单元通过通信接口向所述存储单元发送数据；所述方法包括下述步骤：
在所述输出时钟为第一状态时，获取所述通信接口的第一延迟信息；
在所述输出时钟为第二状态时，获取所述通信接口的第二延迟信息；
根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间。
优选的，所述第一状态为：所述输出时钟为默认状态，即延时零个延时阶梯的状况，或
所述第一状态为：对所述输出时钟进行了延时处理，延时了N个延时阶梯的状态；
其中，N为正整数。
优选的，所述第二状态为：对所述输出时钟进行了延时处理，延时了M个延时阶梯的状态；
其中，M为正整数，M≠N。
优选的，所述根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间，包括：
根据所述通信接口在所述输出时钟为第一状态时输出的第一输出时间，与所述通信接口在所述输出时钟为第二状态时输出的第二输出之差，以及第一状态与第二状态之间相差的延时阶梯个数，计算单个延时阶梯的延时时间。
优选的，所述通信接口为控制接口，或数据接口。
本发明还提供了一种获取存储模块内部延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，所述控制单元输出时钟至所述存储单元，所述控制单元通过通信接口向所述存储单元发送数据；包括：
调节单元，用于调节所述输出时钟的状态，所述输出时钟的状态包括第一状态和第二状态；
获取单元，用于在所述输出时钟为第一状态时，获取所述通信接口的第一延迟信息，还用于在所述输出时钟为第二状态时，获取所述通信接口的第二延迟信息；
处理单元，用于根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间。
优选的，所述第一状态为：所述输出时钟为默认状态，即延时零个延时阶梯的状况，或
所述第一状态为：对所述输出时钟进行了延时处理，延时了N个延时阶梯的状态；
其中，N为正整数。
优选的，所述第二状态为：对所述输出时钟进行了延时处理，延时了M个延时阶梯的状态；
其中，M为正整数，M≠N。
优选的，所述处理单元用于根据所述通信接口在所述输出时钟为第一状态时输出的第一输出时间，与所述通信接口在所述输出时钟为第二状态时输出的第二输出之差，以及第一状态与第二状态之间相差的延时阶梯个数，计算单个延时阶梯的延时时间。
优选的，所述通信接口为控制接口，或数据接口。
上述技术方案的有益效果：
本技术方案中，通过调整控制单元的输出时钟的状态，获取不同状态下通信接口的延迟信息，根据不同状态下通信接口的延迟信息计算控制单元内部单个延时阶梯的延时时间，以便于根据实际计算获取的单个延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
附图说明
图1为本发明所述的获取存储模块内部延时阶梯时间的方法的流程图；
图2为本发明所述的获取存储模块内部延时阶梯时间的系统的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，所述控制单元输出时钟至所述存储单元，所述控制单元通过通信接口向所述存储单元发送数据；所述方法包括下述步骤：
S1.在所述输出时钟为第一状态时，获取所述通信接口的第一延迟信息；
S2.在所述输出时钟为第二状态时，获取所述通信接口的第二延迟信息；
S3.根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯(step)的延时时间。
进一步地，所述第一状态为：所述输出时钟为默认状态，即延时零个延时阶梯的状况，或
所述第一状态为：对所述输出时钟进行了延时处理，延时了N个延时阶梯的状态；
其中，N为正整数。
所述第二状态为：对所述输出时钟进行了延时处理，延时了M个延时阶梯的状态；
其中，M为正整数，M≠N。
需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。获取存储模块内部延时阶梯时间的方法还可应用于eMMC(Embedded Multi Media Card)或TF(Trans-flash Card)卡的通信接口调整中，以便于满足设计时的布线要求，提高系统的稳定性。
在本实施例中，通过调整控制单元的输出时钟的状态，获取不同状态下通信接口的延迟信息，根据不同状态下通信接口的延迟信息计算控制单元内部单个延时阶梯的延时时间，以便于根据实际计算获取的单个延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
在优选的实施例中，所述根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间，包括：
根据所述通信接口在所述输出时钟为第一状态时输出的第一输出时间，与所述通信接口在所述输出时钟为第二状态时输出的第二输出之差，以及第一状态与第二状态之间相差的延时阶梯个数，计算单个延时阶梯的延时时间。
在实际应用时，可采用示波器测试输出时钟在不同状态时通信接口输出信号的时间差。
需要说明的是，所述通信接口可以是控制接口，也可以是数据接口。
作为举例而非限定，以存储单元采用SDIO单元，控制单元采用SOC芯片，通信接口为控制接口为例对获取存储模块内部延时阶梯时间的方法进行说明：
当输出时钟的延时阶梯tx_delay＝0时，控制接口输出的控制信号的时间与输出时钟的时间几乎重合，当输出时钟的延时阶梯tx_delay＝10时，控制接口输出的控制信号的时间与输出时钟的时间相差680ps(皮秒)，经计算单个延时阶梯step＝680/10＝68ps。现有的SOC芯片规格给出的每个step为50ps，与实际计算获得的68ps不相符，采用单个延时阶梯68ps为更加准确的值。
如图2所示，本发明还提供了一种获取存储模块内部延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，所述控制单元输出时钟至所述存储单元，所述控制单元通过通信接口向所述存储单元发送数据；获取存储模块内部延时阶梯时间的系统包括：调节单元1、获取单元2和处理单元3，其中：
调节单元1，用于调节所述输出时钟的状态，所述输出时钟的状态包括第一状态和第二状态；
获取单元2，用于在所述输出时钟为第一状态时，获取所述通信接口的第一延迟信息，还用于在所述输出时钟为第二状态时，获取所述通信接口的第二延迟信息；
处理单元3，用于根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间。
进一步地，所述第一状态为：所述输出时钟为默认状态，即延时零个延时阶梯的状况，或
所述第一状态为：对所述输出时钟进行了延时处理，延时了N个延时阶梯的状态；
其中，N为正整数。
所述第二状态为：对所述输出时钟进行了延时处理，延时了M个延时阶梯的状态；
其中，M为正整数，M≠N。
在本实施例中，通过调整控制单元的输出时钟的状态，获取不同状态下通信接口的延迟信息，根据不同状态下通信接口的延迟信息计算控制单元内部单个延时阶梯的延时时间，以便于根据实际计算获取的单个延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
在优选的实施例中，所述处理单元3用于根据所述通信接口在所述输出时钟为第一状态时输出的第一输出时间，与所述通信接口在所述输出时钟为第二状态时输出的第二输出之差，以及第一状态与第二状态之间相差的延时阶梯个数，计算单个延时阶梯的延时时间。
需要说明的是，所述通信接口可以是控制接口，也可以是数据接口。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (4)
1.一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，所述控制单元输出时钟至所述存储单元，所述控制单元通过通信接口向所述存储单元发送数据；其特征在于，所述方法包括下述步骤：
在所述输出时钟为第一状态时，获取所述通信接口的第一延迟信息；
在所述输出时钟为第二状态时，获取所述通信接口的第二延迟信息；
根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间；
所述第一状态为：所述输出时钟为默认状态，即延时零个延时阶梯的状况，或
所述第一状态为：对所述输出时钟进行了延时处理，延时了N个延时阶梯的状态；
其中，N为正整数；
所述第二状态为：对所述输出时钟进行了延时处理，延时了M个延时阶梯的状态；
其中，M为正整数，M≠N；
所述根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间，包括：
根据所述通信接口在所述输出时钟为第一状态时输出的第一输出时间，与所述通信接口在所述输出时钟为第二状态时输出的第二输出之差，以及第一状态与第二状态之间相差的延时阶梯个数，计算单个延时阶梯的延时时间。
2.根据权利要求1所述的获取存储模块内部延时阶梯时间的方法，其特征在于，所述通信接口为控制接口，或数据接口。
3.一种获取存储模块内部延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，所述控制单元输出时钟至所述存储单元，所述控制单元通过通信接口向所述存储单元发送数据；其特征在于，包括：
调节单元，用于调节所述输出时钟的状态，所述输出时钟的状态包括第一状态和第二状态；
获取单元，用于在所述输出时钟为第一状态时，获取所述通信接口的第一延迟信息，还用于在所述输出时钟为第二状态时，获取所述通信接口的第二延迟信息；
处理单元，用于根据所述第一延迟信息和所述第二延迟信息计算单个延时阶梯的延时时间；
所述第一状态为：所述输出时钟为默认状态，即延时零个延时阶梯的状况，或
所述第一状态为：对所述输出时钟进行了延时处理，延时了N个延时阶梯的状态；
其中，N为正整数；
所述第二状态为：对所述输出时钟进行了延时处理，延时了M个延时阶梯的状态；
其中，M为正整数，M≠N；
所述处理单元用于根据所述通信接口在所述输出时钟为第一状态时输出的第一输出时间，与所述通信接口在所述输出时钟为第二状态时输出的第二输出之差，以及第一状态与第二状态之间相差的延时阶梯个数，计算单个延时阶梯的延时时间。
4.根据权利要求3所述的获取存储模块内部延时阶梯时间的系统，其特征在于，所述通信接口为控制接口，或数据接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811037347.8A CN109284239B (zh) | 2018-09-06 | 2018-09-06 | 获取存储模块内部延时阶梯时间的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811037347.8A CN109284239B (zh) | 2018-09-06 | 2018-09-06 | 获取存储模块内部延时阶梯时间的方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109284239A CN109284239A (zh) | 2019-01-29 |
| CN109284239B true CN109284239B (zh) | 2021-10-19 |
Family
ID=65183660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811037347.8A Active CN109284239B (zh) | 2018-09-06 | 2018-09-06 | 获取存储模块内部延时阶梯时间的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109284239B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211655A (zh) * | 2006-12-30 | 2008-07-02 | 财团法人工业技术研究院 | 相位变化存储器的写入方法 |
| KR100879781B1 (ko) * | 2007-08-30 | 2009-01-22 | 주식회사 하이닉스반도체 | 확산-스펙트럼 클럭 발생장치 |
| CN108170627A (zh) * | 2017-12-12 | 2018-06-15 | 晶晨半导体(上海)股份有限公司 | 一种通过时钟信号控制的数据传输方法 |
-
2018
- 2018-09-06 CN CN201811037347.8A patent/CN109284239B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109284239A (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2705432A1 (en) | Control circuit and method for testing a memory element | |
| CN109283967B (zh) | 一种微控制单元mcu时钟校准方法及相关设备 | |
| CN102981551B (zh) | 一种实时时钟温度补偿系统及方法 | |
| CN110995241B (zh) | 一种自适应相位调整的lvds延时电路 | |
| CN103092258B (zh) | 时钟产生电路自校正系统及其校正方法 | |
| CN113515482A (zh) | 数据传输系统、方法、计算机设备和存储介质 | |
| EP3101552B1 (en) | System and method of realignment of read data by spi controller | |
| CN212622809U (zh) | 检测电路 | |
| CN105022686A (zh) | 安卓平台上进程的cpu占用率确定方法和装置 | |
| CN109284239B (zh) | 获取存储模块内部延时阶梯时间的方法及系统 | |
| CN106708167A (zh) | 一种调整时钟的方法及控制器 | |
| CN109359010B (zh) | 获取存储模块内部传输延时的方法及系统 | |
| CN109167705B (zh) | 获取存储模块内部延时阶梯时间的方法及系统 | |
| CN109586724B (zh) | Dac输出信号初相位调节方法及多通道dac同步方法 | |
| US8671304B2 (en) | Adjustment of write timing based on a training signal | |
| CN109359067B (zh) | 获取存储模块内部延时阶梯时间的方法及系统 | |
| CN109634353A (zh) | 服务器主机级联box拓扑架构时钟同步方法、装置、终端及存储介质 | |
| CN109286535B (zh) | 获取存储模块内部延时阶梯时间的方法及系统 | |
| CN109144912B (zh) | 获取存储模块通信接口边界的方法及系统 | |
| CN111446960A (zh) | 一种时钟输出电路 | |
| CN109144909B (zh) | 获取存储模块通信接口边界的方法及系统 | |
| CN117473920A (zh) | 面向芯片设计的io时序优化方法及装置 | |
| CN109803064B (zh) | 增强摄像头模块稳定性的方法及装置 | |
| CN115941150B (zh) | 时钟输出方法、时钟模块、电子设备及存储介质 | |
| US7305575B2 (en) | Interface circuit that interconnects a media access controller and an optical line termination transceiver module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |