CN109359067B - 获取存储模块内部延时阶梯时间的方法及系统 - Google Patents

获取存储模块内部延时阶梯时间的方法及系统 Download PDF

Info

Publication number
CN109359067B
CN109359067B CN201811210591.XA CN201811210591A CN109359067B CN 109359067 B CN109359067 B CN 109359067B CN 201811210591 A CN201811210591 A CN 201811210591A CN 109359067 B CN109359067 B CN 109359067B
Authority
CN
China
Prior art keywords
delay
communication interface
communication
time
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811210591.XA
Other languages
English (en)
Other versions
CN109359067A (zh
Inventor
冯杰
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201811210591.XA priority Critical patent/CN109359067B/zh
Publication of CN109359067A publication Critical patent/CN109359067A/zh
Application granted granted Critical
Publication of CN109359067B publication Critical patent/CN109359067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。获取存储模块内部延时阶梯时间的方法为：在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。本发明通过在时钟源的不同采样点下对通信接口进行延时处理，获取在不同采样点下对应的通信接口的两个边界，再根据不同采样点下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。

Description

获取存储模块内部延时阶梯时间的方法及系统
技术领域
本发明涉及通信技术领域，尤其涉及一种获取存储模块内部延时阶梯时间的方法及系统。
背景技术
在SDIO(Secure Digital Input and Output，安全数字输入输出)接口使用中，随着频率的增加，SDIO稳定性的问题也慢慢暴露出来。在实际应用时，如：SDIO单元向SOC芯片读信号时，虽然依据SOC芯片(System-on-a-Chip)的规格可获取其内部延时的单位阶梯的时长，但并不一定是准确的，如果单位阶梯的时长有误，会在寄存器设置时产生误导，进而影响系统在读信号过程中的稳定性。然而目前无法对SOC芯片内部的寄存器的单位阶梯进行测量。
发明内容
针对目前无法对SOC芯片内部的寄存器的单位阶梯进行测量的问题，现提供一种旨在实现可获取存储模块内部延时阶梯时间的方法及系统。
一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的时钟源的上升沿对所述控制单元的通信接口进行采样；所述方法包括下述步骤：
S1.在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；
S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。
优选的，所述步骤S1在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：
S11.在所述时钟源的第一采样点对所述通信接口进行延时处理；
S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；
S13.获取所述通信接口延时阶梯个数，执行步骤S14；
S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；
S15.在所述时钟源的第二采样点对所述通信接口进行延时处理，执行步骤S12。
优选的，在所述S2中根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间，包括：
获取所述第一采样点与所述第二采样点之间的时差，根据所述时差及所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，计算一个所述延时阶梯的延时时间。
优选的，所述通信接口包括数据接口和控制接口。
本发明还提供了一种获取存储模块内部单位延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的时钟源的上升沿对所述控制单元的通信接口进行采样；包括：
处理单元，用于在所述时钟源的至少两个不采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；
计算单元，用于根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。
优选的，所述处理单元包括：
延迟模块，用于在所述时钟源的第一采样点对所述通信接口进行延时处理；
第一判断模块，用于判断所述通信接口的通信状态是否正常；
累计模块，用于累计所述通信接口通信异常的次数；
获取模块，用于当所述通信接口的通信状态异常时，获取所述通信接口延时阶梯个数；
第二判断单元，用于判断所述通信接口的通信异常的次数是否小于等于1；
处理模块，当所述通信接口的通信状态正常，或所述通信接口的通信异常的次数是小于或等于1时，所述调节单元用于在所述时钟源的第二采样点对所述通信接口进行延时处理。
优选的，所述计算单元用于获取所述第一采样点与所述第二采样点之间的时差，根据所述时差及所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，计算一个所述延时阶梯的延时时间。
优选的，所述通信接口包括数据接口和控制接口。
上述技术方案的有益效果：
本技术方案中，通过在时钟源的不同采样点下对通信接口进行延时处理，获取在不同采样点下对应的通信接口的两个边界，再根据不同采样点下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
附图说明
图1为本发明所述的获取存储模块内部延时阶梯时间的方法的一种实施例的流程图；
图2为本发明所述的获取存储模块内部延时阶梯时间的方法的另一种实施例的流程图；
图3为本发明在不同采样点下数据接口的通信状态示意图；
图4为本发明所述的获取存储模块内部单位延时阶梯时间的系统的一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明提供了一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的时钟源的上升沿对所述控制单元的通信接口进行采样；所述方法包括下述步骤：
S1.在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；
需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。本方法可应用于控制单元向存储单元读操作的过程中。
如图2所示，在优选的实施例中，所述步骤S1在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：
S11.在所述时钟源的第一采样点对所述通信接口进行延时处理；
S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；
其中，通信状态异常表示所述通信接口不能正常通信。
S13.获取所述通信接口延时阶梯个数，执行步骤S14；
S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；
S15.在所述时钟源的第二采样点对所述通信接口进行延时处理，执行步骤S12。
需要说明的是，通信接口包括数据接口和控制接口，在进行接口边界定位时，需逐个对每个接口的边界时刻进行计算。SOC芯片读信号的寄存器有63个delay(延时)设置，每个step(延时阶梯)为50皮秒(ps)。
S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。
在本实施例中，通过在时钟源的不同采样点下对通信接口进行延时处理，获取在不同采样点下对应的通信接口的两个边界，再根据不同采样点下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
在优选的实施例中，在所述S2中根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间，包括：
获取所述第一采样点与所述第二采样点之间的时差，根据所述时差及所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，计算一个所述延时阶梯的延时时间。
在本实施例中，考虑到通信接口可包括数据接口和控制接口，在进行延时阶梯的延时时间计算时，可根据任一的接口在不同采样点时对应的边界，进行计算。
作为举例而非限定，以存储单元采用SDIO单元，控制单元采用SOC芯片为例对获取存储模块内部延时阶梯时间的方法进行说明：
如图3所示，在第一采样点时，读信号cmd(控制接口)的边界值为9(图中灰色矩形表示接口正常通信，白色矩形表示接口异常通信)；在第二采样点时，读信号cmd(控制接口)的边界值为d；第一采样点与第二采样点中间的时差相差1纳秒(ns)，读信号cmd的两个边界相差4个阶梯，则单个延时阶梯的内部延时约为1/4＝0.25ns，即单个延时阶梯为0.25ns与SOC芯片规格给出的每个step为50ps不相符，采用单个延时阶梯0.25ns为更加准确的值。
需要说明的是，获取存储模块内部延时阶梯时间的方法还可应用于eMMC(Embedded Multi Media Card)卡或TF(Trans-flash Card)卡的通信接口调整中，以便于满足设计时的布线要求，提高系统的稳定性。
如图4所示，本发明还提供了一种获取存储模块内部单位延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的时钟源的上升沿对所述控制单元的通信接口进行采样；获取存储模块内部单位延时阶梯时间的系统可包括：处理单元1和计算单元2；其中：
处理单元1，用于在所述时钟源的至少两个不采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；
计算单元2，用于根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。
需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。本方法可应用于控制单元向存储单元读操作的过程中。
在本实施例中，通过在时钟源的不同采样点下对通信接口进行延时处理，获取在不同采样点下对应的通信接口的两个边界，再根据不同采样点下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
在优选的实施例中，所述处理单元1可包括：
延迟模块，用于在所述时钟源的第一采样点对所述通信接口进行延时处理；
第一判断模块，用于判断所述通信接口的通信状态是否正常；
累计模块，用于累计所述通信接口通信异常的次数；
获取模块，用于当所述通信接口的通信状态异常时，获取所述通信接口延时阶梯个数；
第二判断单元，用于判断所述通信接口的通信异常的次数是否小于等于1；
处理模块，当所述通信接口的通信状态正常，或所述通信接口的通信异常的次数是小于或等于1时，所述调节单元用于在所述时钟源的第二采样点对所述通信接口进行延时处理。
在优选的实施例中，所述计算单元2用于获取所述第一采样点与所述第二采样点之间的时差，根据所述时差及所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，计算一个所述延时阶梯的延时时间。
在优选的实施例中，所述通信接口包括数据接口和控制接口。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (4)

1.一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的时钟源的上升沿对所述控制单元的通信接口进行采样；其特征在于，用于所述控制单元向所述存储单元读操作的过程中，所述方法包括下述步骤：
S1.在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；
S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间；
在所述S2中根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间，包括：
获取第一采样点与第二采样点之间的时差，根据所述时差及所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，计算一个所述延时阶梯的延时时间；
所述通信接口包括数据接口和控制接口，所述延时阶梯个数之差等于所述第二采样点时所述控制接口的读信号的边界与所述第一采样点时控制接口的读信号的边界的差。
2.根据权利要求1所述的获取存储模块内部延时阶梯时间的方法，其特征在于，所述步骤S1在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：
S11.在所述时钟源的第一采样点对所述通信接口进行延时处理；
S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；
S13.获取所述通信接口延时阶梯个数，执行步骤S14；
S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；
S15.在所述时钟源的第二采样点对所述通信接口进行延时处理，执行步骤S12。
3.一种获取存储模块内部单位延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的时钟源的上升沿对所述控制单元的通信接口进行采样；其特征在于，用于所述控制单元向所述存储单元读操作的过程中，包括：
处理单元，用于在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；
计算单元，用于根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间；
所述计算单元用于获取第一采样点与第二采样点之间的时差，根据所述时差及所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，计算一个所述延时阶梯的延时时间；
所述通信接口包括数据接口和控制接口；
所述延时阶梯个数之差等于所述第二采样点时所述控制接口的读信号的边界与所述第一采样点时控制接口的读信号的边界的差。
4.根据权利要求3所述的获取存储模块内部单位延时阶梯时间的系统，其特征在于，所述处理单元包括：
延迟模块，用于在所述时钟源的第一采样点对所述通信接口进行延时处理；
第一判断模块，用于判断所述通信接口的通信状态是否正常；
累计模块，用于累计所述通信接口通信异常的次数；
获取模块，用于当所述通信接口的通信状态异常时，获取所述通信接口延时阶梯个数；
第二判断单元，用于判断所述通信接口的通信异常的次数是否小于等于1；
处理模块，当所述通信接口的通信状态正常，或所述通信接口的通信异常的次数是小于或等于1时，一调节单元用于在所述时钟源的第二采样点对所述通信接口进行延时处理。
CN201811210591.XA 2018-10-17 2018-10-17 获取存储模块内部延时阶梯时间的方法及系统 Active CN109359067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811210591.XA CN109359067B (zh) 2018-10-17 2018-10-17 获取存储模块内部延时阶梯时间的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811210591.XA CN109359067B (zh) 2018-10-17 2018-10-17 获取存储模块内部延时阶梯时间的方法及系统

Publications (2)

Publication Number Publication Date
CN109359067A CN109359067A (zh) 2019-02-19
CN109359067B true CN109359067B (zh) 2022-06-28

Family

ID=65349592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811210591.XA Active CN109359067B (zh) 2018-10-17 2018-10-17 获取存储模块内部延时阶梯时间的方法及系统

Country Status (1)

Country Link
CN (1) CN109359067B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117873944A (zh) * 2024-03-13 2024-04-12 深圳曦华科技有限公司 延时信息确定方法、装置、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915761A (zh) * 2012-10-31 2013-02-06 苏州大学 一种应用于存储单元的延时控制电路以及静态随机存储器
CN104134454A (zh) * 2007-12-21 2014-11-05 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN105701042A (zh) * 2016-03-02 2016-06-22 珠海全志科技股份有限公司 内存控制接口信号质量的优化方法和系统
JP2018142366A (ja) * 2018-05-17 2018-09-13 ラピスセミコンダクタ株式会社 半導体装置、データ通信システムおよびデータ書き込み制御方法
CN109167705A (zh) * 2018-09-06 2019-01-08 晶晨半导体(上海)股份有限公司 获取存储模块内部延时阶梯时间的方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134454A (zh) * 2007-12-21 2014-11-05 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN102915761A (zh) * 2012-10-31 2013-02-06 苏州大学 一种应用于存储单元的延时控制电路以及静态随机存储器
CN105701042A (zh) * 2016-03-02 2016-06-22 珠海全志科技股份有限公司 内存控制接口信号质量的优化方法和系统
JP2018142366A (ja) * 2018-05-17 2018-09-13 ラピスセミコンダクタ株式会社 半導体装置、データ通信システムおよびデータ書き込み制御方法
CN109167705A (zh) * 2018-09-06 2019-01-08 晶晨半导体(上海)股份有限公司 获取存储模块内部延时阶梯时间的方法及系统

Also Published As

Publication number Publication date
CN109359067A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
US20120284576A1 (en) Hardware stimulus engine for memory receive and transmit signals
CN102576342B (zh) 错误侦测为基础的内存写入时序调整
EP0855653B1 (en) Memory controller with a programmable strobe delay
CN101232363B (zh) 相位调节功能评估方法，传输容限测量方法以及信息处理装置
CN115312092B (zh) 门控数据选通信号生成电路及其信号生成方法和装置
CN109359067B (zh) 获取存储模块内部延时阶梯时间的方法及系统
US9829913B2 (en) System and method of realignment of read data by SPI controller
CN112241615B (zh) 一种数据平衡性时序的检测方法、系统及电子设备
CN109167705B (zh) 获取存储模块内部延时阶梯时间的方法及系统
KR20090052796A (ko) 메모리 클록 설정 기능을 갖는 정보 처리 장치 및 메모리 클록 설정 방법
CN109359010B (zh) 获取存储模块内部传输延时的方法及系统
CN106708167A (zh) 一种调整时钟的方法及控制器
CN109885513B (zh) 一种存储系统的延迟控制方法
CN109450755B (zh) 增强存储模块总线接口的稳定性余量的方法及系统
CN109144909B (zh) 获取存储模块通信接口边界的方法及系统
CN104572317A (zh) 主板及利用主板的基板管理控制器获取时间信息的方法
CN109144912B (zh) 获取存储模块通信接口边界的方法及系统
CN109284239B (zh) 获取存储模块内部延时阶梯时间的方法及系统
CN109286535B (zh) 获取存储模块内部延时阶梯时间的方法及系统
CN110764440A (zh) 一种存储器的信号采样方法
CN109144818B (zh) 获取数据总线接口稳定性余量的方法及系统
CN114153772B (zh) 数据采样点的确定方法及装置
CN109903803B (zh) 存储模块的测试方法及系统
CN107990929A (zh) 滤波时间常数的控制方法及装置、计算机装置、存储介质
CN102414567A (zh) 校正装置、概率密度函数测量装置、抖动测量装置、抖动分离装置、电子器件、校正方法、程序以及记录介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant