CN105701042A - 内存控制接口信号质量的优化方法和系统 - Google Patents

内存控制接口信号质量的优化方法和系统 Download PDF

Info

Publication number
CN105701042A
CN105701042A CN201610118666.6A CN201610118666A CN105701042A CN 105701042 A CN105701042 A CN 105701042A CN 201610118666 A CN201610118666 A CN 201610118666A CN 105701042 A CN105701042 A CN 105701042A
Authority
CN
China
Prior art keywords
data
control interface
memory control
interface signal
decision level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610118666.6A
Other languages
English (en)
Other versions
CN105701042B (zh
Inventor
杨晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN201610118666.6A priority Critical patent/CN105701042B/zh
Publication of CN105701042A publication Critical patent/CN105701042A/zh
Application granted granted Critical
Publication of CN105701042B publication Critical patent/CN105701042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本发明公开一种内存控制接口信号质量的优化方法，包括：向存储装置的存储空间中写入已知数据；逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取已知数据并将读取出的数据与已知数据对比；根据对比结果从预设配置参数集合中选择最佳配置参数组合；其中，每个配置参数组合包括延时信息和与延时信息对应的判决电平；延时信息包括读延时信息和写延时信息，判决电平包括与读延时信息对应的判决电平和与写延时信息对应的判决电平。上述方法不仅可以快速自适应的优化内存控制接口，还可以快速检查内存控制接口的时序裕度和电压裕度。本发明还公开一种内存控制接口信号质量的优化系统。

Description

内存控制接口信号质量的优化方法和系统
技术领域
本发明涉及通信技术领域，尤其涉及一种内存控制接口信号质量的优化方法和系统。
背景技术
DDR(DoubleDataRate，双倍速率同步动态随机存储器)接口是一种源同步接口，其信号质量会受到电压扰动和时序扰动的影响。传统技术通过严格控制DDR接口的时序以及电源噪声来控制同步接口的信号质量。该技术存在以下缺点：在不使用测量仪器的情况下，无法评估特定的系统级设计的性能和裕度；对板级设计以及芯片封装设计要求比较严格，且难以检查。
发明内容
基于此，有必要提供一种能够自适应对内存控制接口信号进行优化的内存控制接口信号质量的优化方法和系统。
一种内存控制接口信号质量的优化方法，包括以下步骤：
向存储装置的存储空间中写入已知数据；
逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取所述已知数据，并将读取出的数据与所述已知数据对比；
根据对比结果从所述预设配置参数集合中选择最佳配置参数组合；
其中，每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平；所述延时信息包括读延时信息和写延时信息，所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平。
在其中一个实施例中，所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
在其中一个实施例中，所述内存控制接口信号还包括地址控制位，所述优化方法还包括：
根据预设协议对所述地址控制位的写延时信息和对应的判决电平进行校准。
在其中一个实施例中，所述内存控制接口为DDR接口。
在其中一个实施例中，所述存储装置为DRAM。
一种内存控制接口信号质量的优化系统，包括数据写入模块、数据对比模块和参数选择模块；
所述数据写入模块，用于向存储装置的存储空间中写入已知数据；
所述数据对比模块，用于逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取所述已知数据，并将读取出的数据与所述已知数据对比；
所述参数选择模块，用于根据对比结果从所述预设配置参数集合中选择最佳配置参数组合；
其中，每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平；所述延时信息包括读延时信息和写延时信息，所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平。
在其中一个实施例中，所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
在其中一个实施例中，所述内存控制接口信号还包括地址控制位，所述优化系统还包括校准模块；
所述校准模块用于根据预设协议对所述地址控制位的写延时信息和对应的判决电平进行校准。
在其中一个实施例中，所述内存控制接口为DDR接口。
在其中一个实施例中，所述存储装置为DRAM。
上述内存控制接口信号质量的优化方法和系统，通过动态调整内存控制接口信号的延时信息和对应的判决电平，并选择最佳的配置参数组合以实现对内存控制接口信号进行优化。上述内存控制接口信号质量的优化系统，不仅可以快速自适应的优化内存控制接口，还可以快速检查内存控制接口的时序裕度和电压裕度。
附图说明
图1为本发明内存控制接口信号质量的优化方法一个实施例的流程示意图；
图2为本发明内存控制接口信号质量的优化系统一个实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明内存控制接口信号质量的优化方法和系统的具体实施方式进行说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参见图1，一个实施例中，内存控制接口信号质量的优化方法可以包括以下步骤：
S101，向存储装置的存储空间中写入已知数据。
其中，存储装置可以为DRAM(DynamicRandomAccessMemory，动态随机存取存储器)。具体的，对存储装置上电后，存储装置进行初始化。待存储装置初始化完成后，在低速的情况下，向存储装置的存储空间中写入已知数据。写入的已知数据作为后续步骤对比的参照。
S102，逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取已知数据，并将读取出的数据与已知数据对比。
其中，每个配置参数组合包括延时信息和与延时信息对应的判决电平。延时信息包括读延时信息和写延时信息。判决电平包括与读延时信息对应的判决电平和与写延时信息对应的判决电平。
一个实施例中，内存控制接口信号可以包括数据信号(DQ)、数据掩码(DM)以及数据选通信号DQS和DQSN中的至少一种信号。一个实施例中，可以将数据信号的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置数据信号的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
一个实施例中，也可以将数据掩码的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置数据掩码的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
一个实施例中，也可以将数据选通信号的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置数据选通信号的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
同样的，也可以将DQSN的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置DQSN的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
当然，可以只对数据信号、数据掩码、数据选通信号或DQSN进行上述过程，也可以同时对数据信号、数据掩码、数据选通信号和DQSN进行上述过程，还可以对数据信号、数据掩码、数据选通信号和DQSN中的任意两种信号或任意三种信号进行上述过程，对此不做限制。
本实施例中，内存控制接口可以为DDR(DoubleDataRate，双倍速率同步动态随机存储器)接口。当然，在其他实施例中，内存控制接口也可以为其他接口。
S103，根据对比结果从预设配置参数集合中选择最佳配置参数组合。
具体的，可以根据步骤S102中的对比结果，统计内存控制接口信号发生错误的概率。然后根据统计出的概率，选取出最佳配置参数组合。例如，预设配置参数集合中的一组配置参数组合对应的内存控制接口信号发生错误的概率最小，则可以选择该组配置参数组合为最佳配置参数组合。例如，还可以设置一个预设系数，并将内存控制接口信号发生错误的概率小于该预设系数所对应的配置参数组合作为最佳配置参数组合。
通过调整内存控制接口信号的时序延时以及接收端判决电平的位置，读取写入的已知数据，根据接收端的响应判断是否发送成功，进而判断该延时配置和判决电平配置是否满足要求。通过调整不同的时序延时和判决电平位置，扫描得到内存控制接口信号数据线的眼图。对不同的内存控制接口信号数据线上进行同样的操作，得到内存控制接口信号中的数据信号、数据掩码、数据选通信号和DQSN数据线上的眼图。
进一步的，上述眼图的得到需要依赖于对大量已知数据的读写操作。如果已知数据仅包含单个数据线上的数据翻转，则得到的眼图仅代表无串扰的情况。当已知数据上的数据足够多并且随机时，可以统计传输成功的概率来判断每个数据线的眼图以及其延时和噪声分布。
本实施例中，数据信号可以为多个。例如，内存控制接口为DDR3接口，数据信号包括DQ[0]至DQ[7]共八个。因此对于DQ[0]至DQ[7]中的每个数据信号均可以通过上一段的过程选择出对应的最佳配置参数组合。
进一步的，内存控制接口信号还包括地址控制位。内存控制接口信号质量的优化方法还可以包括：根据预设协议对地址控制位的写延时信息和对应的判决电平进行校准。
上述内存控制接口信号质量的优化方法，通过动态调整内存控制接口信号的延时信息和对应的判决电平，并选择最佳的配置参数组合以实现对内存控制接口信号进行优化。上述内存控制接口信号质量的优化方法，不仅可以快速自适应的优化内存控制接口，还可以快速检查内存控制接口的时序裕度和电压裕度。
基于统一发明构思，本发明还提出一种内存控制接口信号质量的优化系统。参见图2，一个实施例中，内存控制接口信号质量的优化系统可以包括数据写入模块100、数据对比模块200和参数选择模块300。
数据写入模块100，用于向存储装置的存储空间中写入已知数据。其中，存储装置可以为DRAM(DynamicRandomAccessMemory，动态随机存取存储器)。具体的，对存储装置上电后，存储装置进行初始化。待存储装置初始化完成后，在低速的情况下，向存储装置的存储空间中写入已知数据。写入的已知数据作为后续步骤对比的参照。
数据对比模块200，用于逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取已知数据，并将读取出的数据与已知数据对比。其中，每个配置参数组合包括延时信息和与延时信息对应的判决电平。延时信息包括读延时信息和写延时信息。判决电平包括与读延时信息对应的判决电平和与写延时信息对应的判决电平。
一个实施例中，内存控制接口信号可以包括数据信号(DQ)、数据掩码(DM)、数据选通信号(DQS)和DQSN中的至少一种信号。一个实施例中，可以将数据信号的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置数据信号的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
一个实施例中，也可以将数据掩码的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置数据掩码的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
一个实施例中，也可以将数据选通信号的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置数据选通信号的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
同样的，也可以将DQSN的读延时信息x_read和对应的判决电平y_read配置为初始值，并读取写入存储装置中的已知数据。然后将读取出的数据与写入的已知数据进行对比。参照参数集合中的每个配置参数组合，重新配置DQSN的读延时信息x_read和对应的判决电平y_read，并读取写入存储装置中的已知数据，以及将读取出的数据与写入的已知数据进行对比。
当然，可以只对数据信号、数据掩码、数据选通信号或DQSN进行上述过程，也可以同时对数据信号、数据掩码、数据选通信号和DQSN进行上述过程，还可以对数据信号、数据掩码、数据选通信号和DQSN中的任意两种信号或任意三种信号进行上述过程，对此不做限制。
本实施例中，内存控制接口可以为DDR(DoubleDataRate，双倍速率同步动态随机存储器)接口。当然，在其他实施例中，内存控制接口也可以为其他接口。
参数选择模块300，用于根据数据对比模块200的对比结果从预设配置参数集合中选择最佳配置参数组合。具体的，可以根据对比模块200的对比结果，统计内存控制接口信号发生错误的概率。然后根据统计出的概率，选取出最佳配置参数组合。例如，预设配置参数集合中的一组配置参数组合对应的内存控制接口信号发生错误的概率最小，则可以选择该组配置参数组合为最佳配置参数组合。例如，还可以设置一个预设系数，并将内存控制接口信号发生错误的概率小于该预设系数所对应的配置参数组合作为最佳配置参数组合。
通过调整内存控制接口信号的时序延时以及接收端判决电平的位置，读取写入的已知数据，根据接收端的响应判断是否发送成功，进而判断该延时配置和判决电平配置是否满足要求。通过调整不同的时序延时和判决电平位置，扫描得到内存控制接口信号数据线的眼图。对不同的内存控制接口信号数据线上进行同样的操作，得到内存控制接口信号中的数据信号、数据掩码、数据选通信号和DQSN数据线上的眼图。
进一步的，上述眼图的得到需要依赖于对大量已知数据的读写操作。如果已知数据仅包含单个数据线上的数据翻转，则得到的眼图仅代表无串扰的情况。当已知数据上的数据足够多并且随机时，可以统计传输成功的概率来判断每个数据线的眼图以及延时和噪声分布。
本实施例中，数据信号可以为多个。例如，内存控制接口为DDR3接口，数据信号包括DQ[0]至DQ[7]共八个。因此对于DQ[0]至DQ[7]中的每个数据信号均可以通过上一段的过程选择出对应的最佳配置参数组合。
进一步的，内存控制接口信号还可以包括地址控制位。内存控制接口信号质量的优化系统还包括校准模块400。校准模块400用于根据预设协议对地址控制位的写延时信息和对应的判决电平进行校准。
上述内存控制接口信号质量的优化系统，通过动态调整内存控制接口信号的延时信息和对应的判决电平，并选择最佳的配置参数组合以实现对内存控制接口信号进行优化。上述内存控制接口信号质量的优化系统，不仅可以快速自适应的优化内存控制接口，还可以快速检查内存控制接口的时序裕度和电压裕度。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种内存控制接口信号质量的优化方法，其特征在于，包括以下步骤：
向存储装置的存储空间中写入已知数据；
逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取所述已知数据，并将读取出的数据与所述已知数据对比；
根据对比结果从所述预设配置参数集合中选择最佳配置参数组合；
其中，每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平；所述延时信息包括读延时信息和写延时信息，所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平。
2.根据权利要求1所述的内存控制接口信号质量的优化方法，其特征在于，所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
3.根据权利要求2所述的内存控制接口信号质量的优化方法，其特征在于，所述内存控制接口信号还包括地址控制位，所述优化方法还包括：
根据预设协议对所述地址控制位的写延时信息和对应的判决电平进行校准。
4.根据权利要求1至3任意一项所述的内存控制接口信号质量的优化方法，其特征在于，所述内存控制接口为DDR接口。
5.根据权利要求1至3任意一项所述的内存控制接口信号质量的优化方法，其特征在于，所述存储装置为DRAM。
6.一种内存控制接口信号质量的优化系统，其特征在于，包括数据写入模块、数据对比模块和参数选择模块；
所述数据写入模块，用于向存储装置的存储空间中写入已知数据；
所述数据对比模块，用于逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平，读取所述已知数据，并将读取出的数据与所述已知数据对比；
所述参数选择模块，用于根据对比结果从所述预设配置参数集合中选择最佳配置参数组合；
其中，每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平；所述延时信息包括读延时信息和写延时信息，所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平。
7.根据权利要求6所述的内存控制接口信号质量的优化系统，其特征在于，所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
8.根据权利要求6所述的内存控制接口信号质量的优化系统，其特征在于，所述内存控制接口信号还包括地址控制位，所述优化系统还包括校准模块；
所述校准模块用于根据预设协议对所述地址控制位的写延时信息和对应的判决电平进行校准。
9.根据权利要求6至8任意一项所述的内存控制接口信号质量的优化系统，其特征在于，所述内存控制接口为DDR接口。
10.根据权利要求6至8任意一项所述的内存控制接口信号质量的优化系统，其特征在于，所述存储装置为DRAM。
CN201610118666.6A 2016-03-02 2016-03-02 内存控制接口信号质量的优化方法和系统 Active CN105701042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610118666.6A CN105701042B (zh) 2016-03-02 2016-03-02 内存控制接口信号质量的优化方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610118666.6A CN105701042B (zh) 2016-03-02 2016-03-02 内存控制接口信号质量的优化方法和系统

Publications (2)

Publication Number Publication Date
CN105701042A true CN105701042A (zh) 2016-06-22
CN105701042B CN105701042B (zh) 2018-08-14

Family

ID=56223850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610118666.6A Active CN105701042B (zh) 2016-03-02 2016-03-02 内存控制接口信号质量的优化方法和系统

Country Status (1)

Country Link
CN (1) CN105701042B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010558A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN108039189A (zh) * 2017-11-28 2018-05-15 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN109359067A (zh) * 2018-10-17 2019-02-19 晶晨半导体(上海)股份有限公司 获取存储模块内部延时阶梯时间的方法及系统
CN109766133A (zh) * 2018-12-29 2019-05-17 合肥杰发科技有限公司 一种内置嵌入式单元的系统及其初始化方法
CN110428856A (zh) * 2019-07-29 2019-11-08 珠海市一微半导体有限公司 一种用于读写ddr内存的延时参数优化方法和系统
CN111858195A (zh) * 2020-06-10 2020-10-30 瑞芯微电子股份有限公司 Dram接口读校验的接口参数适配方法及存储介质
CN112017727A (zh) * 2020-08-28 2020-12-01 海光信息技术有限公司 接口测试方法、装置、处理器和电子设备
CN112099733A (zh) * 2020-08-26 2020-12-18 瑞芯微电子股份有限公司 一种dram内存时序配置方法和装置
CN112820344A (zh) * 2019-11-18 2021-05-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
WO2021128875A1 (zh) * 2019-12-25 2021-07-01 晶晨半导体(上海)股份有限公司 内存接口时序分析方法及系统
CN113626352A (zh) * 2021-07-01 2021-11-09 珠海全志科技股份有限公司 内存控制器的读取校准方法、计算机装置和可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859282A (zh) * 2005-10-22 2006-11-08 华为技术有限公司 一种存储器的控制器及控制方法
CN102496390A (zh) * 2011-11-28 2012-06-13 曙光信息产业(北京)有限公司 一种测试ddr2数据有效窗口的方法和装置
CN103034572A (zh) * 2012-12-14 2013-04-10 深圳Tcl新技术有限公司 Ddr调试方法及系统
CN103186488A (zh) * 2011-12-27 2013-07-03 澜起科技（上海）有限公司 用于内存系统的电压与时序校准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859282A (zh) * 2005-10-22 2006-11-08 华为技术有限公司 一种存储器的控制器及控制方法
CN102496390A (zh) * 2011-11-28 2012-06-13 曙光信息产业(北京)有限公司 一种测试ddr2数据有效窗口的方法和装置
CN103186488A (zh) * 2011-12-27 2013-07-03 澜起科技（上海）有限公司 用于内存系统的电压与时序校准方法
CN103034572A (zh) * 2012-12-14 2013-04-10 深圳Tcl新技术有限公司 Ddr调试方法及系统

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010558A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN108039189A (zh) * 2017-11-28 2018-05-15 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN109359067A (zh) * 2018-10-17 2019-02-19 晶晨半导体(上海)股份有限公司 获取存储模块内部延时阶梯时间的方法及系统
CN109359067B (zh) * 2018-10-17 2022-06-28 晶晨半导体(上海)股份有限公司 获取存储模块内部延时阶梯时间的方法及系统
CN109766133A (zh) * 2018-12-29 2019-05-17 合肥杰发科技有限公司 一种内置嵌入式单元的系统及其初始化方法
CN110428856A (zh) * 2019-07-29 2019-11-08 珠海市一微半导体有限公司 一种用于读写ddr内存的延时参数优化方法和系统
CN110428856B (zh) * 2019-07-29 2021-06-08 珠海市一微半导体有限公司 一种用于读写ddr内存的延时参数优化方法和系统
CN112820344A (zh) * 2019-11-18 2021-05-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
WO2021098210A1 (zh) * 2019-11-18 2021-05-27 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN112820344B (zh) * 2019-11-18 2023-04-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
WO2021128875A1 (zh) * 2019-12-25 2021-07-01 晶晨半导体(上海)股份有限公司 内存接口时序分析方法及系统
CN111858195A (zh) * 2020-06-10 2020-10-30 瑞芯微电子股份有限公司 Dram接口读校验的接口参数适配方法及存储介质
CN112099733A (zh) * 2020-08-26 2020-12-18 瑞芯微电子股份有限公司 一种dram内存时序配置方法和装置
CN112099733B (zh) * 2020-08-26 2022-05-13 瑞芯微电子股份有限公司 一种dram内存时序配置方法和装置
CN112017727A (zh) * 2020-08-28 2020-12-01 海光信息技术有限公司 接口测试方法、装置、处理器和电子设备
CN112017727B (zh) * 2020-08-28 2023-04-07 成都海光集成电路设计有限公司 接口测试方法、装置、处理器和电子设备
CN113626352A (zh) * 2021-07-01 2021-11-09 珠海全志科技股份有限公司 内存控制器的读取校准方法、计算机装置和可读存储介质
CN113626352B (zh) * 2021-07-01 2024-04-30 珠海全志科技股份有限公司 内存控制器的读取校准方法、计算机装置和可读存储介质

Also Published As

Publication number Publication date
CN105701042B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
CN105701042A (zh) 内存控制接口信号质量的优化方法和系统
US10067890B2 (en) Apparatuses and methods for variable latency memory operations
US8582356B2 (en) Providing a ready-busy signal from a non-volatile memory device to a memory controller
KR102340446B1 (ko) 스토리지 장치 및 그것의 데이터 트레이닝 방법
KR102145401B1 (ko) 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
KR101832552B1 (ko) Ｄｒａｍ 당 주소 매김 능력 모드를 위한 방법, 장치 및 시스템
US20100325372A1 (en) Parallel training of dynamic random access memory channel controllers
CN106201936B (zh) 用于动态随机存取存储器的存取方法以及电子装置
US20160299719A1 (en) Memory device and method for data exchanging thereof
US20140372669A1 (en) Memory control system and memory interface method using the same
KR20200043017A (ko) 메모리 모듈, 메모리 시스템 및 메모리 모듈의 동작 방법
US10157123B1 (en) Methods and apparatus for a scheduler for memory access
US20120063246A1 (en) Memory controller, memory system including the same, and control method of memory device
US8151150B2 (en) Data storage device and method for writing test data to a memory
CN104599706B (zh) 随机存取存储器及调整随机存取存储器读取时序的方法
CN108139993A (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
US20180374533A1 (en) Refresh control method for memory system
US20180095699A1 (en) Memory system, memory device thereof, and method for writing to and reading from memory device thereof
US11308010B2 (en) Memory system having memories of different capacities
US11593285B2 (en) Memory system
KR20130009536A (ko) 메모리 제어 장치 및 방법
JPWO2011148483A1 (ja) メモリシステム及びメモリインターフェース装置
KR102545175B1 (ko) 어드레스 테이블을 포함하는 메모리 장치, 및 메모리 컨트롤러의 동작 방법
CN108027765B (zh) 一种内存访问方法以及计算机系统
US9111586B2 (en) Storage medium and transmittal system utilizing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant