CN109766133A - 一种内置嵌入式单元的系统及其初始化方法 - Google Patents

一种内置嵌入式单元的系统及其初始化方法 Download PDF

Info

Publication number
CN109766133A
CN109766133A CN201811643772.1A CN201811643772A CN109766133A CN 109766133 A CN109766133 A CN 109766133A CN 201811643772 A CN201811643772 A CN 201811643772A CN 109766133 A CN109766133 A CN 109766133A
Authority
CN
China
Prior art keywords
embedded unit
parameter
calibration parameter
optimum timing
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811643772.1A
Other languages
English (en)
Inventor
刘丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jie Fa Technology Co Ltd
AutoChips Inc
Original Assignee
Hefei Jie Fa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Jie Fa Technology Co Ltd filed Critical Hefei Jie Fa Technology Co Ltd
Priority to CN201811643772.1A priority Critical patent/CN109766133A/zh
Publication of CN109766133A publication Critical patent/CN109766133A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开一种内置嵌入式单元的系统及其初始化方法，涉及计算机技术领域。该初始化方法包括：执行时序校准参数计算操作得到最优时序校准参数后，将最优时序校准参数保存至存储设备内。通过上述方法，执行时序校准参数计算操作得到最优时序校准参数后，将最优时序校准参数保存至存储设备内，嵌入式单元下次初始化时，只需要读取并使用已保存的最优时序校准数据进行时序校准操作，建立主机与嵌入式单元之间的通信连接即可，无需再进行时序校准参数计算操作，从而缩短嵌入式单元初始化时间，节约系统开机时间。

Description

一种内置嵌入式单元的系统及其初始化方法
技术领域
本发明涉及计算机技术相关领域，特别是涉及一种内置嵌入式单元的系统及其初始化方法。
背景技术
随着信息化、智能化、网络化的发展，嵌入式单元技术也获得更加广阔的发展空间。系统开机时，系统内的嵌入式单元，诸如eMMC(Embedded Multi Media Card，嵌入式多媒体卡)、SD卡(Secure DigitalMemory Card，安全数码卡)、DDR(Double Data Rate，双倍速率同步动态随机存储器)、SDIO卡(Secure Digital Input and Output Card，安全数字输入输出卡)等单元，需要进行初始化。
本申请发明人在长期研发中发现，现有技术中，每次系统开机中的嵌入式单元初始化过程，均需执行时序校准操作，得到最优时序校准参数以建立时序校准相关的主控芯片(简称主机)与嵌入式单元之间的通信连接，这段时序校准过程耗时一般较长，从而会延长系统的开机时间。
发明内容
本发明主要的目的是提供一种内置嵌入式单元的系统及其初始化方法，能够缩短系统内部嵌入式单元的初始化时间，从而达到减少开机时间的目的。
为达到上述目的，本发明采用的一个技术方案是：提供一种内置嵌入式单元的系统初始化方法，该方法包括：在嵌入式单元初始化时进行主机与嵌入式单元之间的时序校准参数计算；
在时序校准参数计算后得到最优时序校准参数；
保存最优时序校准参数，以待下次初始化时跳过时序校准参数计算，直接使用最优时序校准参数进行时序校准，从而建立主机与嵌入式单元之间通信连接。
为达到上述目的，本发明采用的另一个技术方案是：提供一种内置嵌入式单元的系统初始化方法，包括：系统的主机在嵌入式单元本次初始化时读取保存在系统中的最优时序校准参数；
跳过时序校准参数计算，直接使用最优时序校准参数进行时序校准，从而建立主机与嵌入式单元之间通信连接。
为达到上述目的，本发明采用的另一个技术方案是：提供一种内置嵌入式单元的系统，包括主机和嵌入式单元、存储设备，主机和嵌入式单元、存储设备通信连接；
主机用于配合嵌入式单元、存储设备执行上述初始化方法。
以上方案，执行时序校准参数计算操作得到最优时序校准参数后，将最优时序校准参数保存至存储设备内，嵌入式单元下次初始化时，只需要读取并使用已保存的最优时序校准数据进行时序校准操作，建立主机与嵌入式单元之间的通信连接即可，无需再进行时序校准参数计算操作，从而缩短嵌入式单元初始化时间，节约系统开机时间。
附图说明
图1是本发明内置嵌入式单元的系统初始化方法第一个实施方式的流程示意图；
图2是本发明内置嵌入式单元的系统初始化方法第二个实施方式的流程示意图；
图3是本发明内置嵌入式单元的系统初始化方法第三个实施方式的流程示意图；
图4是本发明内置嵌入式单元的系统初始化方法第四个实施方式的流程示意图；
图5是本发明内置嵌入式单元的系统初始化方法第四个实施方式中的主机与eMMC的通信示意图；
图6是本发明内置嵌入式单元的系统初始化方法第四个实施方式中的遍历时序参数组合是否有效的结果示意图；
图7是本发明内置嵌入式单元的系统初始化方法第四个实施方式中的主机与SDIOdevice的通信示意图；
图8是本发明内置嵌入式单元的系统初始化方法第五个实施方式的流程示意图；
图9是本发明内置嵌入式单元的系统一实施方式的结构示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参阅图1，图1是本发明内置嵌入式单元的系统初始化方法一实施方式的流程示意图。如图1所示，该方法包括如下步骤：
S101：在嵌入式单元初始化时进行主机与嵌入式单元之间的时序校准参数计算。
其中，嵌入式单元可为eMMC或SDIO device、DDR、SD卡。在嵌入式单元初始化时，可以进行主机与嵌入式单元之间的时序校准参数计算操作。在嵌入式单元初始化时进行主机与嵌入式单元之间的时序校准参数计算的动作可以是在嵌入式单元在系统中第一次初始化时或数据传输错误时进行，也可以是在第一次初始化之后的嵌入式单元的初始化时通过判断得出保存在系统中的最优时序校准参数无效的结论后进行的。
S102：在时序校准参数计算后得到最优时序校准参数。
其中，在时序校准参数计算过程中主机会使用合适的算法找到最优时序校准参数。
S103：保存最优时序校准参数，以待下次初始化时跳过时序校准参数计算，直接使用最优时序校准参数进行时序校准，从而建立主机与嵌入式单元之间通信连接。
其中，最优时序校准参数的大小大约为几十byte，其保存在存储设备中，通常只需要占用一个block即可。
在本实施方式中，执行时序校准参数计算操作得到最优时序校准参数后，将最优时序校准参数保存至存储设备内，嵌入式单元下次初始化时，只需要读取并使用已保存的最优时序校准数据进行时序校准操作，建立主机与嵌入式单元之间的通信连接即可，无需再进行时序校准参数计算操作，从而缩短嵌入式单元初始化时间，节约系统开机时间。
请参阅图2，图2是本发明内置嵌入式单元的系统初始化方法第二个实施方式的流程示意图。本实施方式中，该方法包括以下步骤：
S201：在嵌入式单元在该系统中第一次初始化时，进行主机与嵌入式单元之间的时序校准参数计算操作。
若嵌入式单元在该系统中是第一次进行初始化操作，就需进行主机与嵌入式单元之间的时序校准参数计算操作，得到最优时序校准参数后，才能将最优时序校准参数配置到主机寄存器内进行时序校准操作；若嵌入式单元在该系统中进行的是第二次及以后初始化操作时，可能就无须进行主机与嵌入式单元之间的时序校准参数计算，直接将保存在系统中有效的最优时序校准参数配置到主机寄存器内进行时序校准操作。
202：在时序校准参数计算操作后得到最优时序校准参数。
可如上S102，在此不作赘述。
S203：保存表征最优时序校准参数是否有效的标志位和最优时序校准参数，使用最优时序校准参数进行时序校准，从而建立主机和嵌入式单元之间的通信连接。
其中，嵌入式单元在该系统中第一次初始化之前，存储设备中保存时序校准参数和标志位(标志位的作用为表征保存在该系统中的最优时序校准参数是否有效)的存储区域为空的，在第一次初始化时需要通过时序校准参数计算得到最优时序校准参数连同表征最优时序校准参数是否有效的标志位保存至该存储区域内。
标志位可用于下次初始化时表征最优时序校准参数是否有效。可以直接跳过时序校准参数计算操作，直接使用最优时序校准参数进行时序校准操作，从而建立主机与嵌入式单元之间通信连接。本实施例对标志位的形式不进行限制。
具体的，若在嵌入式单元在该系统中第一次初始化时，需要进行时序校准参数计算，得到并保存最优时序校准参数，用最优时序校准参数进行时序校准，从而建立主机与嵌入式单元之间通信连接；若在嵌入式单元在该系统中第二次及以后初始化操作时，存储设备保存了最优时序校准参数，并且在标志位表征存储设备内保存的最优时序校准参数为有效时，无需执行时序校准参数计算操作，直接使用保存的最优时序校准参数进行时序校准，从而缩短嵌入式单元初始化的时间，减少系统开机时间。
请参阅图3，图3是本发明内置嵌入式单元的系统初始化方法第三个实施方式的流程示意图。本实施方式中，该方法包括以下步骤：
S301：读取保存在该系统中的最优时序校准参数。
其中，主机读取保存在该系统中关于嵌入式单元初始化过程中需要使用的最优时序校准参数。最优时序校准参数是保存在系统的存储设备中。存储设备可以是eMMC、SSD、SD、UFS中的一种，在嵌入式设备初始化前存储设备处于工作状态。嵌入式单元可以为eMMC、SD卡、DDR或者SDIO device。该最优时序校准参数是通过进行主机与嵌入式单元之间的时序校准参数计算操作得到的。该时序校准参数计算操作可以是在本次初始化之前的嵌入式单元任一次初始化过程中或者在主机与嵌入式单元之间的数据传输过程出错后、在其他情况下进行的。在本次初始化之前的嵌入式单元任一次初始化过程包括嵌入式单元上次初始化和上上次初始化以及在本次初始化之前的嵌入式单元其他初始化情况。该时序校准参数计算操作可以是在本次初始化之前的嵌入式单元任一次初始化过程中进行是指：只要在本次初始化之前的嵌入式单元某一次初始化过程中得出的时序校准参数在嵌入式单元后续的每次初始化中被判断有效，则嵌入式单元后续的每次初始化均可以调用嵌入式单元某一次初始化过程中得出的时序校准参数。
在一个应用场景中嵌入式单元为eMMC，eMMC刚上电时，其工作在低速模式(clock为400Khz)，初始化eMMC进入传输状态，主机从eMMC内读取最优时序校准参数，当eMMC处于低速模式时，主机读取eMMC内存储的最优时序校准参数基本不会出现采样问题导致数据出错的情况，提高了读取到的数据的可靠性，降低了系统运行过程中采样出现错误的风险，降低了对用户的影响。
在另一个应用场景中嵌入式单元为SDIO service，SDIO service刚上电时，其工作在低速模式，从存储设备读取到最优时序校准参数后，初始化SDIO service设备。
S302：跳过时序校准参数计算，直接使用最优时序校准参数进行时序校准，从而建立主机与嵌入式单元之间的通信连接。
其中，在直接使用最优时序校准参数进行时序校准之前，嵌入式单元从低速模式转换为高速传输模式。
在本实施方式中，读取保存在该系统中的最优时序校准参数，直接使用该时序校准参数进行时序校准，建立主机与嵌入式单元之间的高速通信连接，实现嵌入式单元初始化时间和系统开机时间的缩短，从而降低对用户的影响。
请参阅图4，图4是本发明内置嵌入式单元的系统初始化方法第四个实施方式的流程示意图。本实施方式中，该方法包括以下步骤：
S401：读取保存在该系统中的最优时序校准参数。
其中，可以直接读取最优时序校准参数，或者在读取最优时序校准参数的同时读取表征最优时序校准参数是否有效的标志位。读取保存在该系统中的最优时序校准参数操作是在嵌入式单元上电运行后的低速模式下进行，这样主机读取系统中存储的最优时序校准参数基本不会出现采样问题导致数据出错的情况，提高了读取到的数据的可靠性，降低了系统运行过程中采样出现错误的风险，降低了对用户的影响。
S402：判断读取到的最优时序校准参数是否有效。具体的判断结果，可分为以下两种情况S4031/S4032：
其中，在读取保存在系统中的最优时序校准参数之后，嵌入式单元从低速模式转换为高速传输模式，这样可以提高后续操作——判断步骤、时序校准步骤或者时缩短嵌入式单元初始化的时间和系统开机的时间。可以直接判断读取到的最优时序校准参数是否有效，或者通过判断标志位是否有效来判断读取到的最优时序校准参数是否有效。
通过标志位判断最优时序校准参数是否有效的方式有：
判断标志位中嵌入式单元在该系统中初始化的次数；
或判断标志位是否存在：标志位不存在的话，说明当前系统中存储的最优时序校准参数可能不完整，则该最优时序校准参数无效；当前标志位存在的话，说明存储的最优时序校准参数完整，则该最优时序校准参数可能有效；
或者在嵌入式单元初始化时的外部环境下该标志位是否有效。
第一种：
S4031：如有效，则执行跳过时序校准参数计算操作，直接使用最优时序校准参数进行时序校准，建立主机与嵌入式单元之间的通信连接。
其中，判断读取到的最优时序校准参数有效的话，表示存储的最优时序校准参数可以直接使用，在嵌入式单元初始化过程中，将最优时序校准参数直接配置到主机寄存器内，以进行时序校准操作，从而建立主机与嵌入式单元之间的通信连接。
第二种：
S4032：如无效，执行时序校准参数计算操作以得到最优时序校准参数，使用该最优时序校准参数进行时序校准，建立主机与嵌入式单元之间的通信连接，同时保存最优时序校准参数。
其中，如果判断读取到的最优时序校准参数无效的话，表示需要执行时序校准参数计算操作，从而得到最优时序校准参数并保存到存储设备内，将最优时序校准参数配置到主机寄存器内以进行时序校准操作，从而建立时序校准操作相关的主机与嵌入式单元之间的通信连接。另外，在将最优时序校准参数保存到存储设备后或者在将最优时序校准参数保存在存储设备时，还可以在存储最优时序校准参数的区域设置有表征最优时序校准参数是否有效的标志位。本实施例对标志位的形式不进行限制。
在一个应用场景中嵌入式单元为eMMC，如图5所示，主机与eMMC之间的通信有clkpin,cmd pin,data pin。以clk pin通信为例，其时序校准参数计算的原理大致如下所示：
主机上配置clk pin的时序参数有2个，简化组合为(时序参数1，时序参数2)，每个时序参数有10个档位可调。主机通过发送CMD21去遍历(时序参数1，时序参数2)组合下的每一种值是否有效。这里以“X”表示当前(时序参数1，时序参数2)组合下发送CMD21出现CMAerror，说明此时clk pin采样出错；以“O”表示当前(时序参数1，时序参数2)组合下发送的CMD21没有error，说明此时cmd pin采样正常，最终会得到如图6所示的窗口，最后主机会使用合适的算法计算出最优时序校准参数。同理，data pin也有此过程。
在另一个应用场景中嵌入式单元为SDIO device，如图7所示，主机与SDIO device之间的通信有clk pin,cmd pin,data pin。其中，SDIOdevice、的时序校准参数计算原理与eMMC的时序校准参数计算原理区别在于：主机通过发送CMD19去遍历主机与SDIO device之间的时序参数组合下的每一种值是否有效；主机通过发送CMD21去遍历主机与eMMC之间的时序参数组合下的每一种值是否有效。
在本实施方式中，判断读取到的最优时序校准参数有效的话，为了改善用户体验，不进行时序校准参数计算操作，直接进行时序校准，以使得用户在正式使用时能够获得较快的开机启动时间。而当判断读取到的最优时序校准参数无效的话，则需要执行时序校准参数计算，然后进行时序校准，使得时钟数据相位对齐，以建立主机与嵌入式单元之间的稳定通信，避免错误。
请参阅图8，图8是本发明内置嵌入式单元的系统初始化方法第五个实施方式的流程示意图。本实施方式中，该方法包括以下步骤：
S501：检测嵌入式单元运行过程中主机与嵌入式单元之间的数据传输是否出现错误。
其中，嵌入式单元高速数据传输过程中，检查主机和嵌入式单元之间的每次通信过程(数据采样过程)是否出错。
S502：若出现错误，执行时序校准参数计算操作。
其中，主机和嵌入式单元之间的通信过程出现错误，证明当前的最优时序校准参数无效，此时就需要重新进行时序校准参数计算操作。
S503：得到最优时序校准参数，使用最优时序校准参数进行时序校准，建立主机与嵌入式单元之间的通信连接，并保存最优时序校准参数。
其中，执行时序校准参数计算操作后，得到最优时序校准参数，并将其配置到主机寄存器内以进行时序校准，从而建立时序校准操作相关的主机与嵌入式单元之间的通信连接。同时获取最优时序校准参数并将其保存至存储设备内。在将最优时序校准参数保存到存储设备后或者在将最优时序校准参数保存在存储设备时，还可以将表征最优时序校准参数是否有效的标志位保存至存储设备内。
在此实施例中，当嵌入式单元高速传输过程中，出现数据传输错误时，会重新执行时序校准参数计算操作，此时执行时序校准参数计算操作得到的最优时序校准参数也会保存至存储设备，并会将表征最优时序校准参数是否有效的标志位保存至存储设备，这样可以解决外部环境(PCB Layout、温度、电压或eMMC个体、其他外部环境)变化较大时导致保存在存储设备内的最优时序校准参数失效的问题，避免嵌入式单元运行过程出现数据传输错误的情况。嵌入式单元后续初始化时，也可以使用当前有效的最优时序校准参数，提高最优时序校准参数的可靠性，避免发生错误。
请参阅图9，图9是本发明内置嵌入式单元的系统第一个实施方式的结构示意图。本实施方式内置嵌入式单元的系统包括：包括主机62和嵌入式单元61、存储设备63，主机62和嵌入式单元61、存储设备63通信连接；
主机62用于配合嵌入式单元61、存储设备63执行上述实施例中的方法。
可以理解的，存储设备63和嵌入式单元61可以为同一设备，例如两者均为eMMC；存储设备63和嵌入式单元61也可为不同的设备，例如存储设备可为eMMC，嵌入式单元可为SDIO device。
在此实施例中，内置嵌入式单元的系统先读取已保存的最优时序校准参数，判断该时序校准参数是否有效，若有效，则直接进行时序校准操作，从而建立主机和嵌入式单元之间的通信连接，缩短嵌入式单元初始化的时间，继而减少系统的开机时间；若无效，则执行时序校准参数计算操作，得到最优时序校准参数进行时序校准操作，以建立时序校准相关方的通信连接，并保存最优时序校准参数，使得时钟数据相位对齐，以建立主机与嵌入式单元之间的稳定通信，避免错误。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种内置嵌入式单元的系统初始化方法，其特征在于，包括：
在嵌入式单元初始化时进行主机与嵌入式单元之间的时序校准参数计算；
在所述时序校准参数计算后得到最优时序校准参数；
保存所述最优时序校准参数，以待下次初始化时跳过所述时序校准参数计算，直接使用所述最优时序校准参数进行时序校准，从而建立所述主机与所述嵌入式单元之间通信连接。
2.根据权利要求1所述的方法，其特征在于，
所述在嵌入式单元初始化时进行主机与嵌入式单元之间的时序校准参数计算的动作是在所述嵌入式单元在所述系统中第一次初始化时进行。
3.根据权利要求1所述的方法，其特征在于，
所述在所述时序校准参数计算后得到最优时序校准参数之后包括：
将所述最优时序校准参数配置到主机寄存器中，以对本次需要建立通信连接的所述主机与所述嵌入式单元进行时序校准操作。
4.根据权利要求1所述的方法，其特征在于，
所述保存所述最优时序校准参数包括：
保存所述最优时序校准参数和表征所述最优时序校准参数是否有效的标志位。
5.一种内置嵌入式单元的系统初始化方法，其特征在于，包括：
所述系统的主机在所述嵌入式单元本次初始化时读取保存在所述系统中的最优时序校准参数；
跳过时序校准参数计算，直接使用所述最优时序校准参数进行时序校准，从而建立所述主机与所述嵌入式单元之间通信连接。
6.根据权利要求5所述的方法，其特征在于，
所述读取保存在所述系统中的最优时序校准参数包括：
读取所述时序校准参数计算后保存在所述系统中的表征所述最优时序校准参数是否有效的标志位和所述最优时序校准参数；
其中，所述时序校准参数计算是在所述本次初始化之前的所述嵌入式单元任一次初始化过程中或数据传输出现错误后进行的。
7.根据权利要求6所述的方法，其特征在于，
所述读取所述时序校准参数计算后保存在所述系统中的表征所述最优时序校准参数是否有效的标志位和所述最优时序校准参数后包括：
判断读取到的所述标志位是否有效；
如有效，则跳过所述时序校准参数计算，直接使用所述最优时序校准参数进行时序校准，从而建立所述主机与所述嵌入式单元之间通信连接；
如无效，则执行所述时序校准参数计算操作，得到所述最优时序校准参数，使用所述最优时序校准参数进行时序校准，从而建立所述主机与所述嵌入式单元之间通信连接，并保存所述得到的最优时序校准参数和表征所述最优时序校准参数是否有效的标志位。
8.根据权利要求5所述的方法，其特征在于，
所述读取保存在所述系统中的最优时序校准参数在所述嵌入式单元上电运行后的低速模式下进行；
在所述读取保存在所述系统中的最优时序校准参数之后，将所述嵌入式单元从低速模式切换到高速传输模式。
9.根据权利要求1-8任一项所述的方法，其特征在于，包括：
检测嵌入式单元运行过程中主机与嵌入式单元之间的数据传输是否出现错误；
若出现错误，执行时序校准参数计算操作；
得到最优时序校准参数，使用所述最优时序校准参数进行时序校准，从而建立所述主机与所述嵌入式单元之间通信连接。
10.一种内置嵌入式单元的系统，其特征在于：包括主机和嵌入式单元、存储设备，所述主机和嵌入式单元、存储设备通信连接；
所述主机用于配合所述嵌入式单元、所述存储设备执行权利要求1至9任一项所述的方法。
CN201811643772.1A 2018-12-29 2018-12-29 一种内置嵌入式单元的系统及其初始化方法 Pending CN109766133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811643772.1A CN109766133A (zh) 2018-12-29 2018-12-29 一种内置嵌入式单元的系统及其初始化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811643772.1A CN109766133A (zh) 2018-12-29 2018-12-29 一种内置嵌入式单元的系统及其初始化方法

Publications (1)

Publication Number Publication Date
CN109766133A true CN109766133A (zh) 2019-05-17

Family

ID=66453286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811643772.1A Pending CN109766133A (zh) 2018-12-29 2018-12-29 一种内置嵌入式单元的系统及其初始化方法

Country Status (1)

Country Link
CN (1) CN109766133A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112014596A (zh) * 2019-05-30 2020-12-01 合肥杰发科技有限公司 加速度计及其制作方法
CN112766067A (zh) * 2020-12-31 2021-05-07 杭州艾芯智能科技有限公司 3d人脸识别模组校准数据的获取方法、系统、计算机和存储介质
CN112965754A (zh) * 2019-12-13 2021-06-15 合肥杰发科技有限公司 一种系统启动的方法及嵌入式设备
WO2022158252A1 (ja) * 2021-01-19 2022-07-28 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びデータ転送システム

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520765A (zh) * 2009-04-03 2009-09-02 华为技术有限公司 一种输入/输出总线时序参数确定方法及装置
CN102662711A (zh) * 2012-04-06 2012-09-12 中兴通讯股份有限公司 一种芯片快速初始化方法及装置
US20140082398A1 (en) * 2012-09-14 2014-03-20 Samsung Semiconductor Co., Ltd. EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING eMMC, AND METHOD OPERATING eMMC SYSTEM
CN104122935A (zh) * 2014-07-30 2014-10-29 东南大学 一种用于sd3.00主机控制器的动态时钟相位调整方法
CN104704477A (zh) * 2012-10-05 2015-06-10 高通股份有限公司 针对外部存储器调谐序列的最佳使用的算法
CN104735343A (zh) * 2013-12-18 2015-06-24 佳能株式会社 数据处理装置和数据处理方法
CN104796586A (zh) * 2014-01-17 2015-07-22 佳能株式会社 记录装置以及记录装置的控制方法
US20150346761A1 (en) * 2014-05-27 2015-12-03 Canon Kabushiki Kaisha Communication apparatus and method for controlling communication apparatus
CN105701042A (zh) * 2016-03-02 2016-06-22 珠海全志科技股份有限公司 内存控制接口信号质量的优化方法和系统
CN105895161A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 存储装置、存储器系统及它们的操作方法
CN105898475A (zh) * 2015-12-21 2016-08-24 乐视致新电子科技（天津）有限公司 提高智能电视与嵌入式多媒体卡兼容性的方法、智能电视
US20170300338A1 (en) * 2016-04-14 2017-10-19 International Business Machines Corporation Memory device command-address-control calibration
CN107273314A (zh) * 2017-05-24 2017-10-20 深圳市紫光同创电子有限公司 嵌入式多媒体芯片数据读取方法、设备及系统
CN107329923A (zh) * 2017-06-26 2017-11-07 努比亚技术有限公司 一种调整总线时序的方法、存储介质和终端
CN107621959A (zh) * 2016-07-12 2018-01-23 三星电子株式会社 电子装置及其软件训练方法、计算系统
CN107844445A (zh) * 2016-09-19 2018-03-27 闪迪技术有限公司 用于非源同步系统的调谐电路系统和操作
CN108009372A (zh) * 2017-12-15 2018-05-08 中国科学院计算技术研究所 一种ddr内存虚拟写电平校准响应的方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520765A (zh) * 2009-04-03 2009-09-02 华为技术有限公司 一种输入/输出总线时序参数确定方法及装置
CN102662711A (zh) * 2012-04-06 2012-09-12 中兴通讯股份有限公司 一种芯片快速初始化方法及装置
US20140082398A1 (en) * 2012-09-14 2014-03-20 Samsung Semiconductor Co., Ltd. EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING eMMC, AND METHOD OPERATING eMMC SYSTEM
CN104704477A (zh) * 2012-10-05 2015-06-10 高通股份有限公司 针对外部存储器调谐序列的最佳使用的算法
CN104735343A (zh) * 2013-12-18 2015-06-24 佳能株式会社 数据处理装置和数据处理方法
CN104796586A (zh) * 2014-01-17 2015-07-22 佳能株式会社 记录装置以及记录装置的控制方法
US20150346761A1 (en) * 2014-05-27 2015-12-03 Canon Kabushiki Kaisha Communication apparatus and method for controlling communication apparatus
CN104122935A (zh) * 2014-07-30 2014-10-29 东南大学 一种用于sd3.00主机控制器的动态时钟相位调整方法
CN105895161A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 存储装置、存储器系统及它们的操作方法
CN105898475A (zh) * 2015-12-21 2016-08-24 乐视致新电子科技（天津）有限公司 提高智能电视与嵌入式多媒体卡兼容性的方法、智能电视
CN105701042A (zh) * 2016-03-02 2016-06-22 珠海全志科技股份有限公司 内存控制接口信号质量的优化方法和系统
US20170300338A1 (en) * 2016-04-14 2017-10-19 International Business Machines Corporation Memory device command-address-control calibration
CN107621959A (zh) * 2016-07-12 2018-01-23 三星电子株式会社 电子装置及其软件训练方法、计算系统
CN107844445A (zh) * 2016-09-19 2018-03-27 闪迪技术有限公司 用于非源同步系统的调谐电路系统和操作
CN107273314A (zh) * 2017-05-24 2017-10-20 深圳市紫光同创电子有限公司 嵌入式多媒体芯片数据读取方法、设备及系统
CN107329923A (zh) * 2017-06-26 2017-11-07 努比亚技术有限公司 一种调整总线时序的方法、存储介质和终端
CN108009372A (zh) * 2017-12-15 2018-05-08 中国科学院计算技术研究所 一种ddr内存虚拟写电平校准响应的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112014596A (zh) * 2019-05-30 2020-12-01 合肥杰发科技有限公司 加速度计及其制作方法
CN112014596B (zh) * 2019-05-30 2022-10-28 武汉杰开科技有限公司 加速度计及其制作方法
CN112965754A (zh) * 2019-12-13 2021-06-15 合肥杰发科技有限公司 一种系统启动的方法及嵌入式设备
CN112965754B (zh) * 2019-12-13 2023-04-18 合肥杰发科技有限公司 一种系统启动的方法及嵌入式设备
CN112766067A (zh) * 2020-12-31 2021-05-07 杭州艾芯智能科技有限公司 3d人脸识别模组校准数据的获取方法、系统、计算机和存储介质
WO2022158252A1 (ja) * 2021-01-19 2022-07-28 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びデータ転送システム

Similar Documents

Publication Publication Date Title
CN109766133A (zh) 一种内置嵌入式单元的系统及其初始化方法
RU2645288C2 (ru) Усовершенствование интерфейса pci express
USRE47598E1 (en) System, device, and method for initializing a plurality of electronic devices using a single packet
TWI512454B (zh) 記憶體裝置、記憶體測試裝置、測試電腦記憶體裝置之方法及其電腦可讀媒體
US8464020B2 (en) Non-volatile storage device, host device, storage system, data communication method and program
US20100306511A1 (en) Communication data processor and communication data processing method
CN1993687B (zh) 用于控制数据访问的消息管理器和方法以及通信组件
US8489912B2 (en) Command protocol for adjustment of write timing delay
EP2476062B1 (en) Adjustment of memory write timing based on error detection techniques
US20070133311A1 (en) Memory with flexible serial interfaces and method for accessing memory thereof
EP2577475B1 (en) Initializing a memory subsystem of a management controller
CN105790830A (zh) 光模块在位检测方法和装置
TWI685259B (zh) 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置
US7694176B2 (en) Fault-tolerant computer and method of controlling same
CN103678249B (zh) 基于存储器接口的扩展设备及其时钟调试方法
CN104471645B (zh) 采用检错编码的事务的存储器设备的定时优化装置和方法
WO2021207972A1 (zh) 数据传输方法、数据传输装置、电子设备和存储介质
CN115220810A (zh) 基于龙芯2k1000的fpga资源动态加载配置方法
US12045179B2 (en) Method for handling configuration data for an interconnection protocol within hibernate operation, controller, and electronic device
TWI715294B (zh) 基於系統管理匯流排界面對i2c記憶體進行讀寫的方法
CN110286935B (zh) 一种双芯片程序更新装置及方法
CN115966239A (zh) Dram总线故障检测方法、装置、存储介质及程序产品
CN117806670A (zh) 固件升级方法、装置、存储介质及电子设备
EP4327461A1 (en) Integrated circuit memory devices with unidirectional ports for concurrent interface operations
CN115903436A (zh) 用于海底地震仪阵列系统的时间校准方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190517

RJ01 Rejection of invention patent application after publication