CN110428856A - 一种用于读写ddr内存的延时参数优化方法和系统 - Google Patents
一种用于读写ddr内存的延时参数优化方法和系统 Download PDFInfo
- Publication number
- CN110428856A CN110428856A CN201910686409.6A CN201910686409A CN110428856A CN 110428856 A CN110428856 A CN 110428856A CN 201910686409 A CN201910686409 A CN 201910686409A CN 110428856 A CN110428856 A CN 110428856A
- Authority
- CN
- China
- Prior art keywords
- delay
- ddr
- reading
- write
- delay parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000005070 sampling Methods 0.000 claims abstract description 40
- 238000012216 screening Methods 0.000 claims abstract description 8
- 230000001105 regulatory effect Effects 0.000 claims description 84
- 238000007689 inspection Methods 0.000 claims description 23
- 230000003111 delayed effect Effects 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 17
- 241000208340 Araliaceae Species 0.000 claims description 9
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 9
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 9
- 235000008434 ginseng Nutrition 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 230000002035 prolonged effect Effects 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 206010044565 Tremor Diseases 0.000 description 2
- 210000001367 artery Anatomy 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
本发明一种用于读写DDR内存的延时参数优化方法和系统，该延时参数优化方法包括：按照预设步长调节设置DDR时钟频率；每按照预设步长调节一次DDR时钟频率，轮番将写延时参数和读延时参数中的一种固定配置在DDR控制器中，另一种则由DDR控制器控制在一个可用延时区间内遍历筛选；当DDR时钟频率被调节为目标DDR频率值时，控制DDR控制器配置前述获取的写延时参数和读延时参数，实现目标DDR频率值下利用最优的时间采样窗口读写DDR内存中的数据。本发明利用写延时参数和读延时参数配置形成的最优的时间采样窗口读写DDR内存中的数据，提高读写DDR内存的准确性和可靠性。
Description
技术领域
本发明涉及访问内存的技术领域，尤其涉及一种用于读写DDR内存的延时参数优化方法，以及一种用于读写DDR内存的延时参数优化系统。
背景技术
双倍动态随机存取存储器(Double Data Rat，DDR)，为常见的系统内存。对于DDR内存数据的读写，需要利用DDR控制器实现，DDR控制器通过脉冲信号进行内存数据的读写，具体地，当脉冲信号为高电平时，对内存数据进行读写。通常地，DDR控制器会在脉冲信号进行缓慢上升的过程中，即对DDR数据进行采集，不能准确稳定的采集到内存数据，因此，为了使得DDR控制器恰好在脉冲信号的高电平稳定状态下，对DDR的内存数据的成功遍历，因此，需要配置合适的延时参数至DDR控制器，以确保电子设备的程序可以正常运行。
发明内容
为了解决上述技术缺陷，本发明的技术方案提出一种用于读写DDR内存的延时参数优化方法，该延时参数优化方法对应的程序移植于DDR控制器中，用于控制读写DDR内存，其特征在于，该延时参数优化方法包括：按照预设步长调节设置DDR时钟频率；每按照预设步长调节一次DDR时钟频率，轮番将写延时参数和读延时参数中的一种固定配置在DDR控制器中，另一种则由DDR控制器控制在一个可用延时区间内遍历筛选；当DDR时钟频率被调节为目标DDR频率值时，控制DDR控制器配置前述获取的写延时参数和读延时参数，实现目标DDR频率值下利用最优的时间采样窗口读写DDR内存；其中，可用延时区间设置在DDR控制器当前采样的数据对应的脉冲宽度范围内。从而得到当前DDR时钟频率下对应优化的最佳的读延时参数和最佳的写延时参数，使得当前的DDR时钟频率相对于DDR内存中的数据对应的脉冲信号的延时达到一个最为理想的结果，即利用写延时参数和读延时参数配置形成的最优的时间采样窗口读写DDR内存，提高读写DDR内存的准确性和可靠性。
进一步地，该延时参数优化方法具体包括：步骤1、根据所述DDR时钟频率与所述DDR控制器的延时性能，预先配置所述DDR控制器在所述DDR控制器初次正常写入所述DDR内存时的所述写延时参数；步骤2、通过设置可用读延时区间来控制所述DDR控制器从该可用读延时区间中筛选出待调节读延时参数，其中，配置的可用读延时区间覆盖所述DDR控制器当前读取的所述DDR内存中的数据对应的采样区间；步骤3、为所述DDR控制器配置待调节读延时参数后，通过设置可用写延时区间来控制所述DDR控制器从该可用写延时区间中筛选出待调节写延时参数，其中，配置的可用写延时区间覆盖所述DDR控制器当前写入所述DDR内存的数据对应的采样区间；步骤4、按照所述预设步长调节所述DDR时钟频率，同时为所述DDR控制器配置待调节写延时参数；步骤5、重复步骤2至步骤4，直到调节后的DDR时钟频率变为所述目标DDR频率值；其中，所述可用延时区间包括可用读延时区间和可用写延时区间。
该技术方案先控制配置的写延时参数不变的情况下去遍历可用读延时区间以获得一个待调节读延时参数，用于当前配置的写延时参数不适于读写时去进一步调节当前配置的写延时参数，从而存在控制配置的待调节读延时参数不变的情况下去遍历可用写延时区间以获得一个待调节写延时参数的步骤，如果当前配置的写延时参数适于读写时，也可以存在控制配置的待调节读延时参数不变的情况下去遍历可用写延时区间以获得一个待调节写延时参数的步骤，从而省去当前配置的写延时参数是否适用于读写或者处于理想的读写时序状态的判断步骤，简化所述延时参数优化方法，也节省所述DDR控制器调用的硬件资源。
同时，该技术方案利用写延时参数和读延时参数交替更新的方式来优化延时参数，使得DDR控制器中配置的延时参数得到不断的优化，以适应当前调节的DDR时钟频率去采集数据，利用写延时参数和读延时参数配置形成的最优的时间采样窗口读写DDR内存，提高读写DDR内存的准确性和可靠性。
进一步地，所述通过设置可用读延时区间来控制DDR控制器从该可用读延时区间中筛选出待调节读延时参数的具体方法包括：根据所述DDR内存的数据对应的脉冲信号，设置读遍历延时点和所述可用读延时区间，使得所述可用读延时区间覆盖所述DDR控制器当前读取所述DDR内存的数据对应的采样区间；其中，读遍历延时点包括所述可用读延时区间的中间位置；在所述可用读延时区间内的读遍历延时点中确定读遍历延时起点，控制所述DDR控制器从读遍历延时起点开始按照预设方向遍历读遍历延时点，其中，读遍历延时点包括读遍历延时起点；判断DDR控制器按照当前遍历的读遍历延时点对应的延时参数是否正常读取DDR内存中的数据，是则继续遍历下一个读遍历延时点，否则停止遍历，并将可用读延时区间的中间位置处的读遍历延时点对应的延时参数作为所述待调节读延时参数；其中，预设方向为与读遍历延时起点所处的电平状态相同且远离读遍历延时起点的方向，下一个读遍历延时点是预设方向上与当前遍历的读遍历延时点相邻的读遍历延时点。
所述通过设置可用写延时区间来控制DDR控制器从该可用写延时区间中筛选出待调节写延时参数的具体方法包括：根据所述DDR内存的数据对应的脉冲信号，设置写遍历延时点和所述可用写延时区间，使得所述可用写延时区间覆盖所述DDR控制器当前写入所述DDR内存的数据对应的采样区间；其中，写遍历延时点包括所述可用写延时区间的中间位置；在所述可用写延时区间内确定写遍历延时起点，控制所述DDR控制器从写遍历延时起点开始按照预设方向遍历写遍历延时点，其中，写遍历延时点包括写遍历延时起点；判断DDR控制器按照当前遍历的写遍历延时点对应的延时参数是否往DDR内存正常写入数据，是则继续遍历下一个写遍历延时点，否则停止遍历，并将可用写延时区间的中间位置处的写遍历延时点对应的延时参数作为所述待调节写延时参数；其中，预设方向为与写遍历时延起点所处的电平状态相同且远离写遍历延时起点的方向，下一个写遍历延时点是预设方向上与当前遍历的写遍历延时点相邻的写遍历延时点。
与现有技术相比，该技术方案通过遍历可用写延时区和/或可用读延时区间中所有遍历延时点的方式来确定采样数据稳定的延时参数，其中选择可用写延时区和/或可用读延时区间的中间位置处对应的延时参数作为待调节的延时参数，当前的DDR时钟频率相对于DDR内存中的数据对应的脉冲信号的延时达到一个较为理想的结果，让所述DDR控制器当前采样的读取出及写入DDR内存的数据较为准确，但不一定是最理想的，还需要等待后续调节DDR时钟频率去作出进一步的优化。
进一步地，所述判断DDR控制器按照当前遍历的读遍历延时点对应的延时参数是否正常读取DDR内存中的数据的方法包括：控制所述DDR控制器按照所述步骤1中预先配置的写延时参数或所述待调节写延时参数，将预先定义的第一自检数据写入所述DDR内存中，并记录第一存储地址；控制所述DDR控制器按照所述当前遍历的读遍历延时点对应配置的延时参数，并依据第一存储地址读出所述DDR内存的第一自检数据；判断读出所述DDR内存的第一自检数据与预先定义的第一自检数据是否相同，是则确定DDR控制器正常读取DDR内存中的数据，否则确定所述DDR控制器不能正常读取所述DDR内存中的数据。
所述判断DDR控制器按照当前遍历的写遍历延时点对应的延时参数是否往DDR内存正常写入数据的方法包括：控制所述DDR控制器按照所述当前遍历的写遍历延时点对应的延时参数，将预先定义的第二自检数据写入所述DDR内存中，并记录第二存储地址；控制所述DDR控制器按照所述待调节读延时参数，并依据第二存储地址读出所述DDR内存的第二自检数据；判断读出所述DDR内存的第二自检数据与预先定义的第二自检数据是否相同，是则确定所述DDR控制器往DDR内存正常写入数据，否则确定所述DDR控制器不能正常往所述DDR内存写入数据。
该技术方案保证DDR控制器读写DDR内存的数据的有效性，从而推动遍历延时点的遍历操作以优化当前DDR时钟频率下的读/写延时参数，同时也能在读写DDR内存失效的前提下有效地制止当前DDR时钟频率下的读/写延时参数的筛选优化操作，进而推进下一个DDR时钟频率下的读/写延时参数的筛选优化操作，提高读写DDR内存的延时参数优化效率。
进一步地，所述按照所述预设步长调节设置所述DDR时钟频率的方法包括：按照所述预设步长提高所述DDR时钟频率。该技术方案的步长调节方式从低的DDR时钟频率提高到目标DDR频率值，也使得所述DDR控制器配置的待调节读延时参数和待调节写延时参数调节到DDR时钟频率的四分之一，从而达到DDR时钟频率以最为理想的采样窗口去采样读取出DDR内存或写入DDR内存的数据，完成读写DDR内存的校正工作。
一种用于读写DDR内存的延时参数优化系统，该延时参数优化系统包括写延时参数配置模块、DDR时钟调节配置模块、读延时参数配置模块和延时模块；写延时参数配置模块，用于根据DDR时钟调节配置模块配置的DDR时钟频率与延时模块的延时性能，预先配置延时模块在DDR控制器初次正常写入DDR内存时的写延时参数；读延时参数配置模块，用于设置可用读延时区间并从该可用读延时区间中筛选出待调节读延时参数，其中，配置的可用读延时区间覆盖延时参数优化系统当前读取的DDR内存中的数据对应的采样区间；写延时参数配置模块，还用于为延时模块配置待调节读延时参数后，设置可用写延时区间来并从该可用写延时区间中筛选出待调节写延时参数，其中，配置的可用写延时区间覆盖延时参数优化系统当前写入DDR内存的数据对应的采样区间；DDR时钟调节配置模块，用于按照预设步长调节DDR时钟频率，同时为延时模块配置待调节写延时参数，直到调节后的DDR时钟频率变为目标DDR频率值。该技术方案提供的一种用于读写DDR内存的延时参数优化系统利用写延时参数和读延时参数配置形成的最优的时间采样窗口读写DDR内存，提高DDR控制器读写DDR内存的准确性和可靠性。
附图说明
图1为本发明实施例提供的一种用于读写DDR内存的延时参数优化方法流程图。
图2为本发明实施例提供的从所述可用读延时区间中筛选出所述待调节读延时参数的方法流程图。
图3为本发明实施例提供的从所述可用写延时区间中筛选出所述待调节写延时参数的方法流程图。
图4 为本发明实施例提供的一种用于读写DDR内存的延时参数优化系统的模块框架示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在DDR控制器从DDR内存读取数据的过程中，DDR内存初始状态下发出的数据脉冲采样信号DQS和数据脉冲信号DQ 在理想状态下是达到边沿对齐的，需要在DDR控制器内部用级联的延时单元把数据脉冲采样信号DQS往后延时，才能满足数据脉冲采样信号DQS采样数据脉冲信号DQ的建立时间setup和保持时间hold，理论上将数据脉冲采样信号DQS的触发采样边沿延迟在数据脉冲信号DQ电平中间是最理想的采样状态。在DDR控制器往DDR内存写入数据时，由DDR控制器发出数据脉冲采样信号DQS和数据脉冲信号DQ，DDR内存是直接用数据脉冲采样信号DQS去采样数据脉冲信号DQ的，所以，必须在发出数据脉冲采样信号DQS和数据脉冲信号DQ之前，调节DDR控制器内部用级联的延时单元，使其满足DDR 内存用数据脉冲采样信号DQS去采样数据脉冲信号DQ的建立时间setup和保持时间hold，理论上调节DDR内存的相应端口可探测到数据脉冲采样信号DQS在数据脉冲信号DQ电平中间采样是最理想的。因此，DDR控制器需要包括延时模块，从而同时配置好延时模块的读延时参数和写延时参数，才能正确的读写DDR内存。需要说明的是，通常对数据脉冲采样信号DQS延时处理的过程中，需要考虑到芯片IC内部的信号线、系统板PCB上的走线延时的影响。
本发明实施例提出一种用于读写DDR内存的延时参数优化方法，该延时参数优化方法应用于控制所述DDR控制器读写所述DDR内存中的数据，以满足DDR控制器或DDR内存发出的数据脉冲采样信号DQS采样数据脉冲信号DQ的建立时间setup和保持时间hold，作为本发明的基本构思，所述延时参数优化方法包括：
按照预设步长调节设置DDR时钟频率，本实施例首先从较低的DDR时钟频率开始自动调节，然后按照预设步长变化至目标DDR频率值，较低的DDR时钟频率的配置会导致数据脉冲采样信号DQS采样精度较低，后续按照预设步长调节至目标DDR频率值，不断地提高数据脉冲采样信号DQS的采样精度。其中，DDR时钟频率相当于前述的数据脉冲采样信号DQS的频率，在DDR控制器从DDR内存读取数据过程中由DDR内存产生DDR时钟频率，在DDR控制器往DDR内存写入数据过程中由DDR控制器产生DDR时钟频率。
每按照预设步长调节一次DDR时钟频率时，轮番将写延时参数和读延时参数中的一种延时参数固定配置在DDR控制器的延时模块中，另一种延时参数则由DDR控制器控制在一个可用延时区间内遍历配置，以获取当前DDR时钟频率下最佳的写延时参数和最佳的读延时参数，
需要说明的是，本实施例中的DDR控制器的延时模块是由级联的延时单元组成，支持配置延时参数。DDR控制器支持移植本实施例中公开的一种用于读写DDR内存的延时参数优化方法对应的控制程序。
具体地，本实施例在DDR控制器的延时模块中初始配置好预设写延时参数，然后由DDR控制器自动调节读延时参数；如果初始配置的写延时参数合适，可正常读写DDR内存，可以得到最佳的读延时参数；如果初始配置的写延时参数不合适，可认为不适应当前的当前DDR时钟频率，则不能达到优化读写DDR内存的目的，此时需要重新配置所述延时模块的写延时参数，这里可以是在选定一个读延时参数的基础上通过控制DDR控制器去获取一个合适的写延时参数，然后调节一次DDR时钟频率后再按照经过上述方法重试尝试以获取合适的读延时参数，以获取到当前DDR时钟频率下最佳的读延时参数，再在此基础上筛选获取当前DDR时钟频率下最佳的写延时参数。其中，可用延时区间设置在DDR控制器当前采样数据对应的脉冲宽度范围内。
当DDR时钟频率被调节为目标DDR频率值时，控制DDR控制器配置前述更新后的写延时参数和读延时参数，即在目标DDR频率值下对应获取到最佳的读延时参数和最佳的写延时参数，从而实现利用最优的时间采样窗口读写DDR内存；其中，最佳的写延时参数为延时模块在DDR控制器正常写入DDR内存时的理想延时参数，最佳的读延时参数为延时模块在DDR控制器正常读取DDR内存时的理想延时参数，前述的理想延时参数是不需要校正、能够实现稳定无误采集数据的延时参数。
本发明实施例基于每一种可调节的DDR时钟频率，轮番将写延时参数和读延时参数中的一种延时参数固定配置，另一种延时参数则控制在一个可用延时区间内遍历筛选出合适的延时参数，可将重新筛选出的延时参数刷新上一次筛选出的已配置到所述延时模块中，从而得到当前DDR时钟频率下对应优化的最佳的读延时参数和最佳的写延时参数，使得当前的DDR时钟频率相对于DDR内存中的数据对应的脉冲信号的延时达到一个最为理想的结果，即利用写延时参数和读延时参数配置形成的最优的时间采样窗口读写DDR内存中的数据，提高读写DDR内存的准确性和可靠性。
作为一种实施例，如图1所示，所述延时参数优化方法具体包括：步骤S101、根据所述DDR时钟频率与所述DDR控制器的延时性能，预先配置所述延时模块在所述DDR控制器初次正常写入所述DDR内存时的所述写延时参数，然后进入步骤S102。在本实施例中，在设置较低的DDR时钟频率的条件下开始配置所述写延时参数，理想情况下是配置所述写延时参数到1/4的 DDR时钟周期，例如，DDR时钟频率为120MHz ，则1/4 的 DDR时钟周期是2ns，通常集成系统中延时性能参数能做到几十ps。这样在较低的DDR时钟频率下理论计算配置好的所述写延时参数就可以实现DDR控制器将数据正确写入DDR 内存，但不一定是最佳的所述写延时参数，所以需要后续步骤按照预设步长调节设置DDR时钟频率。
需要说明的是，所述可用延时区间包括可用读延时区间和可用写延时区间。
步骤S102、通过设置可用读延时区间来控制所述DDR控制器从该可用读延时区间中筛选出待调节读延时参数，然后进入步骤S103。其中，配置的可用读延时区间覆盖所述DDR控制器当前读取的所述DDR内存中的数据对应的采样区间，可用读延时区间为当前DDR时钟频率下的所述DDR控制器提供一个用于筛选优化读延时参数的可用延时区间，可用读延时区间内不是任意的延时点对应的延时参数都能支持所述DDR控制器读取所述DDR内存中的数据。具体地，如图2所示，所述通过设置可用读延时区间来控制DDR控制器从该可用读延时区间中筛选出待调节读延时参数的具体方法包括：步骤S1021、根据所述DDR内存的数据对应的脉冲信号，设置读遍历延时点和所述可用读延时区间，使得所述可用读延时区间覆盖所述DDR控制器当前采样读取的所述DDR内存的数据对应的采样区间，然后进入步骤S1022，其中，读遍历延时点包括所述可用读延时区间的中间位置，作为DDR控制器采样待读取数据所需要的理想延时参数；步骤S1022、在所述可用读延时区间内的读遍历延时点中确定读遍历延时起点，控制所述DDR控制器从读遍历延时起点开始按照预设方向遍历读遍历延时点，然后进入步骤S1023，其中，预设方向为与读遍历延时起点所处的电平状态相同且远离读遍历延时起点的方向，电平状态可以是逻辑高电平，读遍历延时点包括读遍历延时起点。步骤S1023、判断DDR控制器按照当前的读遍历延时点对应的延时参数是否正常读取DDR内存中的数据，是则进入步骤S1024，否则进入步骤S1025。步骤S1024、继续遍历下一个读遍历延时点，其中，下一个读遍历延时点是预设方向上与当前遍历的读遍历延时点相邻的读遍历延时点，然后返回步骤S1023，以完成所述可用读延时区间内的读遍历延时点的遍历操作。步骤S1025、停止遍历，并将可用读延时区间的中间位置处的读遍历延时点对应的延时参数作为所述待调节读延时参数，这是读取DDR内存时的理想参数，能够有效避免脉冲信号边沿抖动带来的影响。在遍历所述可用读延时区间内的读遍历延时点的过程中，DDR控制器不能正常读取DDR内存中的数据的情况包括：通过所述DDR控制器预先配置正确的所述写延时参数而写入所述DDR内存的数据，以当前配置的所述读延时参数不能正常读取所述DDR内存的数据。
步骤S103、为所述DDR控制器配置待调节读延时参数后，通过设置可用写延时区间来控制所述DDR控制器从该可用写延时区间中筛选出待调节写延时参数。在本实施例中，可能由于步骤S101配置的所述写延时参数在当前工艺条件和应用环境下不能实现DDR控制器将数据正确写入DDR 内存，所以需要调整更变所述延时模块的写延时参数，然后进入步骤S104，其中，配置的可用写延时区间覆盖所述DDR控制器当前写入所述DDR内存的数据对应的采样区间，可用写延时区间为当前DDR时钟频率下的所述DDR控制器提供一个用于筛选优化写延时参数的可用延时区间，可用写延时区间内不是任意的延时点对应的延时参数都能支持所述DDR控制器将数据写入所述DDR内存中，比如边沿处对应的延时点。具体地，如图3所示，所述通过设置可用写延时区间来控制DDR控制器从该可用写延时区间中筛选出待调节写延时参数的具体方法包括：步骤S1031、根据所述DDR内存的数据对应的脉冲信号，设置写遍历延时点和所述可用写延时区间，使得所述可用写延时区间覆盖所述DDR控制器当前写入的所述DDR内存的数据对应的采样区间，然后进入步骤S1032，其中，写遍历延时点包括所述可用写延时区间的中间位置，作为DDR内存采样待写入数据的理想延时参数；步骤S1032、在所述可用写延时区间内确定写遍历延时起点，控制所述DDR控制器从写遍历延时起点开始按照预设方向遍历写遍历延时点，然后进入步骤S1033，其中，预设方向为与写遍历时延起点所处的电平状态相同且远离写遍历延时起点的方向，电平状态可以是逻辑高电平，写遍历延时点包括写遍历延时起点。步骤S1033、判断DDR控制器按照当前的写遍历延时点对应的延时参数是否往DDR内存正常写入数据，是则进入步骤S1034，否则进入步骤S1035。步骤S1034、继续遍历下一个写遍历延时点，其中，下一个写遍历延时点是预设方向上与当前遍历的写遍历延时点相邻的写遍历延时点，然后返回步骤S1033，以完成所述可用写延时区间内的写遍历延时点的遍历操作。步骤S1035、所述DDR控制器停止遍历操作，并将可用写延时区间的中间位置处的写遍历延时点对应的延时参数作为所述待调节写延时参数，这是写入DDR内存时比较理想的参数，能够有效避免脉冲信号边沿抖动带来的影响。在遍历所述可用写延时区间内的写遍历延时点的过程中，DDR控制器不能将数据正常写入DDR内存的情况包括：通过当前配置的所述写延时参数而写入所述DDR内存的数据，以预先配置的正确的所述读延时参数不能正常读取所述DDR内存的数据。
前述的写遍历延时点在可用写延时区间内的分布是常规设计，前述的读遍历延时点在可用读延时区间内的分布是常规设计。
步骤S104、利用步骤S103中获取的所述待调节写延时参数更新配置所述延时模块上一次已配置的所述写延时参数，然后进入步骤S105。
步骤S105、按照所述预设步长调节所述DDR时钟频率，同时为所述DDR控制器配置待调节写延时参数，然后进入步骤S106。作为一种实施例，所述按照所述预设步长调节设置所述DDR时钟频率的方法包括：按照所述预设步长提高所述DDR时钟频率。由于所述DDR时钟频率的初始值设置得较小，所以DDR时钟周期比较大，甚至接近所述DDR内存的待读取及待写入的数据对应的脉冲信号宽度，采集待读取及待写入的数据的DDR时钟信号就比较慢，便于利用DDR时钟采样所述DDR内存的待读取及待写入的数据，但采样精确度不高且采样速度不快，故需要将所述DDR时钟频率调高，使得所述DDR时钟周期，相对于所述DDR内存的待读取及待写入的数据对应的脉冲信号宽度小，有利于快速采样所述DDR内存中待读取及待写入的完整准确数据。
步骤S106、判断调节后的DDR时钟频率是否变为所述目标DDR频率值，是则更新后的待调节读延时参数成为优化读延时参数，并被配置到所述DDR控制器；更新后的待调节写延时参数成为优化写延时参数，并被配置到所述DDR控制器。调节后的DDR时钟频率变为所述目标DDR频率值时，所述延时模块配置的待调节读延时参数和待调节写延时参数调节到DDR时钟频率的四分之一，从而达到DDR时钟频率以最为理想的采样窗口去采样所述DDR内存的数据，完成读写DDR内存的校正工作；也使得待调节读延时参数成为优化读延时参数被配置到所述DDR控制器，待调节写延时参数成为优化写延时参数被配置到所述DDR控制器。
否则返回步骤S102，以重复执行步骤S102至步骤S105，具体地，先控制配置的写延时参数不变的情况下去遍历可用读延时区间以获得一个待调节读延时参数，用于上一次配置的写延时参数不适于读写时去进一步调节当前配置的写延时参数，从而存在控制配置的待调节读延时参数不变的情况下去遍历可用写延时区间以获得一个待调节写延时参数的步骤，如果上一次配置的写延时参数适于读写时，在配置的待调节读延时参数不变的情况下，继续控制所述DDR控制器去遍历可用写延时区间以获得一个待调节写延时参数的步骤，从而省去当前配置的写延时参数是否适用于读写或者处于理想的读写时序状态的判断步骤，简化所述延时参数优化方法；另一方面，可以实现：所述DDR控制器与所述DDR内存相对应的数据脉冲采样信号DQS端口及数据脉冲DQ端口在硬件上共用一条路径，节省了硬件资源，且提高延时参数寻优的效率。
本发明实施例通过遍历可用写延时区和/或可用读延时区间中所有遍历延时点的方式来确定采样数据稳定的延时参数，其中选择可用写延时区和/或可用读延时区间的中间位置处对应的延时参数作为待调节的延时参数，当前的DDR时钟频率相对于待读取/待写入DDR内存中的数据对应的脉冲信号的延时达到一个较为理想的结果，让所述DDR控制器当前采样的待读取/待写入的数据较为准确、可靠，但不一定是最理想的，还需要等待后续调节DDR时钟频率去作出进一步的优化，通过重复执行步骤S102至步骤S105，直到调节后的DDR时钟频率变为所述目标DDR频率值。
本发明实施例利用写延时参数和读延时参数交替更新的方式来优化延时参数，使得延时模块中配置的延时参数得到不断的优化，以适应当前调节的DDR时钟频率去采集来自待读取的DDR内存的数据及待写入DDR内存的数据，具体地，本发明实施例先控制配置的写延时参数不变的情况下去遍历可用读延时区间以获得一个待调节读延时参数，接着控制配置的待调节读延时参数不变的情况下去遍历可用写延时区间以获得一个待调节写延时参数，然后按照步长更换DDR时钟频率，控制配置的待调节写延时参数不变的情况下去遍历可用读延时区间以更新待调节读延时参数，接着控制配置的待调节读延时参数不变的情况下去遍历可用读延时区间以更新待调节写延时参数，如此反复迭代直到DDR时钟频率被更换到目标DDR频率值，从而利用优化的写延时参数配置形成的最优的时间采样窗口往DDR内存写入数据，也可以利用优化的读延时参数配置形成的最优的时间采样窗口读取DDR内存的数据，提高读写DDR内存的准确性和可靠性。
前述实施例中，所述判断DDR控制器按照当前遍历的读遍历延时点对应的延时参数是否正常读取DDR内存中的数据的方法包括：首先控制所述DDR控制器按照所述步骤S101中预先配置的写延时参数或通过执行所述步骤S103获取的所述待调节写延时参数，将预先定义的第一自检数据写入所述DDR内存中，并记录第一存储地址，本实施例判断DDR控制器读取DDR内存中的数据的正常状态不仅发生在所述DDR控制器初次正常写入所述DDR内存的时间点上，而且发生在后续的写延时参数和读延时参数轮番更新的过程中；接着控制所述DDR控制器按照所述当前的读遍历延时点对应配置的延时参数，即对应于通过执行所述步骤S102获取的所述待调节读延时参数，并依据第一存储地址读出所述DDR内存的第一自检数据；然后判断读出所述DDR内存的第一自检数据与预先定义的第一自检数据是否相同，是则确定DDR控制器正常读取DDR内存中的数据，否则确定所述DDR控制器不能正常读取所述DDR内存中的数据。
所述判断DDR控制器按照当前遍历的写遍历延时点对应的延时参数是否往DDR内存正常写入数据的方法包括：首先控制所述DDR控制器按照所述当前遍历的写遍历延时点对应的延时参数，可认为所述当前遍历的写遍历延时点对应的延时参数包括所述步骤S101中预先配置的写延时参数或通过执行所述步骤S103获取的所述待调节写延时参数，将预先定义的第二自检数据写入所述DDR内存中，并记录第二存储地址，本实施例判断DDR控制器往DDR内存写入数据的正常状态不仅发生在所述DDR控制器初次正常写入所述DDR内存的时间点上，而且发生在后续的写延时参数和读延时参数轮番更新的过程中；接着控制所述DDR控制器按照所述步骤S102获取的所述待调节读延时参数，并依据第二存储地址读出所述DDR内存的第二自检数据，本实施例中判断DDR控制器往DDR内存写入数据的正常状态的过程中，所述延时模块中配置的所述读延时参数是固定的，即所述步骤S102获取的所述待调节读延时参数；然后判断读出所述DDR内存的第二自检数据与预先定义的第二自检数据是否相同，是则确定所述DDR控制器往DDR内存正常写入数据，否则确定所述DDR控制器不能正常往所述DDR内存写入数据。
前述实施例保证DDR控制器读写DDR内存过程中的读写数据的有效性，从而推动遍历延时点的遍历操作以优化当前DDR时钟频率下的读/写延时参数，同时也能在读写DDR内存失效的前提下有效地制止当前DDR时钟频率下的读/写延时参数的筛选优化操作，进而推进下一个DDR时钟频率下的读/写延时参数的筛选优化操作，提高读写DDR内存的延时参数优化效率。
参阅图4，本发明实施例还提供了一种用于读写DDR内存的延时参数优化系统，需要说明的是，本实施例所提供的一种用于读写DDR内存的延时参数优化系统，其基本原理及产生的技术效果和上述实施例相同，为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。该延时参数优化系统用于读写DDR内存，该延时参数优化系统是一种前述的DDR控制器，具体包括写延时参数配置模块、DDR时钟调节配置模块、读延时参数配置模块和延时模块。
写延时参数配置模块，用于根据DDR时钟调节配置模块配置的DDR时钟频率与延时模块的延时性能，预先配置延时模块在延时参数优化系统初次正常写入DDR内存时的写延时参数，然后将DDR时钟调节配置模块配置的DDR时钟频率送往已经配置好写延时参数的延时模块进行处理。写延时参数配置模块是前述步骤S101执行程序的硬件化实现模块。
读延时参数配置模块，用于为所述延时模块配置待调节写延时参数后，设置可用读延时区间，再从该可用读延时区间中筛选出待调节读延时参数，并为延时模块配置待调节读延时参数，然后将DDR时钟调节配置模块当前配置的DDR时钟频率送往延时模块进行处理。其中，配置的可用读延时区间覆盖所述延时参数优化系统当前读取的所述DDR内存中的数据对应的采样区间。读延时参数配置模块是前述步骤S102执行程序的硬件化实现模块。
写延时参数配置模块，还用于为所述延时模块配置待调节读延时参数后，设置可用写延时区间来并从该可用写延时区间中筛选出待调节写延时参数，并为延时模块配置待调节写延时参数，可认为是更新延时模块上一次配置的写延时参数，然后将DDR时钟调节配置模块当前配置的DDR时钟频率送往延时模块进行处理。其中，配置的可用写延时区间覆盖所述DDR控制器当前写入所述DDR内存的数据对应的采样区间。写延时参数配置模块还是前述步骤S103和步骤S104执行程序的硬件化实现模块。
DDR时钟调节配置模块，用于按照预设步长调节DDR时钟频率，同时为延时模块配置待调节写延时参数；每按照预设步长调节一次DDR时钟频率，同时向读延时参数配置模块和写延时参数配置模块发送指示信号，以提示它们在当前的DDR时钟频率下，轮番将写延时参数和读延时参数中的一种延时参数固定配置在延时参数优化系统的延时模块中，另一种延时参数则由延时参数优化系统控制在一个可用延时区间内遍历配置，以获取当前DDR时钟频率下最佳的写延时参数和最佳的读延时参数，直到调节后的DDR时钟频率变为所述目标DDR频率值。DDR时钟调节配置模块是前述步骤S106执行程序的硬件化模块。
需要说明的是，前述的DDR时钟频率为图4中的延时参数优化系统与DDR内存之间通信的数据脉冲采样信号DQS，延时参数优化系统与DDR内存对应的IO口之间连接有对应的传输通道；读取的所述DDR内存中的数据与写入所述DDR内存的数据都是图4中的延时参数优化系统与DDR内存之间通信的数据脉冲信号DQ，延时参数优化系统与DDR内存对应的IO口之间连接有对应的传输通道；
作为一种实施例，所述读延时参数配置模块先控制配置的写延时参数不变的情况下去遍历可用读延时区间以获得一个待调节读延时参数，使得所述写延时参数配置模块当前配置的写延时参数不适于读写时去进一步调节当前配置的写延时参数，如果所述写延时参数配置模块当前配置的写延时参数适于读写时，在配置的待调节读延时参数不变的情况下，继续控制所述写延时参数配置模块遍历可用写延时区间以获得一个待调节写延时参数的步骤，从而省去当前配置的写延时参数是否适用于读写或者处于理想的读写时序状态的判断步骤，简化所述延时参数优化系统的内部系统结构；另一方面，可以实现：所述延时参数优化系统与所述DDR内存相对应的数据脉冲采样信号DQS端口及数据脉冲DQ端口在硬件上共用同一条路径，节省了硬件资源，且提高延时参数寻优的效率。
本发明实施例提供的一种用于读写DDR内存的延时参数优化系统利用写延时参数和读延时参数配置形成的最优的时间采样窗口读写DDR内存，提高DDR控制器读写DDR内存的准确性和可靠性。上述的延时参数优化系统可以应用在前述对应的一种用于读写DDR内存的延时参数优化方法的实施例中，详情参见前述实施例的描述，在此不再赘述。值得注意的是，上述延时参数优化系统的实施例中，所包括的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
Claims (6)
1.一种用于读写DDR内存的延时参数优化方法，其特征在于，该延时参数优化方法包括：
按照预设步长调节设置DDR时钟频率；
每按照预设步长调节一次DDR时钟频率，轮番将写延时参数和读延时参数中的一种固定配置在DDR控制器中，另一种则由DDR控制器控制在一个可用延时区间内遍历筛选；
当DDR时钟频率被调节为目标DDR频率值时，控制DDR控制器配置前述获取的写延时参数和读延时参数，实现目标DDR频率值下利用最优的时间采样窗口读写DDR内存；
其中，可用延时区间设置在DDR控制器当前采样的数据对应的脉冲宽度范围内。
2.根据权利要求1所述延时参数优化方法，其特征在于，该延时参数优化方法具体包括：
步骤1、根据所述DDR时钟频率与所述DDR控制器的延时性能，预先配置所述DDR控制器初次正常写入所述DDR内存时的所述写延时参数；
步骤2、通过设置可用读延时区间来控制所述DDR控制器从该可用读延时区间中筛选出待调节读延时参数，其中，配置的可用读延时区间覆盖所述DDR控制器当前读取的所述DDR内存中的数据对应的采样区间；
步骤3、为所述DDR控制器配置待调节读延时参数后，通过设置可用写延时区间来控制所述DDR控制器从该可用写延时区间中筛选出待调节写延时参数，其中，配置的可用写延时区间覆盖所述DDR控制器当前写入所述DDR内存中的数据对应的采样区间；
步骤4、按照所述预设步长调节所述DDR时钟频率，同时为所述DDR控制器配置待调节写延时参数；
步骤5、重复步骤2至步骤4，直到调节后的DDR时钟频率变为所述目标DDR频率值；
其中，所述可用延时区间包括可用读延时区间和可用写延时区间。
3.根据权利要求2所述延时参数优化方法，其特征在于，所述通过设置可用读延时区间来控制DDR控制器从该可用读延时区间中筛选出待调节读延时参数的具体方法包括：
根据所述DDR内存的数据对应的脉冲信号，设置读遍历延时点和所述可用读延时区间，使得所述可用读延时区间覆盖所述DDR控制器当前读取的所述DDR内存的数据对应的采样区间；其中，读遍历延时点包括所述可用读延时区间的中间位置；
在所述可用读延时区间内的读遍历延时点中确定读遍历延时起点，控制所述DDR控制器从读遍历延时起点开始按照预设方向遍历读遍历延时点，其中，读遍历延时点包括读遍历延时起点；
判断所述DDR控制器按照当前遍历的读遍历延时点对应的延时参数是否正常读取DDR内存中的数据，是则继续遍历下一个读遍历延时点，否则停止遍历，并将可用读延时区间的中间位置处的读遍历延时点对应的延时参数作为所述待调节读延时参数；其中，预设方向为与读遍历延时起点所处的电平状态相同且远离读遍历延时起点的方向，下一个读遍历延时点是预设方向上与当前遍历的读遍历延时点相邻的读遍历延时点；
所述通过设置可用写延时区间来控制所述DDR控制器从该可用写延时区间中筛选出待调节写延时参数的具体方法包括：
根据所述DDR内存的数据对应的脉冲信号，设置写遍历延时点和所述可用写延时区间，使得所述可用写延时区间覆盖所述DDR控制器当前写入所述DDR内存的数据对应的采样区间；其中，写遍历延时点包括所述可用写延时区间的中间位置；
在所述可用写延时区间内确定写遍历延时起点，控制所述DDR控制器从写遍历延时起点开始按照预设方向遍历写遍历延时点，其中，写遍历延时点包括写遍历延时起点；
判断DDR控制器按照当前遍历的写遍历延时点对应的延时参数是否往DDR内存正常写入数据，是则继续遍历下一个写遍历延时点，否则停止遍历，并将可用写延时区间的中间位置处的写遍历延时点对应的延时参数作为所述待调节写延时参数；其中，预设方向为与写遍历时延起点所处的电平状态相同且远离写遍历延时起点的方向，下一个写遍历延时点是预设方向上与当前遍历的写遍历延时点相邻的写遍历延时点。
4.根据权利要求3所述延时参数优化方法，其特征在于，所述判断DDR控制器按照当前遍历的读遍历延时点对应的延时参数是否正常读取DDR内存中的数据的方法包括：
控制所述DDR控制器按照所述步骤1中预先配置的写延时参数或所述待调节写延时参数，将预先定义的第一自检数据写入所述DDR内存中，并记录第一存储地址；
控制所述DDR控制器按照所述当前遍历的读遍历延时点对应配置的延时参数，并依据第一存储地址读出所述DDR内存的第一自检数据；
判断读出所述DDR内存的第一自检数据与预先定义的第一自检数据是否相同，是则确定DDR控制器正常读取DDR内存中的数据，否则确定所述DDR控制器不能正常读取所述DDR内存中的数据；
所述判断DDR控制器按照当前遍历的写遍历延时点对应的延时参数是否往DDR内存正常写入数据的方法包括：
控制所述DDR控制器按照所述当前遍历的写遍历延时点对应的延时参数，将预先定义的第二自检数据写入所述DDR内存中，并记录第二存储地址；
控制所述DDR控制器按照所述待调节读延时参数，并依据第二存储地址读出所述DDR内存的第二自检数据；
判断读出所述DDR内存的第二自检数据与预先定义的第二自检数据是否相同，是则确定所述DDR控制器往DDR内存正常写入数据，否则确定所述DDR控制器不能正常往所述DDR内存写入数据。
5.根据权利要求2所述延时参数优化方法，其特征在于，所述按照所述预设步长调节设置所述DDR时钟频率的方法包括：
按照所述预设步长提高所述DDR时钟频率。
6.一种用于读写DDR内存的延时参数优化系统，该延时参数优化系统用于读写DDR内存，其特征在于，该延时参数优化系统包括写延时参数配置模块、DDR时钟调节配置模块、读延时参数配置模块和延时模块；
写延时参数配置模块，用于根据DDR时钟调节配置模块配置的DDR时钟频率与延时模块的延时性能，预先配置延时模块在延时参数优化系统初次正常写入DDR内存时的写延时参数；
读延时参数配置模块，用于设置可用读延时区间并从该可用读延时区间中筛选出待调节读延时参数，其中，配置的可用读延时区间覆盖延时参数优化系统当前读取的DDR内存中的数据对应的采样区间；
写延时参数配置模块，还用于为延时模块配置待调节读延时参数后，设置可用写延时区间来并从该可用写延时区间中筛选出待调节写延时参数，其中，配置的可用写延时区间覆盖延时参数优化系统当前写入DDR内存的数据对应的采样区间；
DDR时钟调节配置模块，用于按照预设步长调节DDR时钟频率，同时为延时模块配置待调节写延时参数，每按照预设步长调节一次DDR时钟频率，同时向读延时参数配置模块和写延时参数配置模块发送指示信号，以提示它们在当前的DDR时钟频率下，轮番优化写延时参数和读延时参数，直到调节后的DDR时钟频率变为目标DDR频率值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910686409.6A CN110428856B (zh) | 2019-07-29 | 2019-07-29 | 一种用于读写ddr内存的延时参数优化方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910686409.6A CN110428856B (zh) | 2019-07-29 | 2019-07-29 | 一种用于读写ddr内存的延时参数优化方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110428856A true CN110428856A (zh) | 2019-11-08 |
| CN110428856B CN110428856B (zh) | 2021-06-08 |
Family
ID=68411010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910686409.6A Active CN110428856B (zh) | 2019-07-29 | 2019-07-29 | 一种用于读写ddr内存的延时参数优化方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110428856B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009271A (zh) * | 2019-11-18 | 2020-04-14 | 广东高云半导体科技股份有限公司 | 基于fpga的psram存储器初始化方法、装置、设备及介质 |
| CN111858195A (zh) * | 2020-06-10 | 2020-10-30 | 瑞芯微电子股份有限公司 | Dram接口读校验的接口参数适配方法及存储介质 |
| CN112767977A (zh) * | 2020-12-31 | 2021-05-07 | 深圳市紫光同创电子有限公司 | 读写窗口校准电路及方法、存储器、fpga芯片 |
| WO2021135272A1 (zh) * | 2019-12-29 | 2021-07-08 | 苏州浪潮智能科技有限公司 | 一种内存异常的处理方法、系统、电子设备及存储介质 |
| CN113191110A (zh) * | 2021-05-07 | 2021-07-30 | 瓴盛科技有限公司 | 一种针对T型拓扑结构的DDR4地址控制线映射和Ball排列方法 |
| CN114356229A (zh) * | 2021-12-22 | 2022-04-15 | 合肥康芯威存储技术有限公司 | 一种数据存储设备的参数优化方法及其优化系统 |
| CN114860633A (zh) * | 2022-04-20 | 2022-08-05 | 深圳市双翼科技股份有限公司 | 时延信号的自动校准方法、装置、终端设备及存储介质 |
| CN115061860A (zh) * | 2022-05-20 | 2022-09-16 | 飞腾信息技术有限公司 | 单路系统内存调试方法、装置及介质 |
| CN116665731A (zh) * | 2023-08-02 | 2023-08-29 | 成都智多晶科技有限公司 | 一种ddr存储器采样校准方法及ddr存储器 |
| CN117851291A (zh) * | 2024-03-07 | 2024-04-09 | 北京象帝先计算技术有限公司 | 内存访问系统、电子组件及电子设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102890663A (zh) * | 2011-07-21 | 2013-01-23 | 中兴通讯股份有限公司 | 一种数据传输方法以及时间延迟模块 |
| CN105701042A (zh) * | 2016-03-02 | 2016-06-22 | 珠海全志科技股份有限公司 | 内存控制接口信号质量的优化方法和系统 |
| US10083736B1 (en) * | 2016-06-23 | 2018-09-25 | Apple Inc. | Adaptive calibration scheduling for a memory subsystem based on calibrations of delay applied to data strobe and calibration of reference voltage |
| CN108874686A (zh) * | 2017-05-08 | 2018-11-23 | 龙芯中科技术有限公司 | 内存参数调节方法、装置及设备 |
| US10176858B1 (en) * | 2017-08-30 | 2019-01-08 | Micron Technology, Inc. | Adjusting instruction delays to the latch path in DDR5 DRAM |
| CN109582591A (zh) * | 2018-10-12 | 2019-04-05 | 深圳市紫光同创电子有限公司 | Ddr控制器写入均衡方法及装置、系统、存储计算机 |
| US20190189196A1 (en) * | 2017-12-14 | 2019-06-20 | Advanced Micro Devices, Inc. | Staged bitline precharge |
| CN109960616A (zh) * | 2017-12-22 | 2019-07-02 | 龙芯中科技术有限公司 | 基于处理器的内存参数的调试方法及系统 |
-
2019
- 2019-07-29 CN CN201910686409.6A patent/CN110428856B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102890663A (zh) * | 2011-07-21 | 2013-01-23 | 中兴通讯股份有限公司 | 一种数据传输方法以及时间延迟模块 |
| CN105701042A (zh) * | 2016-03-02 | 2016-06-22 | 珠海全志科技股份有限公司 | 内存控制接口信号质量的优化方法和系统 |
| US10083736B1 (en) * | 2016-06-23 | 2018-09-25 | Apple Inc. | Adaptive calibration scheduling for a memory subsystem based on calibrations of delay applied to data strobe and calibration of reference voltage |
| CN108874686A (zh) * | 2017-05-08 | 2018-11-23 | 龙芯中科技术有限公司 | 内存参数调节方法、装置及设备 |
| US10176858B1 (en) * | 2017-08-30 | 2019-01-08 | Micron Technology, Inc. | Adjusting instruction delays to the latch path in DDR5 DRAM |
| US20190189196A1 (en) * | 2017-12-14 | 2019-06-20 | Advanced Micro Devices, Inc. | Staged bitline precharge |
| CN109960616A (zh) * | 2017-12-22 | 2019-07-02 | 龙芯中科技术有限公司 | 基于处理器的内存参数的调试方法及系统 |
| CN109582591A (zh) * | 2018-10-12 | 2019-04-05 | 深圳市紫光同创电子有限公司 | Ddr控制器写入均衡方法及装置、系统、存储计算机 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009271B (zh) * | 2019-11-18 | 2020-09-29 | 广东高云半导体科技股份有限公司 | 基于fpga的psram存储器初始化方法、装置、设备及介质 |
| CN111009271A (zh) * | 2019-11-18 | 2020-04-14 | 广东高云半导体科技股份有限公司 | 基于fpga的psram存储器初始化方法、装置、设备及介质 |
| WO2021135272A1 (zh) * | 2019-12-29 | 2021-07-08 | 苏州浪潮智能科技有限公司 | 一种内存异常的处理方法、系统、电子设备及存储介质 |
| US11977744B2 (en) | 2019-12-29 | 2024-05-07 | Inspur Suzhou Intelligent Technology Co., Ltd. | Memory anomaly processing method and system, electronic device, and storage medium |
| CN111858195A (zh) * | 2020-06-10 | 2020-10-30 | 瑞芯微电子股份有限公司 | Dram接口读校验的接口参数适配方法及存储介质 |
| CN112767977A (zh) * | 2020-12-31 | 2021-05-07 | 深圳市紫光同创电子有限公司 | 读写窗口校准电路及方法、存储器、fpga芯片 |
| WO2022141798A1 (zh) * | 2020-12-31 | 2022-07-07 | 深圳市紫光同创电子有限公司 | 读写窗口校准电路及方法、存储器、fpga芯片 |
| CN112767977B (zh) * | 2020-12-31 | 2023-09-26 | 深圳市紫光同创电子有限公司 | 读写窗口校准电路及方法、存储器、fpga芯片 |
| CN113191110A (zh) * | 2021-05-07 | 2021-07-30 | 瓴盛科技有限公司 | 一种针对T型拓扑结构的DDR4地址控制线映射和Ball排列方法 |
| CN113191110B (zh) * | 2021-05-07 | 2023-08-11 | 瓴盛科技有限公司 | 一种针对T型拓扑结构的DDR4地址控制线映射和Ball排列方法 |
| CN114356229B (zh) * | 2021-12-22 | 2023-09-22 | 合肥康芯威存储技术有限公司 | 一种数据存储设备的参数优化方法及其优化系统 |
| CN114356229A (zh) * | 2021-12-22 | 2022-04-15 | 合肥康芯威存储技术有限公司 | 一种数据存储设备的参数优化方法及其优化系统 |
| CN114860633A (zh) * | 2022-04-20 | 2022-08-05 | 深圳市双翼科技股份有限公司 | 时延信号的自动校准方法、装置、终端设备及存储介质 |
| CN115061860B (zh) * | 2022-05-20 | 2023-08-29 | 飞腾信息技术有限公司 | 单路系统内存调试方法、装置及介质 |
| CN115061860A (zh) * | 2022-05-20 | 2022-09-16 | 飞腾信息技术有限公司 | 单路系统内存调试方法、装置及介质 |
| CN116665731A (zh) * | 2023-08-02 | 2023-08-29 | 成都智多晶科技有限公司 | 一种ddr存储器采样校准方法及ddr存储器 |
| CN116665731B (zh) * | 2023-08-02 | 2023-10-03 | 成都智多晶科技有限公司 | 一种ddr存储器采样校准方法及ddr存储器 |
| CN117851291A (zh) * | 2024-03-07 | 2024-04-09 | 北京象帝先计算技术有限公司 | 内存访问系统、电子组件及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110428856B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110428856A (zh) | 一种用于读写ddr内存的延时参数优化方法和系统 | |
| US7876629B2 (en) | Memory control methods capable of dynamically adjusting sampling points, and related circuits | |
| CN100527628C (zh) | 时序调整方法和装置 | |
| KR100549794B1 (ko) | 고성능 마이크로프로세서에 있어서 메모리 컨트롤러를프로그래밍하는 방법 | |
| US20100131221A1 (en) | Method for determining quality parameter and the electronic apparatus using the same | |
| US7778093B2 (en) | Memory control circuit capable of dynamically adjusting deglitch windows, and related method | |
| US20010003198A1 (en) | Method for timing setting of a system memory | |
| US8767471B2 (en) | Systems and methods for auto-calibration of a storage memory controller | |
| CN110417380A (zh) | 自主占空比校准 | |
| US6370067B1 (en) | Automatic configuration of delay parameters in a dynamic memory controller | |
| CN108874686A (zh) | 内存参数调节方法、装置及设备 | |
| US8754656B2 (en) | High speed test circuit and method | |
| CN116208155A (zh) | 一种高速高精度adc芯片的量产测试系统及测试方法 | |
| CN111863048A (zh) | 存储器参考电压的确定电路、方法、存储器和电子设备 | |
| CN111190540B (zh) | 内存接口写入均衡的控制方法及装置 | |
| CN105955851B (zh) | 应用于移动终端的系统文件烧录方法及装置 | |
| US10204667B1 (en) | Methods of determining host clock frequency for run time optimization of memory and memory devices employing the same | |
| TWI739422B (zh) | 記憶體控制器裝置與相位校正方法 | |
| CN110489362A (zh) | eMMC校正输出入有效窗口自动调整方法、装置、存储介质 | |
| CN112612608B (zh) | 一种内存训练的方法及系统 | |
| CN109144938A (zh) | 一种实现eMMC芯片HS400高速接口通信的方法及系统 | |
| WO2022048274A1 (zh) | 测试系统以及测试方法 | |
| CN115862707A (zh) | 一种psram相位校准方法及控制器 | |
| CN105679377B (zh) | CPU cache存储器的自适应测试方法及装置 | |
| CN110648703B (zh) | 数据采集电路、读数据窗口的控制方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Patentee after: Zhuhai Yiwei Semiconductor Co.,Ltd. Country or region after: China Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Patentee before: AMICRO SEMICONDUCTOR Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |