CN113626352B - 内存控制器的读取校准方法、计算机装置和可读存储介质 - Google Patents

内存控制器的读取校准方法、计算机装置和可读存储介质 Download PDF

Info

Publication number
CN113626352B
CN113626352B CN202110754190.6A CN202110754190A CN113626352B CN 113626352 B CN113626352 B CN 113626352B CN 202110754190 A CN202110754190 A CN 202110754190A CN 113626352 B CN113626352 B CN 113626352B
Authority
CN
China
Prior art keywords
delay
calibration method
dqsb
drbm
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110754190.6A
Other languages
English (en)
Other versions
CN113626352A (zh
Inventor
刘烨
陈佳毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allwinner Technology Co Ltd
Original Assignee
Allwinner Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allwinner Technology Co Ltd filed Critical Allwinner Technology Co Ltd
Priority to CN202110754190.6A priority Critical patent/CN113626352B/zh
Publication of CN113626352A publication Critical patent/CN113626352A/zh
Application granted granted Critical
Publication of CN113626352B publication Critical patent/CN113626352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本发明提供一种内存控制器的读取校准方法、计算机装置和可读存储介质，读取校准方包括，分别采用不同的VREF电平、DQSB信号的延时、DQS信号的延时，得到可用延时范围DRAB，并在其内找到最大的一组{DRAm，DRBm}，将DRAm和DRBm对应的优选VREF电平设定为VREFm，如DRAm不等于DRBm，则再对CK占空比的DT值进行调整，直到DRAm等于DRBm，得到最佳的DTn、VREFmn、DRAmn和DRBmn，完成所有校准步骤，后续的数据读取可根据上述的最佳值，利用最好的占空比校准效果和最大的采样裕度，对内存颗粒的数据进行读取操作。

Description

内存控制器的读取校准方法、计算机装置和可读存储介质
技术领域
本发明涉及DDR内存控制器技术领域，尤其涉及一种DDR内存控制器的读取校准方法、计算机装置和可读存储介质。
背景技术
在DDR内存控制器的接收电路中，颗粒发送的数据信号(DQ)会与内部参考判决电平(VREF)进行比较，判决出“1”(DQ＞VREF)或者“0”(DQ＜VREF)，再由颗粒发送的数据采样信号(DQS/DQSB)对判决后的结果进行采样，继而得到输入数据。
由于DDR数据传输采用上升沿和下降沿同时采样的架构，因此所传输的DQ和DQS/DQSB信号占空比误差会严重影响数据采样窗口大小，容易导致数据采错，在数据传输过程中，如下几种情况可能存在占空比误差，影响数据采样的准确度：
1.颗粒输出的DQ存在占空比误差；
2.颗粒输出的DQS/DQSB存在占空比误差；
3.内部参考判决电平选取不合理，导致判决结果出现占空比误差。
以上三种情况，均可能会导致DQ的采样裕度减小，造成数据接收错误。
发明内容
本发明的第一目的是提供一种降低输入DQ的占空比误差和提高DQ的采样裕度的DDR内存控制器的读取校准方法。
本发明的第二目的是提供一种执行上述读取校准方法的计算机装置。
本发明的第三目的是提供一种存储有上述读取校准方法的可读存储介质。
为了实现本发明第一目的，本发明提供一种DDR内存控制器的读取校准方法，包括：
步骤1，保持VREF电平为VREFx和DQSB信号的延时为DBx，读取由内存颗粒输出的数据，采用不同的DQS信号的延时，记录与数据正确匹配的DQS信号的延时，得到DQS信号的可用延时范围DRA；
步骤2，保持VREF电平为VREFx和DQS信号的延时为DAx，读取由内存颗粒输出的数据，采用不同的DQSB信号的延时，记录与数据正确匹配的DQSB信号的延时，得到DQSB信号的可用延时范围DRB；
步骤3，采用不同的VREF电平，重复步骤1和步骤2，得到在每个VREF电平设定下所对应的DQS信号和DQSB信号的可用延时范围DRAB；
步骤4，从可用延时范围DRAB内找到最大的一组{DRAm，DRBm}，将DRAm和DRBm对应的优选VREF电平设定为VREFm；
步骤5，如DRAm大于DRBm，则将CK占空比的DT值调小，返回至步骤1并依次执行步骤1至步骤4；
步骤6，如DRAm小于DRBm，则将CK占空比的DT值调大，返回至步骤1并依次执行步骤1至步骤4；
步骤7，如DRAm等于DRBm，将当前优选的DT值设置为最优CK占空比DTn，将当前优选的VREFm设置为最优VREF电平VREFmn，将当前优选的DRAm设置为最优DQS延时DRAmn，将当前优选的DRBm设置为最优DQSB延时DRBmn。
更进一步的方案是，在执行步骤1之前，读取校准方法还包括：预设VREF电平为VREFx，预设DQS信号的延时为DAx，预设DQSB信号的延时为DBx，读取由内存颗粒输出的数据，如数据正确，则执行步骤1。
更进一步的方案是，在执行步骤1之前，读取校准方法还包括：向内存颗粒写入测试数据。
更进一步的方案是，DQS信号的延时预设有{DA1，DA2，…，DAn}。
更进一步的方案是，DQSB信号的延时预设有{DB1，DB2，…，DBn}。
更进一步的方案是，VREF电平预设有{VREF1，VREF2，…，VREFn}。
为了实现本发明第二目的，本发明提供一种计算机装置，其特征在于，计算机装置包括处理器，处理器用于执行存储器中存储的计算机程序时实现如上述方案读取校准方法的步骤。
为了实现本发明第三目的，本发明提供一种可读存储介质，其上存储有计算机程序，其特征在于：计算机程序被处理器执行时实现如上述方案读取校准方法的步骤。
本发明的有益效果是，在每个VREF设定下，将颗粒输出的DQS和DQSB分别进行延时，然后对颗粒送过来的DQ进行采样，通过与接收的数据的对比，确认采样数据的正确性，可以分别得到DQS和DQSB的延时可用范围DRA和DRB，由于DQS和DQSB的延时分别进行调节，可以消除掉DQS/DQSB本身占空比误差带来的影响，再通过扫描不同的VREF设定对应的{DRA1，DRA2，…DRAn}和{DRB1，DRB2，…DRBn}，找到最大的DRAm和DRBm，此时对应的VREFm即为最佳的VREF设置，DRAm和DRBm的中间值即为DQS和DQSB各自的最佳延时设定。再通过DRAm和DRBm的大小对比，可判断出颗粒送过来的DQ信号占空比误差方向，即当DRAm＞DRBm，占空比偏大，当DRAm＜DRBm，占空比偏小，继而通过调节CK占空比，对颗粒输出DQ的占空比进行相应调节，达成最优化颗粒输出DQ占空比的目的，另外由于CK占空比变化后，颗粒输出DQ和DQS/DQSB占空比都会改变，继而DRA和DRB校准流程需重新进行，经过多次迭代后，最后收敛至DRAm＝DRBm，得到最佳的DTn、VREFmn、DRAmn和DRBmn，完成所有校准步骤，后续的数据读取可根据上述的最佳值，利用最好的占空比校准效果和最大的采样裕度，对内存颗粒的数据进行读取操作。
附图说明
图1是本发明读取校准方法实施例的读取系统框图。
图2是本发明读取校准方法实施例中DDR颗粒数据读取时序图。
图3是本发明读取校准方法实施例中VREF校准过程示意图。
图4是本发明读取校准方法实施例中CK占空比DT校准过程示意图。
图5是本发明读取校准方法实施例的校准流程图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
DDR内存数据读取系统框图如图1所示，其中内存颗粒为通用架构，控制器为本发明采用架构，DDR控制器提供CK给内存颗粒做参考时钟，内存颗粒使用DLL(delay－lockedloop)，以CK为参考，输出DQ和DQS/DQSB至内存控制器，内存控制器使用VREF对输入DQ进行判决得到DQ＿int当DQ＞VREF，则DQ＿int＝1，当DQ＜VREF，则DQ＿int＝0，并使用可调延迟链对输入DQS/DQSB进行延时得到DQS＿int/DQSB＿int，最后由DQS＿int/DQSB＿int对DQ＿int进行采样，得到输入数据。
上述过程中的各个环节均有可能产生占空比误差，具体包括：1.控制器输出CK占空比有误差；2.颗粒内部DQ和DQS/DQSB产生电路有占空比误差；3.控制器的VREF选取不合理，DQ＿int出现占空比误差；4.控制器的DQS/DQSB接收电路和延迟电路产生占空比误差。
上述各种误差都会体现在最终的数据采样环节，对应的数据波形如图2所示，其中颗粒输出DQ和DQS/DQSB占空比均可由源头的控制器输出CK占空比进行调节，由此可采用图1中的CK占空比调整电路对颗粒输出占空比进行调整。
参照图3至图5，执行DDR内存控制器的读取校准方法时，首先执行步骤S11，向内存颗粒写入测试数据，测试数据用作training数据比对使用，为保证training环境与实际工作情况尽量相同，该数据pattern需要尽量复杂，涵盖各种数据翻转情况。
随后执行步骤S12，预设CK占空比DT，预设VREF电平为VREFx，预设DQS信号的延时为DAx，预设DQSB信号的延时为DBx，读取由内存颗粒输出的数据，如数据正确，表明当前设定可用，如不正确则调整后再判断。
然后执行步骤S21，保持CK占空比DT、VREF电平为VREFx和DQSB信号的延时为DBx，读取由内存颗粒输出的数据，采用不同的DQS信号的延时，具体DQS信号的延时预设有{DA1，DA2，…，DAn}，记录与数据正确匹配的DQS信号的延时，得到DQS信号的可用延时范围DRA。
随后执行步骤S22，保持VREF电平为VREFx和DQS信号的延时为DAx，读取由内存颗粒输出的数据，采用不同的DQSB信号的延时，具体DQSB信号的延时预设有{DB1，DB2，…，DBn}，记录与数据正确匹配的DQSB信号的延时，得到DQSB信号的可用延时范围DRB。
然后执行步骤S23，采用不同的VREF电平，具体VREF电平预设有{VREF1，VREF2，…，VREFn}，重复步骤S21和步骤S22，得到在每个VREF电平设定下所对应的DQS信号和DQSB信号的可用延时范围DRAB：{DRA1，DRB1；DRA2，DRB2；…；DRAn，DRBn}。
随后执行步骤S24，从可用延时范围DRAB内找到最大的一组{DRAm，DRBm}，记录当前的VREF，并将DRAm和DRBm所对应的优选VREF电平设定为VREFm，此时VREF校准完成，VREF校准过程如图3所示。
然后执行步骤S251，判断DRAm是否等于DRBm，如否则执行步骤S252，判断DRAm是否大于DRBm，如是，则执行步骤S26，将CK占空比的DT值调小，随后返回至步骤S21并依次执行步骤S21至步骤S24。如果DRAm1和DRBm1的差距在变小，这说明DT调整方向正确，反之则需要将DT向反方向调整。如DRAm小于DRBm，则执行步骤S27，则将CK占空比的DT值调大，随后返回至步骤S21并依次执行步骤S21至步骤S24。
循环直至DRAm等于DRBm，或DRAm与DRBm之差在误差范围内，执行步骤S28，将当前优选的DT值设置为最优CK占空比DTn，将当前优选的VREFm设置为最优VREF电平VREFmn，将当前优选的DRAm设置为最优DQS延时DRAmn，将当前优选的DRBm设置为最优DQSB延时DRBmn，至此校准完成，CK占空比DT校准过程如图4所示。
在正常的对内侧颗粒进行读取数据时，将CK占空比设为DTn，VREF设为VREFm，DQS延迟设为DRAmn的中间值，DQSB延迟设为DRBmn的中间值，即可实现最大的采样裕度。
计算机装置包括处理器，处理器用于执行存储器中存储的计算机程序时实现如上述读取校准方法的步骤。
可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现如上述读取校准方法的步骤。
本发明提供的校准方法，具体可采用软件实现或者硬件电路实现，均不影响最终达成的效果，另外，除了对于DDR3内存和DDR4内存可实现校准外，针对新一代的LPDDR5/GDDR系列，也可采用同样的算法进行DQ占空比校准，此时需通过调整WCK占空比对颗粒输出DQ的占空比进行调节，其同样可实现本发明目的。
由上可见，在每个VREF设定下，将颗粒输出的DQS和DQSB分别进行延时，然后对颗粒送过来的DQ进行采样，通过与接收的数据的对比，确认采样数据的正确性，可以分别得到DQS和DQSB的延时可用范围DRA和DRB，由于DQS和DQSB的延时分别进行调节，可以消除掉DQS/DQSB本身占空比误差带来的影响，再通过扫描不同的VREF设定对应的{DRA1，DRA2，…DRAn}和{DRB1，DRB2，…DRBn}，找到最大的DRAm和DRBm，此时对应的VREFm即为最佳的VREF设置，DRAm和DRBm的中间值即为DQS和DQSB各自的最佳延时设定。再通过DRAm和DRBm的大小对比，可判断出颗粒送过来的DQ信号占空比误差方向，即当DRAm＞DRBm，占空比偏大，当DRAm＜DRBm，占空比偏小，继而通过调节CK占空比，对颗粒输出DQ的占空比进行相应调节，达成最优化颗粒输出DQ占空比的目的，另外由于CK占空比变化后，颗粒输出DQ和DQS/DQSB占空比都会改变，继而DRA和DRB校准流程需重新进行，经过多次迭代后，最后收敛至DRAm＝DRBm，得到最佳的DTn、VREFmn、DRAmn和DRBmn，完成所有校准步骤，后续的数据读取可根据上述的最佳值，利用最好的占空比校准效果和最大的采样裕度，对内存颗粒的数据进行读取操作。

Claims (8)

1.DDR内存控制器的读取校准方法，其特征在于，包括：
步骤1，保持VREF电平为VREFx和DQSB信号的延时为DBx，读取由内存颗粒输出的数据，采用不同的DQS信号的延时，记录与数据正确匹配的所述DQS信号的延时，得到所述DQS信号的可用延时范围DRA；
步骤2，保持所述VREF电平为VREFx和DQS信号的延时为DAx，读取由内存颗粒输出的数据，采用不同的所述DQSB信号的延时，记录与数据正确匹配的所述DQSB信号的延时，得到所述DQSB信号的可用延时范围DRB；
步骤3，采用不同的所述VREF电平，重复所述步骤1和所述步骤2，得到在每个所述VREF电平设定下所对应的所述DQS信号和所述DQSB信号的可用延时范围DRAB；
步骤4，从所述可用延时范围DRAB内找到最大的一组{DRAm，DRBm},将所述DRAm和所述DRBm对应的优选VREF电平设定为VREFm，所述DQS信号的延迟设为DRAmn的中间值，所述DQSB信号延迟设为DRBmn的中间值；
步骤5，如所述DRAm大于所述DRBm，则将CK占空比的DT值调小，返回至所述步骤1并依次执行所述步骤1至所述步骤4；
步骤6，如所述DRAm小于所述DRBm，则将CK占空比的DT值调大，返回至所述步骤1并依次执行所述步骤1至所述步骤4；
步骤7，如所述DRAm等于所述DRBm，将当前优选的DT值设置为最优CK占空比DTn，将当前优选的VREFm设置为最优VREF电平VREFmn，将当前优选的DRAm设置为最优DQS延时DRAmn，将当前优选的DRBm设置为最优DQSB延时DRBmn。
2.根据权利要求1所述的读取校准方法，其特征在于：
在执行所述步骤1之前，所述读取校准方法还包括：
预设所述VREF电平为VREFx，预设DQS信号的延时为DAx，预设DQSB信号的延时为DBx，读取由内存颗粒输出的数据，如数据正确，则执行所述步骤1。
3.根据权利要求1所述的读取校准方法，其特征在于：
在执行所述步骤1之前，所述读取校准方法还包括：
向内存颗粒写入测试数据。
4.根据权利要求1至3任一项所述的读取校准方法，其特征在于：
所述DQS信号的延时预设有{DA1，DA2,…,DAn}。
5.根据权利要求1至3任一项所述的读取校准方法，其特征在于：
所述DQSB信号的延时预设有{DB1，DB2,…,DBn}。
6.根据权利要求1至3任一项所述的读取校准方法，其特征在于：
所述VREF电平预设有{VREF1，VREF2，…,VREFn}。
7.计算机装置，其特征在于，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1至6中任一项所述读取校准方法的步骤。
8.可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述读取校准方法的步骤。
CN202110754190.6A 2021-07-01 2021-07-01 内存控制器的读取校准方法、计算机装置和可读存储介质 Active CN113626352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110754190.6A CN113626352B (zh) 2021-07-01 2021-07-01 内存控制器的读取校准方法、计算机装置和可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110754190.6A CN113626352B (zh) 2021-07-01 2021-07-01 内存控制器的读取校准方法、计算机装置和可读存储介质

Publications (2)

Publication Number Publication Date
CN113626352A CN113626352A (zh) 2021-11-09
CN113626352B true CN113626352B (zh) 2024-04-30

Family

ID=78379086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110754190.6A Active CN113626352B (zh) 2021-07-01 2021-07-01 内存控制器的读取校准方法、计算机装置和可读存储介质

Country Status (1)

Country Link
CN (1) CN113626352B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115080469A (zh) * 2022-05-13 2022-09-20 珠海全志科技股份有限公司 一种存储器传输时延校准方法及装置
CN116665731B (zh) * 2023-08-02 2023-10-03 成都智多晶科技有限公司 一种ddr存储器采样校准方法及ddr存储器

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0965989A1 (en) * 1998-05-19 1999-12-22 Hewlett-Packard Company Calibrating write compensation in a data storage device
EP1382832A2 (en) * 2002-07-19 2004-01-21 Delphi Technologies, Inc. Control routine for a current driver
WO2008000059A1 (en) * 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Synchronous memory read data capture
CN101808460A (zh) * 2010-03-25 2010-08-18 中兴通讯股份有限公司 用于pcb的布线方法及pcb
GB201204881D0 (en) * 2011-04-05 2012-05-02 Ibm Duty cycle correction system
CN103219885A (zh) * 2012-01-20 2013-07-24 百富(澳门离岸商业服务)有限公司 Dc至dc转换器
CN104412555A (zh) * 2012-06-20 2015-03-11 意法爱立信有限公司 极性调制器
CN104637526A (zh) * 2013-11-07 2015-05-20 瑞萨电子株式会社 半导体器件
JP2016072770A (ja) * 2014-09-29 2016-05-09 株式会社ソシオネクスト 受信回路
CN105701042A (zh) * 2016-03-02 2016-06-22 珠海全志科技股份有限公司 内存控制接口信号质量的优化方法和系统
CN108009372A (zh) * 2017-12-15 2018-05-08 中国科学院计算技术研究所 一种ddr内存虚拟写电平校准响应的方法
CN108063661A (zh) * 2017-12-20 2018-05-22 珠海全志科技股份有限公司 基于曼彻斯特编码的采样电路和接收电路
CN108108564A (zh) * 2017-12-29 2018-06-01 安徽皖通邮电股份有限公司 一种提高系统启动速度的装置和方法
CN108120551A (zh) * 2016-11-30 2018-06-05 福特环球技术公司 识别范围内燃料压力传感器误差
CN109801650A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 包括共模提取器的存储器器件
WO2020087752A1 (zh) * 2018-10-29 2020-05-07 西安交通大学 基于自适应核函数和瞬时频率估计的光伏系统故障电弧检测方法
CN111190540A (zh) * 2019-12-25 2020-05-22 晶晨半导体(上海)股份有限公司 内存接口写入均衡的控制方法及装置
CN112309451A (zh) * 2019-07-30 2021-02-02 厦门星宸科技有限公司 存储器控制器、存储器的读取控制的方法及相关存储系统
CN112787665A (zh) * 2020-12-28 2021-05-11 珠海全志科技股份有限公司 相位可调的时钟信号产生方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7698589B2 (en) * 2006-03-21 2010-04-13 Mediatek Inc. Memory controller and device with data strobe calibration
KR20140037443A (ko) * 2012-09-18 2014-03-27 삼성전자주식회사 메모리 장치 및 그 튜닝 방법

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0965989A1 (en) * 1998-05-19 1999-12-22 Hewlett-Packard Company Calibrating write compensation in a data storage device
EP1382832A2 (en) * 2002-07-19 2004-01-21 Delphi Technologies, Inc. Control routine for a current driver
WO2008000059A1 (en) * 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Synchronous memory read data capture
CN101479802A (zh) * 2006-06-30 2009-07-08 莫塞德技术公司 同步存储器读取数据捕获
CN101808460A (zh) * 2010-03-25 2010-08-18 中兴通讯股份有限公司 用于pcb的布线方法及pcb
GB201204881D0 (en) * 2011-04-05 2012-05-02 Ibm Duty cycle correction system
CN103219885A (zh) * 2012-01-20 2013-07-24 百富(澳门离岸商业服务)有限公司 Dc至dc转换器
CN104412555A (zh) * 2012-06-20 2015-03-11 意法爱立信有限公司 极性调制器
CN104637526A (zh) * 2013-11-07 2015-05-20 瑞萨电子株式会社 半导体器件
JP2016072770A (ja) * 2014-09-29 2016-05-09 株式会社ソシオネクスト 受信回路
CN105701042A (zh) * 2016-03-02 2016-06-22 珠海全志科技股份有限公司 内存控制接口信号质量的优化方法和系统
CN108120551A (zh) * 2016-11-30 2018-06-05 福特环球技术公司 识别范围内燃料压力传感器误差
CN109801650A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 包括共模提取器的存储器器件
CN108009372A (zh) * 2017-12-15 2018-05-08 中国科学院计算技术研究所 一种ddr内存虚拟写电平校准响应的方法
CN108063661A (zh) * 2017-12-20 2018-05-22 珠海全志科技股份有限公司 基于曼彻斯特编码的采样电路和接收电路
CN108108564A (zh) * 2017-12-29 2018-06-01 安徽皖通邮电股份有限公司 一种提高系统启动速度的装置和方法
WO2020087752A1 (zh) * 2018-10-29 2020-05-07 西安交通大学 基于自适应核函数和瞬时频率估计的光伏系统故障电弧检测方法
CN112309451A (zh) * 2019-07-30 2021-02-02 厦门星宸科技有限公司 存储器控制器、存储器的读取控制的方法及相关存储系统
CN111190540A (zh) * 2019-12-25 2020-05-22 晶晨半导体(上海)股份有限公司 内存接口写入均衡的控制方法及装置
CN112787665A (zh) * 2020-12-28 2021-05-11 珠海全志科技股份有限公司 相位可调的时钟信号产生方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种DDR存储控制器的捕获技术;张崴;李永进;;甘肃科技;20060630(第05期);全文 *
基于FPGA的DDR3协议解析逻辑设计;谭海清;陈正国;陈微;肖侬;;计算机应用;20170510(第05期);全文 *

Also Published As

Publication number Publication date
CN113626352A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
CN113626352B (zh) 内存控制器的读取校准方法、计算机装置和可读存储介质
US9761299B2 (en) Semiconductor integrated circuit capable of precisely adjusting delay amount of strobe signal
US6915226B2 (en) Method and system of calibrating the control delay time
US6853938B2 (en) Calibration of memory circuits
US8161331B2 (en) Data training system and method thereof
US20080112246A1 (en) Digital calibration circuits, devices and systems including same, and methods of operation
US7272056B2 (en) Data output controller in semiconductor memory device and control method thereof
US7644324B2 (en) Semiconductor memory tester
CN102737718A (zh) 存储控制器与存储系统
JP2004516591A (ja) メモリデバイスのための較正技術
US9007855B2 (en) Data signal receiver and method of calibrating a data signal receiver
US20070041253A1 (en) Methods and systems for generating latch clock used in memory reading
US20140098621A1 (en) Semiconductor memory device and driving method thereof
US8432754B2 (en) Memory control apparatus and mask timing adjusting method
US6760263B2 (en) Method and device for controlling data latch time
US20120069686A1 (en) Latch timing adjustment device and memory access system using the same
US9846606B2 (en) Storage device calibration methods and controlling device using the same
US7405996B2 (en) System and method to synchronize signals in individual integrated circuit components
US10998021B2 (en) Controller and semiconductor system including a controller
US20070195615A1 (en) Method and circuit for real-time calibrating data control signal and data signal
KR20220071470A (ko) 클럭 보정 회로 및 클럭 보정 회로를 포함하는 메모리 시스템
CN115862707B (zh) 一种psram相位校准方法及控制器
US20090319744A1 (en) Digital Television, Memory Controller, and Method for Controlling Access of a Memory Device
US11145343B1 (en) Method for controlling multi-cycle write leveling process in memory system
US11049583B2 (en) Semiconductor system with a training operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant