CN109801650A - 包括共模提取器的存储器器件 - Google Patents

包括共模提取器的存储器器件 Download PDF

Info

Publication number
CN109801650A
CN109801650A CN201811358046.5A CN201811358046A CN109801650A CN 109801650 A CN109801650 A CN 109801650A CN 201811358046 A CN201811358046 A CN 201811358046A CN 109801650 A CN109801650 A CN 109801650A
Authority
CN
China
Prior art keywords
signal
common
component part
storage component
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811358046.5A
Other languages
English (en)
Inventor
田周鄠
郑汉基
崔训对
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109801650A publication Critical patent/CN109801650A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

存储器器件可以被配置为从存储器器件外部接收差分数据选通信号和外部数据信号，存储器器件可以包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，基于外部数据信号和共模信号生成内部数据信号，并基于差分数据选通信号生成内部数据选通信号，内部数据选通信号与锁存内部数据信号相关联。

Description

包括共模提取器的存储器器件
相关申请的交叉引用
本申请要求于2017年11月17日在韩国知识产权局提交的韩国专利申请第10-2017-0153976号的权益，其公开通过引用而整体并入本文。
技术领域
发明构思的示例实施例涉及一种包括关于差分信号的共模提取器的存储器器件。
背景技术
半导体存储器器件可以分类为诸如动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和静态RAM(Static RAM，SRAM)的易失性存储器，和诸如电可擦除可编程只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)、铁电RAM(Ferroelectric RAM，FRAM)、相变RAM(Phase-change RAM，PRAM)、磁RAM(MagneticRAM，MRAM)、和闪存存储器的非易失性存储器。易失性存储器需要电源以不丢失存储的数据，而非易失性存储器即使未供应电源也会保留存储的数据。
半导体存储器器件可以响应于可以以规则间隔输入的数据选通信号来输入和输出数据。
发明内容
发明构思的示例实施例提供了一种能够补偿参考电压的噪声以提高内部数据信号的准确度的存储器器件。
根据发明构思的示例实施例，提供了一种被配置为从存储器器件外部接收差分数据选通信号和外部数据信号的存储器器件，该存储器器件包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，基于外部数据信号和共模信号生成内部数据信号，并基于差分数据选通信号生成内部数据选通信号，内部数据选通信号与锁存内部数据信号相关联。
根据发明构思的另一示例实施例，提供了一种被配置为从存储器器件外部接收差分时钟信号和外部命令/地址信号的存储器器件，该存储器器件包括控制电路，该控制电路被配置为提取差分时钟信号的共模以生成时钟共模信号，基于外部命令/地址信号和时钟共模信号生成内部命令/地址信号，并基于差分时钟信号生成内部时钟信号，内部时钟信号与锁存内部命令/地址信号相关联。
根据发明构思的另一示例实施例，提供了一种被配置为从存储器控制器接收差分数据选通信号和外部数据信号的存储器器件，该存储器器件包括控制电路，该控制电路被配置为提取差分数据选通信号的共模以生成共模信号，使得共模信号的电压电平与外部数据信号的逻辑高电压电平和逻辑低电压电平的平均值相同，并基于外部数据信号和共模信号生成内部数据信号。
附图说明
根据以下结合附图的详细描述，将更清楚地理解发明构思的示例实施例，其中：
图1是根据示例实施例的存储器系统的框图；
图2是图1的存储器器件的示例的框图；
图3是图2的共模提取器的示例的电路图；
图4是用于解释根据示例实施例的存储器器件的操作的时序图；
图5是图1的存储器器件的示例的框图；
图6A是图5的数据信号接收器的示例的框图；
图6B是图6A的数据信号接收器的示例的电路图；
图7A是图5的数据信号接收器的示例的框图；
图7B是图7A的数据信号接收器的示例的电路图；
图8A和图8B是图1的存储器器件的示例的框图；
图9是图8A和图8B的数据信号接收器的示例的框图；
图10是图8A和图8B的参考电压比较器的比较操作的流程图；
图11是图8A和图8B的参考电压比较器的示例的框图；
图12是图1的存储器器件的示例的框图；
图13是图1的存储器器件的示例的框图；以及
图14是根据示例实施例的计算系统的框图。
具体实施方式
图1是根据示例实施例的存储器系统10的框图。
如图1所示，存储器系统10包括存储器器件100和存储器控制器200。
在示例实施例中，存储器器件100可以是动态随机存取存储器(DRAM)，诸如双数据速率同步动态随机存取存储器(Double Date Rate Synchronous Dynamic Random AccessMemory，DDR SDRAM)、低功率双倍数据速率(Low Power Double Data Rate，LPDDR)SDRAM、图形双倍数据速率(Graphics Double Data Rate，GDDR)SDRAM、低功耗DDR(Low PowerDDR，LPDDR)、或Rambus动态随机存取存储器(Rambus Dynamic Random Access Memory，RDRAM)。然而，示例实施例不限于此。
或者，在另一示例实施例中，存储器器件100可以是非易失性存储器器件，诸如电可擦除可编程只读存储器(EEPROM)、闪存存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(Resistance Random Access Memory，RRAM)、纳米浮栅存储器(Nano FloatingGate Memory，NFGM)、聚合物随机存取存储器(Polymer Random Access Memory，PoRAM)、磁随机存取存储器(MRAM)或铁电随机存取存储器(FRAM)。例如，存储器器件100可以是与非(negative-AND，NAND)闪存存储器或NOR闪存存储器。然而，示例实施例不限于此。
存储器控制器200可以控制存储器器件100。存储器控制器200可以向存储器器件100发送外部数据信号DQ、差分时钟信号CLK/CLKB、外部命令CMD、外部地址ADDR、差分数据选通信号DQS/DQSB和用于控制存储器器件100的控制信号，并且可以从存储器器件100接收差分数据选通信号DQS/DQSB和外部数据信号DQ。然而，取决于存储器器件100的类型，存储器控制器200可以不发送差分时钟信号CLK/CLKB以及差分数据选通信号DQS/DQSB，而可以仅发送差分时钟信号CLK/CLKB。在这种情况下，可以在根据发明构思的一个或多个示例实施例的半导体器件中使用差分时钟信号CLK/CLKB，而不是差分数据选通信号DQS/DQSB。
存储器控制器200可以将读取命令和写入命令发送到存储器器件100。
图2是图1的存储器器件100的示例的框图。图3是图2的共模提取器110的示例的电路图。
参考图2，存储器器件100可以包括共模提取器110、数据信号接收器120、和选通信号接收器130。
在一些示例实施例中，存储器器件100可以包括用于控制存储器器件100的操作的控制电路(未示出)。控制电路可以包括共模提取器110、数据信号接收器120和选通信号接收器130。共模提取器110、数据信号接收器120和选通信号接收器130可以由相应的电路实施。
共模提取器110可以接收差分数据选通信号DQS/DQSB，并且可以通过基于差分数据选通信号DQS/DQSB提取差分数据选通信号DQS/DQSB的共模而输出共模信号DQSC。因此，可以输出具有在单个数据选通信号DQS的高电压电平和低电压电平之间的值的共模信号DQSC。
参考图2和图3，共模提取器110可以包括连接在第一节点N1和第三节点N3之间的第一电阻器R1和连接在第二节点N2和第三节点N3之间的第二电阻器R2。第一电阻器R1和第二电阻器R2的尺寸可以彼此基本上相同，并且输出到第三节点N3的共模信号DQSC的电压电平可以具有这样的值，其中第一节点N1的电压和第二节点N2的电压由第一电阻器R1和第二电阻器R2分配。
返回参考图2，数据信号接收器120可接收外部数据信号DQ和共模信号DQSC，将外部数据信号DQ与共模信号DQSC进行比较，并生成内部数据信号DQ_INT。在示例实施例中，数据信号接收器120可以包括放大器，并且因此可以放大外部数据信号DQ和共模信号DQSC之间的电压差，从而输出内部数据信号DQ_INT。
选通信号接收器130可以接收差分数据选通信号DQS/DQSB，并且可以生成用于锁存内部数据信号DQ_INT的内部选通信号DQS_INT。在示例实施例中，选通信号接收器130可以包括放大器，并且因此可以放大差分数据选通信号DQS/DQSB之间的电压差，从而输出放大后的电压差作为内部选通信号DQS_INT。
存储器器件100可以进一步包括数据锁存电路(未示出)。数据锁存电路可以接收内部数据信号DQ_INT和内部选通信号DQS_INT，并且可以基于内部选通信号DQS_INT锁存内部数据信号DQ_INT，从而生成锁存信号。
当存储器器件使用在存储器器件100内生成的内部参考电压来生成内部数据信号时，内部参考电压可能受到由于存储器器件100的特性所导致的噪声的影响。进一步，由于外部数据信号DQ是从外部发送到存储器器件的信号，内部参考电压可能受到由于除了存储器器件100的特性之外的原因所导致的噪声的影响。因此，当数据信号接收器120基于内部参考电压生成内部数据信号DQ_INT时，内部数据信号DQ_INT可能在内部参考电压中的噪声还没有被去除时生成。
而且，当数据信号接收器使用内部参考电压时，存储器控制器200可能花费一定量的时间来设置和调整内部参考电压的电平，以便确保内部数据信号DQ_INT的准确度。
相反，在一个或多个示例实施例中，存储器器件100可以基于差分数据选通信号DQS/DQSB的共模电压而不是使用在存储器器件100内生成的参考电压来生成内部数据信号DQ_INT。
由于差分数据选通信号DQS/DQSB和外部数据信号DQ可以由存储器器件100从存储器控制器200接收，因此差分数据选通信号DQS/DQSB和外部数据信号DQ可能共同受到存储器器件100外部生成的噪声影响。由于数据信号接收器120使用差分数据选通信号DQS/DQSB的共模电压，所以存储器器件100可以从共模信号DQSC和外部数据信号DQ内去除由例如存储器控制器200生成的共同噪声。而且，可以节省存储器控制器200设置和调整参考电压的电平所花费的时间。
图4是用于解释根据示例实施例的存储器器件100的操作的时序图。
参考图4，差分数据选通信号DQS/DQSB可以包括数据选通信号DQS和数据选通信号补码(complement)DQSB。由于除了数据选通信号DQS和数据选通信号补码DQSB的电位彼此相反之外，数据选通信号DQS和数据选通信号补码DQSB彼此相同，所以数据选通信号DQS和数据选通信号补码DQSB的低电压电平VL和高电压电平VH彼此相同。因此，共模信号DQSC可以具有数据选通信号DQS的高电压VH和低电压电平VL的平均值((VL+VH)/2)。
取决于数据值，外部数据信号DQ可以具有高电压电平VH或低电压电平VL。在这种情况下，因为在存储器器件100外部生成的外部数据信号DQ和数据选通信号DQS被发送到存储器器件100，外部数据信号DQ的高电压电平VH可以与数据选通信号DQS的高电压电平相同，并且外部数据信号DQ的低电压电平VL可以与数据选通信号DQS的低电压电平相同。因此，共模信号DQSC的电压电平可以等于外部数据信号DQ的高电压电平VH和低电压电平VL的平均值((VL+VH)/2)。
参考图2和图4，由于共模信号DQSC的电压电平等于外部数据信号DQ的高电压电平VH和低电压电平VL的平均值((VL+VH)/2)，尽管单独的参考电压不在存储器器件100内生成，但是数据信号接收器120可以使用由共模提取器110提取的共模信号DQSC，以便生成内部数据信号DQ_INT。
图5是图1的存储器器件100的示例的框图。在图2和图5中，相似的附图标记表示相似的元件，并且为了便于解释，本文将省略对相似元件的详细描述。
参考图5，存储器器件100a可以包括共模提取器110、数据信号接收器120a、选通信号接收器130、和参考电压发生器140。
在一些示例实施例中，存储器器件100a可以包括用于控制存储器器件100a的操作的控制电路(未示出)。控制电路可以包括共模提取器110、数据信号接收器120a、选通信号接收器130和参考电压发生器140。共模提取器110、数据信号接收器120a、选通信号接收器130和参考电压发生器140可以由相应的电路实施。
参考电压发生器140可以生成具有在外部数据信号DQ的高电压电平与低电压电平之间的电压电平的参考电压信号VREF。在示例实施例中，参考电压信号VREF的电压电平可以等于外部数据信号DQ的高电压电平和低电压电平的平均值。
例如，参考电压发生器140可以分配电源电压并输出所分配的电源电压作为参考电压信号VREF。参考电压发生器140可以基于从外部接收到的参考电压控制信号CRG来调整电源电压的分配比，因此可以调整参考电压信号VREF的电压电平。可以从存储器控制器(图1的200)接收参考电压控制信号CRG。
数据信号接收器120a可以接收外部数据信号DQ、共模信号DQSC、和参考电压信号VREF。数据信号接收器120a可以响应于从外部接收的接收器控制信号CDR而操作。可以从存储器控制器200接收接收器控制信号CDR。在示例实施例中，接收器控制信号CDR可以包括写入命令(例如，图1的外部命令CMD)。
数据信号接收器120a可响应于从外部接收的接收器控制信号CDR来选择共模信号DQSC和参考电压信号VREF中的一个。在示例实施例中，数据信号接收器120a可以基于所选择的信号(共模信号DQSC或参考电压信号VREF)和外部数据信号DQ来生成内部数据信号DQ_INT。数据信号接收器120a可以包括放大器，并且可以放大内部数据信号DQ_INT与所选择的信号(共模信号DQSC或参考电压信号VREF)之间的电压差，从而输出放大的电压差作为内部数据信号DQ_INT。下面将参考图6A和图6B来描述根据示例实施例的数据信号接收器120a。
在另一示例实施例中，数据信号接收器120a可以基于所选择的信号(共模信号DQSC或参考电压信号VREF)、参考电压信号VREF、和外部数据信号DQ生成内部数据信号DQ_INT。以下将参考图7A和图7B来描述根据另一实施例的数据信号接收器120a。
图6A是图5的数据信号接收器120a的示例的框图。图6B是图6A的数据信号接收器120_1的示例的电路图。
参考图5和图6A，数据信号接收器120a_1可以包括选择器121和放大器123，其可以被配置为分别接收被包括在接收器控制信号CDR中的选择信号SS和放大器控制信号CAP。
响应于选择信号SS，选择器121可以选择从共模提取器110输出的共模信号DQSC和从参考电压发生器140输出的参考电压信号VREF中的一个。
在示例实施例中，选择器121可以是复用器。选择器121可以选择共模信号DQSC和参考电压信号VREF中的一个(例如，共模信号DQSC)，并且可以输出所选择的信号。选择信号SS可以被包括在接收器控制信号CDR中。
参考电压信号VREF的电压电平可以基于从存储器器件100a的外部接收到的参考电压控制信号CRG来调整。存储器控制器(例如，图1的存储器控制器200)可以生成参考电压控制信号CRG，并且因此可以控制参考电压发生器140以生成期望的电压电平。相反，由于共模信号DQSC的电压电平可以基于差分数据选通信号DQS/DQSB来确定，所以当差分数据选通信号DQS/DQSB的电压电平没有改变时可以保持一定值。存储器控制器200可以通过考虑外部数据信号DQ来控制存储器器件100a以选择性地使用参考电压信号VREF或共模信号DQSC。
放大器123可以接收外部数据信号DQ和所选择的信号(共模信号DQSC或参考电压信号VREF)，并且可以响应于放大器控制信号CAP将外部数据信号DQ与所选择的信号(共模信号DQSC或参考电压信号VREF)进行比较。因此，放大器123可以作为比较器。放大器123可以生成内部数据信号DQ_INT。放大器控制信号CAP可以被包括在接收器控制信号CDR中，并且在示例实施例中，放大器控制信号CAP可以是写入命令(例如，图1的外部命令CMD)。
参考图6A和图6B，放大器123可以包括第一晶体管TD1至TD4、第二晶体管TR1至TR4、以及晶体管Tr和电阻器(例如，第一电阻器R1和第二电阻器R2)。图6B示出九个晶体管和两个电阻器，但根据示例实施例的放大器123中包括的晶体管和电阻器的数量不限于此。在示例实施例中，电源电压VDD到第一电阻器R1和第二电阻器R2的连接可以由放大器控制信号CAP控制。
外部数据信号DQ可以被输入到第一晶体管TD1到TD4的栅极，并且由选择器121选择的信号(共模信号DQSC或参考电压信号VREF)可以被输入到第二晶体管TR1至TR4的栅极。
外部数据信号DQ与所选择的信号(共模信号DQSC或参考电压信号VREF)之间的电压差可以由晶体管Tr转换为电流差，并且电流差可以由第一电阻器R1和第二电阻器R2转换为电压差，然后被放大，使得放大后的电压差可以被输出作为内部数据信号DQ_INT。
图7A是图5的数据信号接收器120a的示例的框图。图7B是图7A的数据信号接收器120a_2的示例的电路图。在图6A至图7B中，相似的附图标记表示相似的元件，并且为了便于解释，本文将省略对相似元件的详细描述。
参考图5和图7A，数据信号接收器120a_2可以包括选择器121和放大器123_2。
选择器121可以选择共模信号DQSC和参考电压信号VREF，并且可以响应于选择信号SS而选择共模信号DQSC和参考电压信号VREF中的一个。
放大器123_2可以接收外部数据信号DQ和所选择的信号(共模信号DQSC或参考电压信号VREF)，并且可以例如在相同的时间附加地接收参考电压信号VREF。放大器123_2可以基于外部数据信号DQ、所选择的信号(共模信号DQSC或参考电压信号VREF)、和参考电压信号VREF来生成内部数据信号DQ_INT。
因此，当从共模信号DQSC和参考电压信号VREF中选择共模信号DQSC时，数据信号接收器120a可以基于共模信号DQSC、参考电压信号VREF、和外部数据信号DQ生成内部数据信号DQ_INT。相反，当从共模信号DQSC和参考电压信号VREF中选择参考电压信号VREF时，数据信号接收器120a可以基于参考电压信号VREF和外部数据信号DQ生成内部数据信号DQ_INT。
参考图7A和图7B，放大器123_2可以包括第一晶体管TD1至TD4、第二晶体管TR1至TR4、以及晶体管Tr和第一电阻器R1和第二电阻器R2。外部数据信号DQ可以被输入到第一晶体管TD1至TD4的栅极。参考电压信号VREF可以被输入到第二晶体管TR1至TR4中的一些第二晶体管(例如，第二晶体管TR1和TR2)的栅极，并且由选择器121选择的信号(共模信号DQSC或参考电压信号VREF)可以被输入到第二晶体管TR1至TR4中的其他第二晶体管(例如，第二晶体管TR3和TR4)的栅极。图7B示出具有参考电压信号VREF被输入到其的栅极的晶体管的数量与具有所选择的信号(共模信号DQSC或参考电压信号VREF)被输入到其的栅极的晶体管的数量相同。然而，根据示例实施例的数据信号接收器不限于此，并且每种类型的晶体管的数量可以变化。
因此，当选择器121响应于选择信号SS而选择参考电压信号VREF时，输入到第二晶体管TR1至TR4的栅极的信号可以全部为参考电压信号VREF。然而，当选择器121响应于选择信号SS而选择共模信号DQSC时，参考电压信号VREF可以被输入到第二晶体管TR1至TR4中的一些第二晶体管的栅极，并且共模信号DQSC可以被输入到其他第二晶体管的栅极。
图8A和图8B是图1的存储器器件100的示例的框图。在图2、图5、图8A、和图8B中，相似的附图标记表示相似的元件，并且为了便于解释，本文将省略对相似元件的详细描述。
参考图8A，存储器器件100b可以包括共模提取器110b、数据信号接收器120b、选通信号接收器130、参考电压发生器140、和参考电压比较器150。
在一些示例实施例中，存储器器件100b可以包括用于控制存储器器件100b的操作的控制电路(未示出)。控制电路可以包括共模提取器110b、数据信号接收器120b、选通信号接收器130、参考电压发生器140和参考电压比较器150。共模提取器110b、数据信号接收器120b、选通信号接收器130、参考电压发生器140和参考电压比较器150可以由相应的电路实施。
参考电压比较器150可以从参考电压发生器140接收参考电压信号VREF，并且可以将参考电压信号VREF与第一确定电压和第二确定电压进行比较。第一确定电压和第二确定电压的电压电平可以分别是可以由数据信号接收器120b用来生成内部数据信号DQ_INT的参考电压信号VREF的上限电压电平和下限电压电平。参考电压比较器150可以基于比较结果生成选择信号SS_b。下面参考图10至图11描述参考电压比较器150的操作。
参考电压比较器150可以接收接收器控制信号CDR_b，并且可以响应于接收器控制信号CDR_b而执行比较操作。在示例实施例中，接收器控制信号CDR_b可以包括写入命令。因此，响应于接收器控制信号CDR_b，参考电压比较器150和数据信号接收器120b可以一起或可以不一起操作。为了防止当参考电压比较器150执行不必要的操作时功率被消耗，可以控制参考电压比较器150以在数据信号接收器120b响应于输入到其的外部数据信号DQ而操作时执行比较操作。
数据信号接收器120b可以响应于从参考电压比较器150接收的选择信号SS_b而选择共模信号DQSC和参考电压信号VREF中的一个。数据信号接收器120b可以放大内部数据信号DQ_INT与所选择的信号(共模信号DQSC或参考电压信号VREF)之间的电压差，并且可以输出放大后的电压差作为内部数据信号DQ_INT。下面将参考图9描述数据信号接收器120b。
参考图8B，存储器器件100c可以包括共模提取器110c。
在一些示例实施例中，存储器器件100c可以包括用于控制存储器器件100c的操作的控制电路(未示出)。控制电路可以包括共模提取器110c、数据信号接收器120b、选通信号接收器130、参考电压发生器140和参考电压比较器150。共模提取器110c、数据信号接收器120b、选通信号接收器130、参考电压发生器140和参考电压比较器150可以由相应的电路实施。
与图8A的共模提取器110b不同，共模提取器110c可以接收从参考电压比较器150输出的选择信号SS_b。基于选择信号SS_b，可以控制共模提取器110c的共模提取操作。响应于选择信号SS_b，共模提取器110c可以通过基于差分数据选通信号DQS/DQSB提取差分数据选通信号DQS/DQSB的共模来输出共模信号DQSC。例如，当选择信号SS_b具有第一逻辑电平(例如，高电平)时，共模提取器110c可以不执行提取差分数据选通信号DQS/DQSB的共模的提取操作。然而，当选择信号SS_b具有第二逻辑电平(例如，低电平)时，共模提取器110c可以执行提取操作。
图9是图8A和图8B的数据信号接收器120b的示例的框图。
参考图8A至图9，数据信号接收器120b可以包括选择器121b和放大器123b。
选择器121b可以响应于选择信号SS_b选择共模信号DQSC和参考电压信号VREF中的一个，并且可以输出所选择的信号(共模信号DQSC或参考电压信号VREF)。因此，选择器121b可以基于将参考电压信号VREF与第一确定电压和第二确定电压进行比较的结果来选择共模信号DQSC和参考电压信号VREF中的一个。与图6A的选择信号SS不同，选择信号SS_b可由图8A的存储器器件100b和图8B的存储器器件100c内的参考电压比较器150生成。
放大器123b可以接收外部数据信号DQ和所选择的信号(共模信号DQSC或参考电压信号VREF)，并且可以响应于接收器控制信号CDR_b生成通过放大外部数据信号DQ获得的内部数据信号DQ_INT。
类似于图7A的放大器123_2，除了外部数据信号DQ和所选择的信号(共模信号DQSC或参考电压信号VREF)之外，放大器123b还可以进一步接收参考电压信号VREF。因此，当选择器121b从共模信号DQSC和参考电压信号VREF中选择共模信号DQSC时，放大器123b可以基于共模信号DQSC、参考电压信号VREF、和外部数据信号DQ生成内部数据信号DQ_INT。相反，当选择器121b从共模信号DQSC和参考电压信号VREF中选择参考电压信号VREF时，放大器123b可以基于参考电压信号VREF和外部数据信号DQ生成内部数据信号DQ_INT。
图10是图8A和图8B的参考电压比较器150的比较操作的流程图。
参考图8A、图8B和图10，在操作S110中，参考电压比较器150可以将参考电压信号VREF的电压电平与第一确定电压VIH的电压电平进行比较。
当参考电压信号VREF的电压电平不高于第一确定电压VIH的电压电平时，在操作S120中，参考电压比较器150可以将参考电压信号VREF的电压电平与第二确定电压VIL的电压电平进行比较。第二确定电压VIL的电压电平可以低于第一确定电压VIH的电压电平。
当参考电压信号VREF的电压电平不低于第二确定电压VIL的电压电平时，在操作S130中，参考电压比较器150可以在操作S130中输出具有第一逻辑电平(例如，逻辑高电平)的选择信号SS_b。
当参考电压信号VREF的电压电平高于第一确定电压VIH的电压电平或高于第二确定电压VIL的电压电平时，在操作S140中，参考电压比较器150可以输出具有第二逻辑电平的选择信号SS_b。
第一确定电压VIH的电压电平和第二确定电压VIL的电压电平可以分别是可以由数据信号接收器120b用来生成内部数据信号DQ_INT的参考电压信号VREF的上限电压电平和下限电压电平。因此，第一确定电压VIH的电压电平和第二确定电压VIL的电压电平可以例如预先确定或者例如预先存储在参考电压比较器150中。
当接收到具有第一逻辑电平的选择信号SS_b时，数据信号接收器120b的选择器(例如，图9的选择器121b)可以选择参考电压信号VREF。例如，当参考电压信号VREF的电压电平具有在第一确定电压VIH的电压电平和第二确定电压VIL的电压电平之间的值时，选择器121b可以选择参考电压信号VREF。当接收到具有第二逻辑电平的选择信号SS_b时，数据信号接收器120b的选择器121b可以选择共模信号DQSC。
图11是图8A和图8B的参考电压比较器150的示例的框图。
参考图11，参考电压比较器150可以包括第一比较器151、第二比较器152、和选择信号发生器153。
第一比较器151可以将第一确定电压VIH的电压电平与参考电压信号VREF的电压电平进行比较，并因此可以生成第一控制信号C_1。例如，当参考电压信号VREF的电压电平高于第一确定电压VIH的电压电平时，第一比较器151可以生成具有第一逻辑电平(例如，逻辑高电平)的第一控制信号C_1，以及当参考电压信号VREF的电压电平低于第一确定电压VIH的电压电平时，第一比较器151可以生成具有第二逻辑电平(例如，逻辑低电平)的第一控制信号C_1。
第二比较器152可以将第二确定电压VIL的电压电平与参考电压信号VREF的电压电平进行比较，并因此可以生成第二控制信号C_2。例如，当参考电压信号VREF的电压电平高于第二确定电压VIL的电压电平时，第二比较器152可以生成具有第二逻辑电平的第二控制信号C_2，并且当参考电压信号VREF的电压电平低于第二确定电压VIL的电压电平时，第二比较器152可以生成具有第一逻辑电平的第二控制信号C_2。然而，该描述仅仅是示例，并且根据第一比较器151和第二比较器152的电路配置，第一比较器151和第二比较器152执行比较操作，并且根据比较结果，第一控制信号C_1和第二控制信号C_2可以根据以上描述不同地输出。
选择信号发生器153可以基于第一控制信号C_1和第二控制信号C_2生成选择信号SS_b。例如，当第一控制信号C_1和第二控制信号C_2两者都具有第二逻辑电平时，即，当参考电压信号VREF的电压电平低于第一确定电压VIH的电压电平时，但是高于第二确定电压VIL的电压电平，选择信号发生器153可以生成具有第一逻辑电平的选择信号SS_b。相反，当第一控制信号C_1或第二控制信号C_2具有第一逻辑电平时，选择信号发生器153可以生成具有第二逻辑电平的选择信号SS_b。
图12是图1的存储器器件100的示例的框图。
参考图12，存储器器件100d可以包括时钟共模提取器101、命令/地址信号接收器102、和时钟信号接收器103。
在一些示例实施例中，存储器器件100d可以包括用于控制存储器器件100d的操作的控制电路(未示出)。控制电路可以包括时钟共模提取器101、命令/地址信号接收器102和时钟信号接收器103。时钟共模提取器101、命令/地址信号接收器102和时钟信号接收器103可以由相应的电路实施。
时钟共模提取器101可以接收差分时钟信号CLK/CLKB，并且可以基于差分时钟信号CLK/CLKB提取差分时钟信号CLK/CLKB的共模，从而输出时钟共模信号CLKC。因此，可以输出时钟共模信号CLKC，其具有在单个时钟信号CLK的高电压电平和低电压电平之间的值。时钟共模提取器101可以具有与图3的共模提取器110类似的电路。
命令/地址信号接收器102可以接收外部命令/地址信号C/A和时钟共模信号CLKC，并且可以将外部命令/地址信号C/A与时钟共模信号CLKC进行比较，从而生成内部命令/地址信号C/A_INT。在示例实施例中，命令/地址信号接收器102可以包括放大器，并且因此可以放大外部命令/地址信号C/A与时钟共模信号CLKC之间的电压差，从而输出放大后的电压差作为内部命令/地址信号C/A_INT。
时钟信号接收器103可以接收差分时钟信号CLK/CLKB并且可以生成用于锁存内部命令/地址信号C/A_INT的内部时钟信号CLK_INT。在示例实施例中，时钟信号接收器103可以是放大器并且可以放大差分时钟信号CLK/CLKB之间的电压差，从而输出放大后的电压差作为内部时钟信号CLK_INT。
存储器器件100d可以进一步包括锁存电路(未示出)。锁存电路可以接收内部命令/地址信号C/A_INT和内部时钟信号CLK_INT，并且可以基于内部时钟信号CLK_INT锁存内部命令/地址信号C/A_INT。
当在存储器器件中生成内部参考电压时，内部参考电压可能受到由于存储器器件本身的特性所导致的噪声的影响。进一步，当外部命令/地址信号C/A从外部被发送到存储器器件时，外部命令/地址信号C/A可能受到由于除了存储器器件的特性之外的原因所导致的噪声的影响。因此，当命令/地址信号接收器基于内部参考电压放大外部命令/地址信号C/A时，内部命令/地址信号C/A_INT可能在内部参考电压中的噪声还没有被去除时生成。进一步，为了确保内部命令/地址信号C/A_INT的准确度，存储器控制器可能花费一定量的时间来设置和调整内部参考电压的电平。
相反，在一个或多个示例实施例中，存储器器件100d可以使用差分时钟信号CLK/CLKB的共模电压，而不是使用在存储器器件100d内生成的参考电压，并且可以生成内部命令/地址信号C/A_INT。
由于存储器器件100d从存储器控制器200接收差分时钟信号CLK/CLKB和外部命令/地址信号C/A，所以差分时钟信号CLK/CLKB和外部命令/地址信号C/A可能共同受到由例如存储器控制器200在存储器器件100d外部生成的噪声的影响。由于命令/地址信号接收器102使用差分时钟信号CLK/CLKB的共模电压，因此存储器器件100d可以去除时钟共模信号CLKC和外部命令/地址信号C/A的共同噪声。而且，可以节省存储器控制器200设置和调整参考电压的电平所花费的时间。
图13是图1的存储器器件100的示例的框图。在图12和图13中，相似的附图标记表示相似的元件，并且为了便于解释，本文将省略对相似元件的详细描述。
参考图13，存储器器件100e可以包括时钟共模提取器101e、命令/地址信号接收器102e、时钟信号接收器103、参考电压发生器104、和参考电压比较器105。
在一些示例实施例中，存储器器件100e可以包括用于控制存储器器件100e的操作的控制电路(未示出)。控制电路可以包括时钟共模提取器101e、命令/地址信号接收器102e、时钟信号接收器103、参考电压发生器104和参考电压比较器105。时钟共模提取器101e、命令/地址信号接收器102e、时钟信号接收器103、参考电压发生器104和参考电压比较器105可以由相应的电路实施。
参考电压生成器104可生成具有在外部命令/地址信号C/A的高电压电平与低电压电平之间的电压电平的参考电压信号VREF_e。在示例实施例中，参考电压信号VREF_e的电压电平可以具有外部命令/地址信号C/A的高电压电平和低电压电平的平均值。基于从存储器控制器(图1的200)接收的控制信号，参考电压发生器104可以生成具有与控制信号相对应的电压电平的参考电压信号VREF_e。
参考电压比较器105可以从参考电压发生器104接收参考电压信号VREF_e，并且可以将参考电压信号VREF_e与第一确定电压和第二确定电压进行比较。第一确定电压的电压电平和第二确定电压的电压电平可以分别是参考电压信号VREF_e的上限电压电平和下限电压电平，该参考电压信号VREF_e可以由命令/地址信号接收器102e用来生成内部命令/地址信号C/A_INT。第一确定电压的电压电平和第二确定电压的电压电平可以被预先确定，或者可以被预先存储在参考电压比较器105中。
基于通过执行比较操作获得的比较结果，参考电压比较器105可以生成选择信号SS_e。在示例实施例中，当参考电压信号VREF_e的电压电平具有在第一确定电压的电压电平和第二确定电压的电压电平之间的值时，参考电压比较器105可以输出具有第一电压电平(例如，高电平)的选择信号SS_e，但是当参考电压信号VREF_e的电压电平不具有在第一确定电压的电压电平和第二确定电压的电压电平之间的值时，参考电压比较器105可以输出具有第二电压电平(例如，低电平)的选择信号SS_e。关于图10和11的参考电压比较器150的结构和比较操作的描述可以被应用于关于参考电压比较器105的结构和比较操作的描述。
时钟共模提取器101e可以接收从参考电压比较器105输出的选择信号SS_e。基于选择信号SS_e，可以控制时钟共模提取器101e的共模提取操作。即，时钟共模提取器101e可以响应于参考电压比较器105的比较操作的结果而生成时钟共模信号CLKC。例如，当选择信号SS_e具有第一逻辑电平(例如，高电平)时，时钟共模提取器101e可以不执行提取差分时钟信号CLK/CLKB的共模的提取操作。然而，当选择信号SS_e具有第二逻辑电平(例如，低电平)时，时钟共模提取器101e可以执行提取操作。然而，根据示例实施例的存储器器件100e不限于此。时钟共模提取器101e可以不接收选择信号SS_e，并且因此可以输出时钟共模信号CLKC，而不管选择信号SS_e。
响应于从参考电压比较器105接收的选择信号SS_e，命令/地址信号接收器102e可以选择时钟共模信号CLKC和参考电压信号VREF_e中的一个。命令/地址信号接收器102e可以放大内部命令/地址信号C/A_INT与所选择的信号(时钟共模信号CLKC或参考电压信号VREF_e)之间的电压差，并且可以输出放大后的电压差作为内部命令/地址信号C/A_INT。在这种情况下，类似于图9的数据信号接收器120b，命令/地址信号接收器102e可以包括选择器和放大器。
然而，根据示例实施例的存储器器件100e不限于此。命令/地址信号接收器102e可以除了内部命令/地址信号C/A_INT和所选择的信号(时钟共模信号CLKC或者参考电压信号VREF_e)之外还基于参考电压信号VREF_e生成内部命令/地址信号C/A_INT。因此，命令/地址信号接收器102e可以包括与图6B和图7B的数据信号接收器120a_1和120a_2类似的电路配置。
根据示例实施例的存储器器件100e可以不包括参考电压比较器105，并且命令/地址信号接收器102e可以基于从存储器控制器(例如，图1的存储器控制器200)接收到的控制信号来选择时钟共模信号CLKC和参考电压信号VREF_e中的一个。
图14是根据示例实施例的计算系统1000的框图。
参考图14，计算系统1000可以包括中央处理单元(CPU)1010、存储器系统1020、用户接口1030、和非易失性储存器1040。CPU 1010、存储器系统1020、用户接口1030、和非易失性储存器1040可以经由总线1050彼此通信。虽然图14中没有示出，计算系统1000可以进一步包括能够与视频卡、声卡、存储卡、通用串行总线(Universal Serial Bus，USB)设备等或与其他电子设备通信的端口。计算系统1000可以被体现为个人计算机(PersonalComputer，PC)或服务器，并且可以被体现为便携式电子设备(诸如膝上型计算机、移动电话、个人数字助理(Personal Digital Assistant，PDA)、或相机)。
CPU 1010可以执行某些计算或任务。根据示例实施例，CPU 1010可以是微处理器或图形处理单元(Graphics Processing Unit，GPU)。CPU 1010可以经由总线1050与存储器系统1020、用户接口1030、和非易失性储存器1040通信。CPU 1010可以被连接到扩展总线(诸如外围组件互连(Peripheral Component Interconnect，PCI)总线)。
存储器系统1020可以包括存储器器件1021和存储器控制器1022，并且可以在其中存储计算系统1000的操作所需的数据。例如，存储器系统1020可以作为CPU 1010的数据存储器，或者可以支持直接存储器访问(Direct Memory Access，DMA)，从而存储从总线1050接收的数据或将所存储的数据发送到总线1050。根据示例实施例的存储器器件1021可以包括参考图1至图13描述的存储器器件100、100a、100b、100c、100d、和100e。因此，存储器器件1021可以从存储器控制器1022接收差分时钟信号、命令/地址信号、差分数据选通信号、外部数据信号、以及用于控制存储器器件1021的控制信号。存储器器件1021可以使用差分数据选通信号的共模将外部数据信号放大为内部数据信号，并且可以使用差分时钟信号将外部命令/地址信号放大为内部命令/地址信号。
用户接口1030可以包括用于从用户接收输入信号的输入介质(例如，键盘、小键盘、鼠标等)，并且可以包括用于向用户提供输出信号的输出介质(例如，打印机、显示设备等)。
非易失性储存器1040可以包括例如诸如EEPROM、闪存存储器、PRAM、RRAM、NFGM、PoRAM、MRAM、或FRAM的非易失性半导体存储器器件，或者可以包括磁盘等。
根据一个或多个示例实施例，上述的单元和/或设备(诸如包括各种参考电压发生器、参考电压比较器、数据(命令/地址)信号接收器、(时钟)共模提取器、和选通(时钟)信号接收器的存储器器件100、100a、100b、100c、100d、和100e的组件)可以使用硬件、硬件和软件的组合、或存储可执行来执行其功能的存储软件的非暂时性储存介质来实施。
硬件可以使用控制电路来实施，并且控制电路可以包括各种参考电压发生器、参考电压比较器、数据(命令/地址)信号接收器、(时钟)共模提取器和选通(时钟)信号接收器。
软件可以包括用于独立地或共同地指示或配置硬件设备以按照期望操作的计算机程序、程序代码、指令或其一些组合。计算机程序和/或程序代码可以包括能够由一个或多个硬件设备(诸如上面提到的硬件设备中的一个或多个)实施的程序、或计算机可读指令、软件组件、软件模块、数据文件、数据结构等。程序代码的示例包括由编译器产生的机器代码和使用解释器执行的更高级程序代码。
例如，当硬件设备是控制电路时，控制电路可以被配置为根据程序代码通过执行算术、逻辑、和输入/输出操作来实现程序代码。一旦程序代码被加载到计算机处理设备中，计算机处理设备可以被编程为执行程序代码，从而将计算机处理设备转变成专用计算机处理设备。在更具体的示例中，当程序代码被加载到处理器中时，处理器被编程为执行程序代码和与其相对应的操作，从而将处理器转变成专用处理器。
诸如控制电路的硬件设备可以运行操作系统(Operating System，OS)以及在OS上运行的一个或多个软件应用。计算机处理设备还可以响应于软件的执行而访问、存储、操纵、处理、和创建数据。
软件和/或数据可以被永久地或暂时地体现在包括但不限于能够向硬件设备提供指令或数据或由硬件设备解释的任何机器、组件、物理或虚拟设备、或计算机储存介质或设备的任何类型的储存介质中。软件也可以被分布在网络耦合的计算机系统上，使得软件以分布式方式存储和执行。具体而言，例如，软件和数据可以由一个或多个计算机可读记录介质来存储，该计算机可读记录介质包括如本文所讨论的有形计算机可读储存介质或非暂时性计算机可读存储介质。
储存介质还可以包括根据一个或多个示例实施例的单元和/或设备处的一个或多个储存器件。一个或多个储存器件可以是诸如随机存取存储器(RAM)、只读存储器(ReadOnly Memory，ROM)、永久大容量储存器件(诸如磁盘驱动器)、和/或能够存储和记录数据的任何其他的相似的数据存储机构的有形计算机可读存储介质或非暂时性计算机可读存储介质。一个或多个储存器件可以被配置为存储用于一个或多个操作系统和/或用于实施本文描述的示例实施例的计算机程序、程序代码、指令、或其一些组合。计算机程序、程序代码、指令、或其一些组合也可以使用驱动机构从单独的计算机可读储存介质加载到一个或多个储存器件和/或一个或多个计算机处理设备中。这种单独的计算机可读储存介质可以包括通用串行总线(USB)闪存驱动器、存储棒、蓝光/DVD/CD-ROM驱动器、存储卡、和/或其它相似的计算机可读储存介质。计算机程序、程序代码、指令、或其一些组合可以经由网络接口而不是经由计算机可读储存介质从远程数据储存器件加载到一个或多个储存器件和/或一个或多个计算机处理设备中。另外，计算机程序、程序代码、指令、或其一些组合可以通过网络从被配置成传输和/或分发计算机程序、程序代码、指令、或其一些组合的远程计算系统加载到一个或多个储存器件和/或一个或多个处理器中。远程计算系统可以经由有线接口、空中接口、和/或任何其他相似的介质来传输和/或分发计算机程序、程序代码、指令、或其一些组合。
为了示例实施例的目的，一个或多个硬件设备、储存介质、计算机程序、程序代码、指令、或其一些组合可以被专门设计和构造，或者它们可以是为了示例实施例的目的而改变和/或修改的已知设备。
尽管已经参考发明构思的一些示例实施例具体地示出和描述了发明构思的示例实施例，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出在形式和细节上的各种改变。

Claims (20)

1.一种存储器器件，被配置为从所述存储器器件外部接收差分数据选通信号和外部数据信号，所述存储器器件包括：
控制电路，被配置为，
提取差分数据选通信号的共模以生成共模信号，
基于外部数据信号和共模信号生成内部数据信号，以及
基于差分数据选通信号生成内部数据选通信号，内部数据选通信号与锁存内部数据信号相关联。
2.根据权利要求1所述的存储器器件，其中，
外部数据信号的逻辑高电压电平基本上与差分数据选通信号的逻辑高电压电平相同，以及
外部数据信号的逻辑低电压电平基本上与差分数据选通信号的逻辑高电压电平相同。
3.根据权利要求1所述的存储器器件，其中所述控制电路被进一步配置为生成参考电压信号，使得所述参考电压信号具有在外部数据信号的逻辑高电压电平与逻辑低电压电平之间的电压电平。
4.根据权利要求3所述的存储器器件，其中所述控制电路被进一步配置为，
选择参考电压信号和共模信号中的一个以生成参考电压信号和共模信号中的所选择的一个；以及
基于参考电压信号和共模信号中的所选择的一个来生成内部数据信号。
5.根据权利要求4所述的存储器器件，其中所述控制电路被进一步配置为基于参考电压信号、以及参考电压信号和共模信号中的所选择的一个来生成内部数据信号。
6.根据权利要求4所述的存储器器件，其中所述控制电路被进一步配置为，
将参考电压信号的电压电平与第一确定电压的电压电平进行比较以生成第一比较结果，以及
将参考电压信号的电压电平与第二确定电压的电压电平进行比较以生成第二比较结果。
7.根据权利要求6所述的存储器器件，其中所述控制电路被进一步配置为，
基于第一比较结果和第二比较结果来选择参考电压信号和共模信号中的一个。
8.根据权利要求6所述的存储器器件，其中所述控制电路被配置为响应于第一比较结果和第二比较结果中的一个或多个而生成共模信号。
9.一种存储器器件，被配置为从所述存储器器件外部接收差分时钟信号和外部命令/地址信号，所述存储器器件包括：
控制电路，被配置为，
提取差分时钟信号的共模以生成时钟共模信号，
基于外部命令/地址信号和时钟共模信号生成内部命令/地址信号，以及
基于差分时钟信号生成内部时钟信号，内部时钟信号与锁存内部命令/地址信号相关联。
10.根据权利要求9所述的存储器器件，其中
外部命令/地址信号的逻辑高电压电平基本上与差分时钟信号的逻辑高电压电平相同，以及
外部命令/地址信号的逻辑低电压电平基本上与差分时钟信号的逻辑低电压电平相同。
11.根据权利要求9所述的存储器器件，其中所述控制电路被进一步配置为，
生成具有在外部命令/地址信号的逻辑高电压电平与逻辑低电压电平之间的电压电平的参考电压信号，以及
基于参考电压信号和时钟共模信号中的一个来生成内部命令/地址信号。
12.根据权利要求11所述的存储器器件，其中所述控制电路被进一步配置为，
将参考电压信号的电压电平与第一确定电压的电压电平进行比较以生成第一比较结果，以及
将参考电压信号的电压电平与第二确定电压的电压电平进行比较以生成第二比较结果。
13.根据权利要求12所述的存储器器件，其中所述控制电路被配置为基于第一比较结果和第二比较结果中的一个或多个来生成时钟共模信号。
14.一种存储器器件，被配置为从存储器控制器接收差分数据选通信号和外部数据信号，所述存储器器件包括：
控制电路，被配置为，
提取差分数据选通信号的共模以生成共模信号，使得共模信号的电压电平与外部数据信号的逻辑高电压电平和逻辑低电压电平的平均值相同，以及
基于外部数据信号和共模信号生成内部数据信号。
15.根据权利要求14所述的存储器器件，其中所述控制电路被进一步配置为生成参考电压信号，使得所述参考电压信号具有在外部数据信号的逻辑高电压电平与逻辑低电压电平之间的电压电平。
16.根据权利要求15所述的存储器器件，其中所述控制电路被进一步配置为，
响应于选择信号，选择参考电压信号和共模信号中的一个以生成参考电压信号和共模信号中的所选择的一个；以及
基于参考电压信号和共模信号中的所选择的一个来生成内部数据信号。
17.根据权利要求16所述的存储器器件，其中所述控制电路被配置为从存储器控制器接收选择信号。
18.根据权利要求16所述的存储器器件，其中所述控制电路被进一步配置为，
将参考电压信号的电压电平与第一确定电压的电压电平进行比较以生成第一比较结果，
将参考电压信号的电压电平与第二确定电压的电压电平进行比较以生成第二比较结果，以及
基于第一比较结果和第二比较结果中的一个或多个来生成选择信号。
19.根据权利要求18所述的存储器器件，其中所述控制电路被配置为基于来自存储器控制器的相同控制信号生成内部数据信号和选择信号。
20.根据权利要求18所述的存储器器件，其中所述控制电路被配置为基于选择信号生成共模信号。
CN201811358046.5A 2017-11-17 2018-11-15 包括共模提取器的存储器器件 Withdrawn CN109801650A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170153976A KR102449194B1 (ko) 2017-11-17 2017-11-17 공통 모드 추출기를 포함하는 메모리 장치
KR10-2017-0153976 2017-11-17

Publications (1)

Publication Number Publication Date
CN109801650A true CN109801650A (zh) 2019-05-24

Family

ID=66534492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811358046.5A Withdrawn CN109801650A (zh) 2017-11-17 2018-11-15 包括共模提取器的存储器器件

Country Status (3)

Country Link
US (1) US10878869B2 (zh)
KR (1) KR102449194B1 (zh)
CN (1) CN109801650A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113626352A (zh) * 2021-07-01 2021-11-09 珠海全志科技股份有限公司 内存控制器的读取校准方法、计算机装置和可读存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217299B2 (en) * 2019-11-15 2022-01-04 Electronics And Telecommunications Research Institute Device and method for calibrating reference voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090252268A1 (en) * 2008-04-02 2009-10-08 Byung-Tak Jang Data reception apparatus
CN102262900A (zh) * 2010-05-28 2011-11-30 海力士半导体有限公司 半导体存储器件及其操作方法
US20170031747A1 (en) * 2015-07-27 2017-02-02 SK Hynix Inc. Data i/o circuits and semiconductor systems including the same
CN107240413A (zh) * 2016-03-29 2017-10-10 三星电子株式会社 半导体存储器装置及其操作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766769B2 (ja) 2001-04-18 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路
EP1257053A1 (en) 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Differential signal transfer circuit
US6825692B1 (en) 2002-01-25 2004-11-30 Altera Corporation Input buffer for multiple differential I/O standards
US6920187B2 (en) 2002-10-02 2005-07-19 Micron Technology, Inc. Constant delay zero standby differential logic receiver and method
JP4370507B2 (ja) 2003-11-27 2009-11-25 エルピーダメモリ株式会社 半導体集積回路装置
KR100574961B1 (ko) * 2003-12-20 2006-05-02 삼성전자주식회사 입력버퍼 및 이를 구비하는 반도체 장치
DE102005004338B4 (de) 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
JP5133589B2 (ja) 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8279976B2 (en) 2007-10-30 2012-10-02 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
KR101448919B1 (ko) 2007-12-28 2014-10-13 삼성전자주식회사 데이터 신호들과 클락 사이의 스큐를 제거하기 위한 디스큐시스템 및 이를 위한 회로들
KR20100078604A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
KR20100078605A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
JP5490512B2 (ja) 2009-02-09 2014-05-14 ローム株式会社 入力セレクタ
KR20110025442A (ko) * 2009-09-04 2011-03-10 삼성전자주식회사 클럭 정보 및 데이터 정보를 포함하는 신호를 수신하는 수신기 및 클럭 임베디드 인터페이스 방법
KR20120098027A (ko) 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
KR20130097575A (ko) * 2012-02-24 2013-09-03 에스케이하이닉스 주식회사 데이터전송제어회로 및 이를 이용한 반도체메모리장치
JP6190697B2 (ja) * 2013-11-07 2017-08-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6372324B2 (ja) * 2014-11-25 2018-08-15 富士通株式会社 受信回路、メモリインターフェース回路および受信方法
KR102248931B1 (ko) 2014-12-23 2021-05-06 에스케이하이닉스 주식회사 반도체시스템
US10431268B2 (en) * 2016-09-13 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090252268A1 (en) * 2008-04-02 2009-10-08 Byung-Tak Jang Data reception apparatus
CN102262900A (zh) * 2010-05-28 2011-11-30 海力士半导体有限公司 半导体存储器件及其操作方法
US20170031747A1 (en) * 2015-07-27 2017-02-02 SK Hynix Inc. Data i/o circuits and semiconductor systems including the same
CN107240413A (zh) * 2016-03-29 2017-10-10 三星电子株式会社 半导体存储器装置及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113626352A (zh) * 2021-07-01 2021-11-09 珠海全志科技股份有限公司 内存控制器的读取校准方法、计算机装置和可读存储介质
CN113626352B (zh) * 2021-07-01 2024-04-30 珠海全志科技股份有限公司 内存控制器的读取校准方法、计算机装置和可读存储介质

Also Published As

Publication number Publication date
US20190156874A1 (en) 2019-05-23
US10878869B2 (en) 2020-12-29
KR102449194B1 (ko) 2022-09-29
KR20190056723A (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
CN110010174B (zh) 在多芯片封装中使用温度偏差来控制操作的方法和器件
TWI611407B (zh) 非揮發性記憶體、記憶體系統、電腦系統，以及非揮發性記憶體的操作方法
CN109903793A (zh) 半导体存储装置和存储系统
CN111383681A (zh) 具有部分阵列刷新的存储器
CN106448718B (zh) 存储器器件和操作存储器器件的方法
CN107667403A (zh) 长突发长度的内部连续行存取
CN105321549B (zh) 半导体器件和包括半导体器件的半导体系统
CN109493899A (zh) 具有阻抗校准电路的存储器系统
KR102466965B1 (ko) 반도체장치
CN106683696B (zh) 半导体器件
KR101024134B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
CN107578789A (zh) 非易失性半导体存储装置
CN109801650A (zh) 包括共模提取器的存储器器件
CN109493901A (zh) 具有阻抗校准电路的存储器系统
CN107170477A (zh) 半导体存储装置
CN105489237A (zh) 选通信号间隔检测电路及包括其的存储系统
CN108073523A (zh) 算术电路及半导体器件
CN109493897A (zh) 半导体存储装置
US9514801B1 (en) Semiconductor device generating a refresh signal
US9460767B2 (en) Semiconductor memory device
CN109119109A (zh) 存储器器件和存储器器件的操作方法
CN106856099A (zh) 半导体器件和包括其的半导体系统
US20190096455A1 (en) Semiconductor devices and semiconductor systems
KR102438553B1 (ko) 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치
CN110556138B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190524

WW01 Invention patent application withdrawn after publication