CN115312092B - 门控数据选通信号生成电路及其信号生成方法和装置 - Google Patents

门控数据选通信号生成电路及其信号生成方法和装置 Download PDF

Info

Publication number
CN115312092B
CN115312092B CN202211224609.8A CN202211224609A CN115312092B CN 115312092 B CN115312092 B CN 115312092B CN 202211224609 A CN202211224609 A CN 202211224609A CN 115312092 B CN115312092 B CN 115312092B
Authority
CN
China
Prior art keywords
data strobe
strobe signal
phase
gated
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211224609.8A
Other languages
English (en)
Other versions
CN115312092A (zh
Inventor
苏鹏洲
何亚军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kuixin Integrated Circuit Design Co ltd
Hefei Kuixian Integrated Circuit Design Co ltd
Original Assignee
Shanghai Kuixin Integrated Circuit Design Co ltd
Hefei Kuixian Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kuixin Integrated Circuit Design Co ltd, Hefei Kuixian Integrated Circuit Design Co ltd filed Critical Shanghai Kuixin Integrated Circuit Design Co ltd
Priority to CN202211224609.8A priority Critical patent/CN115312092B/zh
Publication of CN115312092A publication Critical patent/CN115312092A/zh
Application granted granted Critical
Publication of CN115312092B publication Critical patent/CN115312092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请提供一种门控数据选通信号生成电路及其信号生成方法和装置，所述电路包括：存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取，能够在确保读取数据的准确性的基础上，降低电路面积和电路功耗。

Description

门控数据选通信号生成电路及其信号生成方法和装置
技术领域
本申请涉及存储器技术领域，尤其涉及一种门控数据选通信号生成电路及其信号生成方法和装置。
背景技术
在对动态随机存取存储器（Dynamic Random Access Memory，DRAM）和NAND Flash存储器等存储器的内存进行读操作时，存储控制器（Memory Controller，MC）需要基于存储单元生成的数据选通信号（Bidirectional data strobe ，DQS）的上升沿和下降沿对内存中的数据进行读取。为了确保读取数据的准确性，获取准确的DQS有效信号显得尤为重要。图1为现有技术DQS有效信号获取电路的结构示意图，如图1所示，现有技术中DQS有效信号的获取方式为：MC输出一个和DQS有效信号等长的脉冲信号（即dqs gating pulse），该脉冲信号通过经延迟锁相环（Delay Loop Lock，DLL）锁定的延迟单元后，用于门控存储单元（即memory）输出的DQS信号（即memory output dqs）以得到门控数据选通信号（即gated dqs），同时，通过DQS跟踪电路（即DQS tracking）监测存储单元的tDQSCK参数，并根据存储单元的tDQSCK参数调整dqs gating pulse的位置。图2为现有技术DQS有效信号获取电路中各信号的时序示意图，如图2所示，preamble和postamble分别指前序和后序，MC基于所述门控数据选通信号即可进行数据的准确读取。
上述现有技术中DQS有效信号获取电路虽然能够获取门控数据选通信号以进行数据的准确读取，但由于设置了额外的DQS tracking电路，导致电路面积扩大，同时电路功耗升高，无法满足存储器芯片小型化和低功耗的需求。
发明内容
本申请提供一种门控数据选通信号生成电路及其信号生成方法和装置，以用于解决现有DQS有效信号获取电路导致电路面积扩大和电路功耗升高的问题，在确保读取数据的准确性的基础上，降低了电路面积和电路功耗。
本申请提供一种门控数据选通信号生成电路，所述电路包括：
存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；
所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；
所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；
其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取。
根据本申请提供的一种门控数据选通信号生成电路的信号生成方法，所述方法包括：
获取第一数据选通信号和第二数据选通信号；
基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
根据本申请提供的一种门控数据选通信号生成电路的信号生成方法，所述基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号，具体包括：
基于所述第一数据选通信号与所述第二数据选通信号的相位差确定相位补偿值；
基于所述相位补偿值对所述第二数据选通信号进行相位更新，以得到门控数据选通信号。
根据本申请提供的一种门控数据选通信号生成电路的信号生成方法，所述基于所述相位补偿值对所述第二数据选通信号进行相位更新，具体包括：
基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间；
基于所述相位补偿值对所述更新区间内的第二数据选通信号进行相位更新。
根据本申请提供的一种门控数据选通信号生成电路的信号生成方法，所述基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间，具体包括：
确定所述第一数据选通信号的前序部分的第一个上升沿；
基于所述前序部分的第一个上升沿位置确定所述第二数据选通信号的更新区间。
根据本申请提供的一种门控数据选通信号生成电路的信号生成方法，所述第二数据选通信号的更新区间为所述第一数据选通信号的前序部分的第一个上升沿位置至所述前序部分的结束位置对应的区间。
根据本申请提供的一种门控数据选通信号生成电路的信号生成方法，所述第一数据选通信号与所述第二数据选通信号的相位差是将所述第一数据选通信号与所述第二数据选通信号进行比较得到的。
本申请还提供一种门控数据选通信号生成电路的信号生成装置，所述装置包括：
数据选通信号获取单元，用于获取第一数据选通信号和第二数据选通信号；
门控数据选通信号生成单元，用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
本申请还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述信号生成方法的步骤。
本申请提供的门控数据选通信号生成电路及其信号生成方法和装置，所述电路包括：存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取，能够在确保读取数据的准确性的基础上，降低电路面积和电路功耗。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术DQS有效信号获取电路的结构示意图；
图2是现有技术DQS有效信号获取电路中各信号的时序示意图；
图3是本申请提供的门控数据选通信号生成电路的结构示意图；
图4是本申请提供的门控数据选通信号生成电路的信号生成方法的流程示意图；
图5是本申请提供的门控数据选通信号生成电路的信号生成方法对应的信号时序图之一；
图6是本申请提供的门控数据选通信号生成电路的信号生成方法对应的信号时序图之二；
图7是本申请提供的门控数据选通信号生成电路的信号生成装置的结构示意图；
图8是本申请提供的电子设备的实体结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图3是本申请提供的门控数据选通信号生成电路的结构示意图，如图3所示，所述电路包括：
存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；
所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；
所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；
其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取。
具体的，如图3所示，所述延迟锁相环（即DLL）设置于用于连接所述存储控制器（即MC）和所述存储单元（即memory）的物理层（即PHY）中。所述存储单元用于基于预设协议生成第一数据选通信号（即memory output dqs），所述存储控制器用于基于所述预设协议生成第二数据选通信号（即mc output dqs）；所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号（即gated dqs）；其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取。基于此，即可实现DQS有效信号的准确获取，进而保证后续读取数据的准确性。所述预设协议优选为JEDEC协议，当然也可以为本领域适用的其它协议，本申请实施例对此不作具体限定。可以理解的是，所述预设协议中包括DQS信号的生成规则，因此，基于所述预设协议，所述存储控制器和所述存储单元均能生成DQS信号。但由于所述存储单元的内部延迟会随温度和电压变化，因此，所述第一数据选通信号中有效信号的位置无法准确确定，这将对后续数据读取的准确性产生严重影响。针对该问题，本申请实施例区别于现有技术通过存储控制器生成脉冲信号获取DQS有效信号的方式，通过所述存储控制器基于预设协议生成所述第二数据选通信号，并通过延迟锁相环基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号（即DQS有效信号），能够在保证后续数据读取的准确性的基础上，避免采用图1所示的DQS tracking电路，大大降低了电路面积和电路功耗。
本申请实施例提供的门控数据选通信号生成电路，所述电路包括：存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取，能够在确保读取数据的准确性的基础上，降低电路面积和电路功耗。
图4是本申请提供的门控数据选通信号生成电路的信号生成方法的流程示意图，如图4所示，该方法包括：
步骤101，获取第一数据选通信号和第二数据选通信号；
步骤102，基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
具体的，所述延迟锁相环首先获取第一数据选通信号和第二数据选通信号，再基于所述第一数据选通信号对所述第二数据选通信号进行相位更新便可得到门控数据选通信号。在无需DQS tracking电路的基础上，也能实现DQS有效信号的准确获取，在确保读取数据的准确性的基础上，降低电路面积和电路功耗。
本申请实施例提供的方法，获取第一数据选通信号和第二数据选通信号，基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号，能够在确保读取数据的准确性的基础上，降低电路面积和电路功耗。
基于上述任一实施例，所述基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号，具体包括：
基于所述第一数据选通信号与所述第二数据选通信号的相位差确定相位补偿值；
基于所述相位补偿值对所述第二数据选通信号进行相位更新，以得到门控数据选通信号。
具体的，基于前述实施例可知，由于所述存储单元的内部延迟未知，因此，所述第一数据选通信号与所述第二数据选通信号会存在相位差。本申请实施例通过所述延迟锁相环确定所述第一数据选通信号与所述第二数据选通信号的相位差，并基于所述相位差确定相位补偿值，以对所述第二数据选通信号进行相位更新，从而得到准确的门控数据选通信号。能够基于所述相位差对所述第二数据选通信号进行准确的相位更新，保证门控数据选通信号的准确性，进而保证后续数据读取的准确性。至于相位补偿值的具体确定方式，可以基于现有技术中任意可行方式实现，本申请实施例对此不作具体限定。
本申请实施例提供的方法，所述基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号，具体包括：基于所述第一数据选通信号与所述第二数据选通信号的相位差确定相位补偿值；基于所述相位补偿值对所述第二数据选通信号进行相位更新，以得到门控数据选通信号，能够对所述第二数据选通信号进行准确的相位更新，保证门控数据选通信号的准确性，进而保证后续数据读取的准确性。
基于上述任一实施例，所述基于所述相位补偿值对所述第二数据选通信号进行相位更新，具体包括：
基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间；
基于所述相位补偿值对所述更新区间内的第二数据选通信号进行相位更新。
具体的，由于所述预设协议中对数据选通信号的前序部分和后序部分的位置有明确规定，因此，可以基于所述预设协议快速准确确定所述第一数据选通信号的前序部分，并基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间。确定所述第二数据选通信号的更新区间之后，即可基于所述相位补偿值对所述更新区间内的第二数据选通信号进行准确的相位更新，保证了门控数据选通信号的准确性，进而保证了后续数据读取的准确性。
本申请实施例提供的方法，所述基于所述相位补偿值对所述第二数据选通信号进行相位更新，具体包括：基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间，基于所述相位补偿值对所述更新区间内的第二数据选通信号进行相位更新，能够准确确定所述第二数据选通信号的更新区间并进行相位更新，保证门控数据选通信号的准确性，进而保证后续数据读取的准确性。
基于上述任一实施例，所述基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间，具体包括：
确定所述第一数据选通信号的前序部分的第一个上升沿；
基于所述前序部分的第一个上升沿位置确定所述第二数据选通信号的更新区间。
具体的，为了确保所述门控数据选通信号的准确性，需要对数据选通信号中的前序和后序部分进行滤除，因此，本申请实施例将所述第一数据选通信号的前序部分的第一个上升沿位置至所述前序部分的结束位置对应的区间作为所述第二数据选通信号的更新区间。基于此，既能保证所述第一数据选通信号与所述第二数据选通信号相位对齐，同时也能准确滤除数据选通信号中的前序和后序部分，保证了保证门控数据选通信号的准确性，进而保证了后续数据读取的准确性。
本申请实施例提供的方法，所述基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间，具体包括：确定所述第一数据选通信号的前序部分的第一个上升沿，基于所述前序部分的第一个上升沿位置确定所述第二数据选通信号的更新区间，能够保证所述第一数据选通信号与所述第二数据选通信号相位对齐，同时也能准确滤除数据选通信号中的前序和后序部分，保证了保证门控数据选通信号的准确性，进而保证了后续数据读取的准确性。
基于上述任一实施例，所述第二数据选通信号的更新区间为所述第一数据选通信号的前序部分的第一个上升沿位置至所述前序部分的结束位置对应的区间。
具体的，其原理和效果在前述实施例已经进行了详细阐述，在此不再赘述。图5是本申请提供的门控数据选通信号生成电路的信号生成方法对应的信号时序图之一，图6是本申请提供的门控数据选通信号生成电路的信号生成方法对应的信号时序图之二，其中，图5对应于随机读取的情形（即random read），图6对应于无缝读取（即seamless read）的情形。基于图5-6可知，通过本申请实施例提供的门控数据选通信号生成电路的信号生成方法，能够对所述第二数据选通信号进行准确的相位更新，进而得到准确的门控数据选通信号。
基于上述任一实施例，所述第一数据选通信号与所述第二数据选通信号的相位差是将所述第一数据选通信号与所述第二数据选通信号进行比较得到的。
具体的，通过延迟锁相环对所述第一数据选通信号与所述第二数据选通信号进行锁定，即可对所述第一数据选通信号与所述第二数据选通信号进行比较，进而快速准确确定所述第一数据选通信号与所述第二数据选通信号的相位差，保证了获取相位补偿值的效率以及相位补偿值的准确性。
可以理解的是，所述延迟锁相环除了能够进行前述相位更新之外，还可以增加占空比校准（Duty cycle correction，DCC）功能，以使采样数据余量更好。
本申请实施例提供的方法，所述第一数据选通信号与所述第二数据选通信号的相位差是将所述第一数据选通信号与所述第二数据选通信号进行比较得到的，能够准确确定相位差，进而保证了获取相位补偿值的效率以及相位补偿值的准确性。
下面对本申请提供的门控数据选通信号生成电路的信号生成装置进行描述，下文描述的门控数据选通信号生成电路的信号生成装置与上文描述的门控数据选通信号生成电路的信号生成方法可相互对应参照。
基于上述任一实施例，图7是本申请提供的门控数据选通信号生成电路的信号生成装置的结构示意图，如图7所示，该装置包括：
数据选通信号获取单元201，用于获取第一数据选通信号和第二数据选通信号；
门控数据选通信号生成单元202，用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
本申请实施例提供的装置，数据选通信号获取单元201获取第一数据选通信号和第二数据选通信号，门控数据选通信号生成单元202基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号，能够在确保读取数据的准确性的基础上，降低电路面积和电路功耗。
基于上述实施例，所述门控数据选通信号生成单元202具体用于执行以下操作：
基于所述第一数据选通信号与所述第二数据选通信号的相位差确定相位补偿值；
基于所述相位补偿值对所述第二数据选通信号进行相位更新，以得到门控数据选通信号。
基于上述任一实施例，所述基于所述相位补偿值对所述第二数据选通信号进行相位更新，具体包括：
基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间；
基于所述相位补偿值对所述更新区间内的第二数据选通信号进行相位更新。
基于上述任一实施例，所述基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间，具体包括：
确定所述第一数据选通信号的前序部分的第一个上升沿；
基于所述前序部分的第一个上升沿位置确定所述第二数据选通信号的更新区间。
基于上述任一实施例，所述第二数据选通信号的更新区间为所述第一数据选通信号的前序部分的第一个上升沿位置至所述前序部分的结束位置对应的区间。
基于上述任一实施例，所述第一数据选通信号与所述第二数据选通信号的相位差是将所述第一数据选通信号与所述第二数据选通信号进行比较得到的。
图8示例了一种电子设备的实体结构示意图，如图8所示，该电子设备可以包括：处理器(processor)301、通信接口(Communications Interface)302、存储器(memory)303和通信总线304，其中，处理器301，通信接口302，存储器303通过通信总线304完成相互间的通信。处理器301可以调用存储器303中的逻辑指令，以执行上述各方法所提供的门控数据选通信号生成电路的信号生成方法，所述方法包括：获取第一数据选通信号和第二数据选通信号；基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
此外，上述的存储器303中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的门控数据选通信号生成电路的信号生成方法，所述方法包括：获取第一数据选通信号和第二数据选通信号；基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
又一方面，本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的门控数据选通信号生成电路的信号生成方法，所述方法包括：获取第一数据选通信号和第二数据选通信号；基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (6)

1.一种门控数据选通信号生成电路的信号生成方法，其特征在于，所述门控数据选通信号生成电路包括：存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取；
所述方法包括：
获取第一数据选通信号和第二数据选通信号；
基于所述第一数据选通信号与所述第二数据选通信号的相位差确定相位补偿值；
基于所述相位补偿值对所述第二数据选通信号进行相位更新，以得到门控数据选通信号。
2.根据权利要求1所述的信号生成方法，其特征在于，所述基于所述相位补偿值对所述第二数据选通信号进行相位更新，具体包括：
基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间；
基于所述相位补偿值对所述更新区间内的第二数据选通信号进行相位更新。
3.根据权利要求2所述的信号生成方法，其特征在于，所述基于所述第一数据选通信号的前序部分确定所述第二数据选通信号的更新区间，具体包括：
确定所述第一数据选通信号的前序部分的第一个上升沿；
基于所述前序部分的第一个上升沿位置确定所述第二数据选通信号的更新区间。
4.根据权利要求3所述的信号生成方法，其特征在于，所述第二数据选通信号的更新区间为所述第一数据选通信号的前序部分的第一个上升沿位置至所述前序部分的结束位置对应的区间。
5.根据权利要求1所述的信号生成方法，其特征在于，所述第一数据选通信号与所述第二数据选通信号的相位差是将所述第一数据选通信号与所述第二数据选通信号进行比较得到的。
6.一种门控数据选通信号生成电路的信号生成装置，其特征在于，所述门控数据选通信号生成电路包括：存储控制器、存储单元和延迟锁相环，所述延迟锁相环分别与所述存储控制器和所述存储单元通信连接；所述存储单元用于基于预设协议生成第一数据选通信号，所述存储控制器用于基于所述预设协议生成第二数据选通信号；所述延迟锁相环用于基于所述第一数据选通信号对所述第二数据选通信号进行相位更新以得到门控数据选通信号；其中，所述门控数据选通信号用于指示所述存储控制器对所述存储单元进行数据读取；
所述装置包括：
数据选通信号获取单元，用于获取第一数据选通信号和第二数据选通信号；
门控数据选通信号生成单元，用于基于所述第一数据选通信号与所述第二数据选通信号的相位差确定相位补偿值；基于所述相位补偿值对所述第二数据选通信号进行相位更新，以得到门控数据选通信号。
CN202211224609.8A 2022-10-09 2022-10-09 门控数据选通信号生成电路及其信号生成方法和装置 Active CN115312092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211224609.8A CN115312092B (zh) 2022-10-09 2022-10-09 门控数据选通信号生成电路及其信号生成方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211224609.8A CN115312092B (zh) 2022-10-09 2022-10-09 门控数据选通信号生成电路及其信号生成方法和装置

Publications (2)

Publication Number Publication Date
CN115312092A CN115312092A (zh) 2022-11-08
CN115312092B true CN115312092B (zh) 2022-12-27

Family

ID=83866201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211224609.8A Active CN115312092B (zh) 2022-10-09 2022-10-09 门控数据选通信号生成电路及其信号生成方法和装置

Country Status (1)

Country Link
CN (1) CN115312092B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547381B (zh) * 2022-11-30 2023-03-31 合肥奎芯集成电路设计有限公司 数据选通信号的门控信号生成电路及其信号生成方法
CN116564380B (zh) * 2023-05-12 2023-11-24 上海奎芯集成电路设计有限公司 Dram中门控脉冲信号的校正方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112073059A (zh) * 2020-08-27 2020-12-11 灿芯半导体(上海)有限公司 一种dll电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640594B1 (ko) * 2004-10-27 2006-11-01 삼성전자주식회사 데이터 스트로브 신호를 모니터링하여 적응적으로 데이터입출력 신호를 래치하는 인터페이스 회로 및 이를구비하는 메모리 시스템
JP2007310549A (ja) * 2006-05-17 2007-11-29 Sony Corp メモリ制御装置
TWI302318B (en) * 2006-09-06 2008-10-21 Nanya Technology Corp Memory control circuit and method
CN104766625B (zh) * 2009-11-27 2018-06-08 晨星软件研发(深圳)有限公司 存储器信号相位调整方法
CN103065677A (zh) * 2012-12-14 2013-04-24 东南大学 基于延迟单元的自校准系统
KR102390917B1 (ko) * 2015-10-16 2022-04-27 삼성전자주식회사 리드 인터페이스 장치의 클린 데이터 스트로브 신호 생성회로
CN113764024B (zh) * 2020-06-02 2023-07-07 长鑫存储技术有限公司 差分信号偏移校准电路及半导体存储器
CN114640345A (zh) * 2022-02-17 2022-06-17 长江先进存储产业创新中心有限责任公司 延迟锁相环电路、存储器件及时钟同步方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112073059A (zh) * 2020-08-27 2020-12-11 灿芯半导体(上海)有限公司 一种dll电路

Also Published As

Publication number Publication date
CN115312092A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
CN115312092B (zh) 门控数据选通信号生成电路及其信号生成方法和装置
US6553472B2 (en) Method for programming clock delays, command delays, read command parameter delays, and write command parameter delays of a memory controller in a high performance microprocessor
KR101837239B1 (ko) 반도체 장치
KR100866601B1 (ko) 반도체 장치의 종단 저항을 제어할 수 있는 장치 및 방법
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
US7088156B2 (en) Delay-locked loop having a pre-shift phase detector
EP2774151B1 (en) Data transmission using delayed timing signals
CN110800060B (zh) 双倍数据速率同步动态随机存取存储器数据选通信号校准
US9344066B2 (en) Digital open loop duty cycle correction circuit
US8982650B2 (en) Memory interface circuit and timing adjusting method
CN116075812A (zh) 使用替代结果的存储器子系统校准
CN116488642A (zh) 延迟锁相环、延迟锁相环控制方法及电子设备
WO2020247272A1 (en) Serial data receiver with decision feedback equalization
CN112309452A (zh) 前景自动校准数据接收窗口的方法及相关装置
US8482326B2 (en) DLL circuit, semiconductor device including the same, and data processing system
US20040008069A1 (en) Method and apparatus for skewing data with respect to command on a DDR interface
JP2014241003A (ja) メモリ制御装置
US11227642B2 (en) Memory controller, method for read control of memory, and associated storage system
CN113342722A (zh) 眼图质量的优化方法、装置、电子设备和存储介质
JP5448324B2 (ja) Ｄｌｌ回路及びこれを備える半導体装置、並びに、データ処理システム
US20180357002A1 (en) A method for calibrating the read latency of a ddr dram module
US9952955B2 (en) Method of phase calibration for double data rate memory interface and related system
US10902896B2 (en) Memory circuit and method thereof
US9552310B2 (en) Signal control circuit, information processing apparatus, and signal control method
CN109727626B (zh) 半导体装置及其闪存的存取周期的自动调节方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant