CN104766625B - 存储器信号相位调整方法 - Google Patents

存储器信号相位调整方法 Download PDF

Info

Publication number
CN104766625B
CN104766625B CN201510131522.XA CN201510131522A CN104766625B CN 104766625 B CN104766625 B CN 104766625B CN 201510131522 A CN201510131522 A CN 201510131522A CN 104766625 B CN104766625 B CN 104766625B
Authority
CN
China
Prior art keywords
data
phase
phase shift
signal phases
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510131522.XA
Other languages
English (en)
Other versions
CN104766625A (zh
Inventor
江勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
MStar Semiconductor Inc Taiwan
Original Assignee
MStar Software R&D Shenzhen Ltd
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Software R&D Shenzhen Ltd, MStar Semiconductor Inc Taiwan filed Critical MStar Software R&D Shenzhen Ltd
Priority to CN201510131522.XA priority Critical patent/CN104766625B/zh
Publication of CN104766625A publication Critical patent/CN104766625A/zh
Application granted granted Critical
Publication of CN104766625B publication Critical patent/CN104766625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器信号相位调整方法,应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取,该方法包含下列步骤:根据该电子装置呈现一预定状态时,由该存储器控制器对该动态随机存取存储器写入一测试数据;产生一第一数据触发信号;将该第一数据触发信号进行相位平移,以对该测试数据进行读取,并验证以产生一验证结果;产生一目标平移值,以响应于该验证结果;以及将该第一数据触发信号的相位平移该目标平移值以进行运作。

Description

存储器信号相位调整方法
本申请是申请人于2009年11月27日提交的、申请号为“200910247180.2”的、发明名称为“存储器信号相位调整方法”的发明专利申请的分案申请。
技术领域
本发明为一种存储器信号相位调整方法,尤指一种动态随机存取存储器信号相位调整方法。
背景技术
一般电子装置或计算机系统的主板,其基本架构是由中央处理单元、控制芯片、系统存储器和周边电路所组成,控制芯片控制中央处理单元与其它接口设备之间的运作,例如和系统存储器进行数据存取。一般系统存储器可为动态随机存取存储器(DRAM),而依数据存取方式的不同,常见的类型包含有同步动态随机存取存储器(Synchronous DRAM,简称SDRAM)、双倍数据率同步动态随机存取存储器(Double Data Rate SDRAM,简称DDR SDRAM)等。
请参阅图1(a),为一存储器控制器10和一系统存储器11的配置示意图。针对所应用的电子装置或计算机系统的不同,存储器控制器10的配置可设在所述的控制芯片或特定芯片上。由于在相关电子装置或计算机系统中的任一信号或指令在被读取或执行时,除了需经由其中央处理单元进行处理与判断外,亦需利用系统存储器11内部的存储空间来做为数据的暂存处置。系统存储器11所进行的数据存取(access)过程,无论是数据的读取(read)、写入(write)或存储器所需的更新(refresh)动作等,都由存储器控制器10负责控制。
一般而言,系统存储器11本身并没有时脉产生器,而是由存储器控制器10产生时脉(Clock)提供给系统存储器11,使得存取动作能依时脉信号的指示而完成。在正常运作下,存储器控制器10可根据一参考时脉信号CLK(未示于附图),产生其相位上与频率上为一致的一存储器时脉信号DCLK至系统存储器11;而系统存储器11利用延迟锁定回路(Delay-Locked Loop,简称DLL,未示于附图)对接收到的存储器时脉信号DCLK进行信号同步调整处理。在写入数据时,存储器控制器10可产生一数据触发信号DQS(Data Strobe)。而在读取数据时,该数据触发信号DQS会和对应的数据一起回传至存储器控制器10上,使得控制芯片可根据该数据触发信号DQS的触发,对系统存储器11中的数据进行存取。
所述的同步调整是将所输入的存储器时脉信号DCLK由其中的延迟锁定回路(DLL)进行一延迟输入及/或输出的检测与校准过程,使得数据触发信号DQS的相位能与存储器时脉信号DCLK的相位一致而没有相位差(in phase)。此外,延迟锁定回路(DLL)亦会持续于数据存取过程中进行时脉信号调整上的补偿(compensate),以避免计算机系统在运作状态下,会因为内部相关元件的温度升高或电压变化的情形,或是系统运作的负荷,造成对数据触发信号DQS可能的信号偏离(skew)的相位影响。
请参阅图1(b),为进行数据读取时,一数据信号DATA和对应的数据触发信号DQS的时序示意图。双倍数据(DDR)传送的系统存储器在其数据触发信号DQS的上缘与下缘处各作一次数据传输。而图1(b)所示,为数据信号DATA和数据触发信号DQS的相位无法对应而呈现信号偏离的示意图;其中,数据触发信号DQS的上、下缘对应的是数据信号DATA的转态时期,因而产生数据存取错误。
虽然,延迟锁定回路(DLL)可根据环境的变化做出原始设定的一程度内的调整,但当控制电路板上的元件配置或电路设计愈趋复杂时,可能会因为操作环境的条件变化与硬件元件的不确定因素,造成数据存取过程的信号偏离,使得所应用的电子装置或计算机系统表现异常。
举例来说,数字电视在运作时,需要处理影像信号、声音信号和屏幕显示(OnScreen Display,简称OSD)设定信息等,这些信号或信息暂存于动态随机存取存储器中有预定的优先处理顺序;而这类的装置于出厂前,程序设计人员会先根据其装置的控制电路板上硬件元件的特性,调整存储器控制器对其存储器作存取时其数据触发信号的对应相位。然而,受限于个别硬件元件特性的不同以及出厂后使用者运作环境的不同,当装置处理的信息较为频繁时,甚至于只是一般的运作时,部份已完成调整的装置很可能会再出现运作异常,而无法以原始的出厂设定继续正常运作;例如影像显示不正确或有断音的情形。而习知技术设计人员仅能个案地对有问题的装置再逐一进行调整,如此造成了厂商和使用者极大的不便。
发明内容
本发明的目的在于提供一种存储器信号相位调整方法,使得电子装置于开机的初始阶段或功能运作的动态阶段,因硬件元件特性或运作环境条件等不确定因素,导致存储器控制器与动态随机存取存储器之间存取信号的相位偏离情形,能以软件层面的程序设计进行读取与测试而加以调整,使其数据存取的运作正常。
本发明为一种存储器信号相位调整方法,应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取,该相位调整方法包含下列步骤:根据该电子装置呈现一预定状态时,由该存储器控制器对该动态随机存取存储器写入一测试数据;产生一第一数据触发信号;将该第一数据触发信号进行相位平移,以对该测试数据进行读取,并验证以产生一验证结果;产生一目标平移值,以响应于该验证结果;以及将该第一数据触发信号的相位平移该目标平移值以进行运作。
附图说明
本案得藉由下列附图及说明,俾得一更深入的了解:
图1(a)为存储器控制器10和系统存储器11的配置示意图。
图1(b)为进行数据读取时,数据信号DATA和对应的数据触发信号DQS的时序示意图。
图2为根据本发明实施例的测试数据DATA与进行测试读取的第一数据触发信号DQS的相位调整连续示意图。
图3为根据本发明实施例的数据触发信号DQS的相位调整方法流程图。
【主要元件符号说明】
本案附图中所包含的各元件列示如下:
存储器控制器 10
系统存储器 11
存储器时脉信号 DCLK
数据信号、测试数据 DATA
数据触发信号 DQS、DQS’
具体实施方式
双倍数据率(DDR)传送方式对动态随机存取存储器所作的数据存取,容易因为运作环境的条件或硬件元件的特性,造成其数据触发信号的信号偏离情形而与数据信号之间的相位对应错误,使得所应用的装置运作异常。本发明所揭露的存储器信号相位调整方法,可应用在存储器控制器和系统存储器之间的运作。详细来说,本发明可于电子装置或计算机系统的主板上,利用硬件元件的检测功能并结合软件层面上的程序设计,来解决数据触发信号与数据信号之间相位对应错误的问题。
在第一实施例中,以一数字影音装置来代表所述的电子装置;该数字影音装置所执行的操作系统加载有本实施例的存储器号相位调整的程序,能根据其装置的运作情形,或根据其内部主板上相关硬件元件的状态,自动地进行本实施例的信号相位调整程序。
请同时参阅图2与图3。图2为第一实施例的测试数据DATA与进行测试读取的第一数据触发信号DQS的相位调整连续示意图;而图3则为第一实施例的流程图。
首先,根据该数字影音装置呈现一预定状态时,由内部的存储器控制器对动态随机存取存储器写入一测试数据DATA(步骤S11)。而此处所指的该预定状态是可处于数字影音装置的运作展开时的一初始阶段,或于运作过程中的一动态阶段。就此时的初始阶段而言,预定状态可为当使用者欲激活数字影音装置以展开相关影音功能的运作时,于其功能激活前的一开机检测阶段;或者,可类似一般计算机系统中于此开机作业下所进行的一开机自我测试(Power-On Self Test,简称POST)阶段;而在这些阶段之时,并无任何影音信号或数据对该动态随机存取存储器进行存取。
而针对运作过程中的动态阶段而言,预定状态可代表数字影音装置于运作时,设置于装置内的一温度传感器所感测的温度呈现为过热,且存储器控制器并无影音信号或数据对动态随机存取存储器作存取之时。于此实施例中,装置内的温度传感器所感测的温度呈现为过热的情形代表所处理的影音信号或数据的量较大,造成操作环境或硬件元件呈现温度升高的变化。因此,本实施例设计存储器控制器在未对动态随机存取存储器进行存取的间隔上,例如于所处理影像中的一垂直遮没期间(vertical blank interval)上,来执行本实施例的存储器信号相位调整的程序。虽然此时所处理的信号或数据的量较大,但因在数据与数据间的处理空档期间,并无对动态随机存取存储器的存取的进行,使得此时数字影音装置的运作不会因信号相位调整程序的执行而受到影响。
进一步来说,该预定状态可代表数字影音装置在运作中没有其它影音存取指令在进行的状态;例如存储器控制器并无其它影像信号、声音信号或屏幕显示设定信息等对动态随机存取存储器的存取。而本实施例上述的测试数据DATA的大小可设计为数个位,以便于预定状态下写入动态随机存取存储器后,得知相关硬件元件于数据存取过程中其信号相位的对应情形。本实施例根据测试结果进行相位调整,进一步详细说明如下。
在写入该测试数据DATA后,动态随机存取存储器对应地产生第一数据触发信号DQS,而第一数据触发信号DQS与该测试数据DATA具有相同的频率或周期,但在所呈现的相位上并不一定相对应而可能存在信号偏离的情形。是故,数字影音装置对第一数据触发信号DQS的相位先加以设定,以作为后续将进行相位调整的依据。在此实施例中,于开始之时,以该第一数据触发信号DQS的上缘处和该测试数据DATA的转态时期相对齐作说明,并定义此时的第一数据触发信号DQS的相位为第0平移(步骤S12)。
接着,数字影音装置设定第一数据触发信号DQS的相位(步骤S13);于此实施例中,先从该第0平移开始,并接着对该测试数据DATA进行读取测试(步骤S14)。其中,于此实施例中,于所述的读取测试上,并同时进行验证以产生一验证结果;而所述的验证为验证其数据读取的正确性与否;且于后续步骤上,将根据所述的验证结果来进行对应的记录、数值运算、和产生相位调整上所需的目标平移值等步骤。承上所述,呈现为第0平移的第一数据触发信号DQS由于其上缘对应到该测试数据DATA的转态时期(因两信号频率相同,所以其下缘的情形亦同),使得在对该测试数据DATA进行读取测试的步骤中验证呈现为错误。当读取与测试验证呈现为错误时,数字影音装置接着将该第一数据触发信号DQS进行特定数值的相位平移(步骤S16);后续并再以平移后的第一数据触发信号DQS对该测试数据DATA进行读取。
于此实施例中,对相位平移的设计,为根据该第一数据触发信号DQS的频率或周期以一预定平移尺度作预定数值的相位调整。相位平移为一种信号偏移(offset)的机制,主要是在不改变信号原本的频率或周期下,进行相位上的移动或改变。举例而言,以十六进制(0~F)的方式来设计该预定平移尺度,也就是对该第一数据触发信号DQS所将要进行每一次的相位平移,以第一数据触发信号DQS的上、下缘间宽度的十六分之一为1刻度来进行的。因而当进行完16次的相位平移后,第一数据触发信号DQS的相位会回到先前和该测试数据DATA之间的第0平移对应关系,使其相位完成一个周期的平移。
于此实施例中,在进行平移的相位设定与再对该测试数据DATA作读取的前,还可加入对于相位平移状态的判断步骤(步骤S17);如前面说明所述,以十六进制(0~F)来设计相位平移的刻度,该第一数据触发信号DQS可从原先的第0平移处,逐渐转变成为最后的第F平移,但因为进行完16次的相位平移后又会回到原先的相位对应关系,所以于第F平移处再进行一次平移便回到开始进行相位平移前的第0平移的相位上。举例而言,此判断步骤可设计为,当相位平移未达一预定限制时,于此实施例中,预定限制也就是所设定的预定平移尺度下的16次的相位平移上限,即其平移小于16次时,数字影音装置才会再以第一数据触发信号DQS重复上述对该测试数据DATA的读取与验证的测试步骤。因此,由前述的该第0平移处,以该预定平移尺度(十六进制)的1刻度将该第一数据触发信号DQS调整成如图2所示的一第1平移,并以此时的相位对该测试数据DATA进行读取。
类似地,因第1平移的该第一数据触发信号DQS于其上缘对应到该测试数据DATA的转态时期,使得读取的验证结果仍呈现为错误。而在此流程下连续地实施,该第一数据触发信号DQS在逐一的相位平移的过程中,从开始的第0平移处一直进行到第F平移,并且能逐一地测试验证其信号作平移后对该测试数据DATA的读取正确性与否。如图2所示,当平移到了第4平移时,测试数据DATA的转态变换已完成;因此,相位平移到了下一个的一第5平移时,于读取与验证上便可确定该第一数据触发信号DQS的上缘已对应到了能正确读取数据的相位。于此实施例中,当读取该测试数据DATA验证呈现为正确时,记录其相位平移的数值,例如对该第5平移作一记录(步骤S15),之后并再接着重复前述的相位平移与读取验证的测试步骤。然而,在此读取验证的测试过程里,所移至各刻度上的相位平移可能为读取错误或是读取正确,因此数字影音装置对所产生的第一数据触发信号DQS所平移至能正确读取数据的相位,其对应数值的记录是记录在相关的缓存器中,或者,可利用十六位长度的缓存器,将十六个相位的运作状态对应地记录在缓存器中。
经由上述动态测试,数字影音装置可对能作正确读取数据的相位,定义出一可运作相位范围;于此实施例中,该可运作相位范围也就是从第5平移起至第B平移为止,第一数据触发信号的相位皆确定能正确无误地读取该测试数据DATA。而在该预定限制的判断步骤的条件下,后续进行的第C平移至下一个第0平移等,则又呈现为读取与验证错误的测试结果。换言之,利用不断进行某一尺度下的相位平移,数字影音装置可藉由同步的读取与验证的测试而能得知第一数据触发信号DQS平移到哪一范围时,所储存的数据可被正确地读取。
于此实施例中,于开始测试时,第0平移对齐于转态时期的测试数据DATA,而所得到的该可运作相位范围为第5平移起至第B平移止。但由于数字影音装置本身相关硬件元件的特性或运作环境的条件,上述的该预定状态在产生时,第一数据触发信号DQS的第一个上缘可能会对应到该测试数据DATA的任一位置;所以,视其开始时所可能对应位置的不同,上述的该可运作相位范围则相应地改变,举例而言,从第0平移起至第6平移止。
接续上述该预定限制的判断步骤(步骤S17),其中当相位平移达该预定限制时,于此实施例中,当平移不小于16次时,数字影音装置便停止对该第一数据触发信号DQS的相位平移,也同时停止对该测试数据DATA的读取与验证的测试。而数字影音装置将其相位平移以及测试期间所产生的该可运作相位范围,再进行一数值运算的处理步骤(步骤S18),例如为算数平均。虽然以该可运作相位范围内的任一处相位平移结果,皆可完成正确地数据读取,但因为硬件元件仍有一定程度的不确定因素,或装置在运作过程中可能于极短时间内有很大环境条件变化,使得以所得到的该可运作相位范围的边缘数值部份(在此例中,即该第5平移与该第B平移)进行读取时,仍有可能出现读取与验证错误的情形。
为了避免完成相位调整后的结果仍会造成装置的操作系统的运作异常,本实施例将所得到的该可运作相位范围再进行一数值运算的处理,让经由特定的运算方式于该可运作相位范围内的除了其边缘数值以外的其它数值中,选取出其一作为平移值代表,以使其运作异常的机会降低。较佳地,将该可运作相位范围的两边缘数值进行一算数平均运算,而经由该算数平均运算后即可得到一目标平移值。也就是将该第5平移与该第B平移所分别代表的数值5与11,进行相加后再除以2,而所得到的目标平移值便为8。意即,于开始时的第0平移处以十六进制下的8个刻度进行后续读取所需的相位平移调整。
最后,数字影音装置将开始时为第0平移的该第一数据触发信号DQS的相位,直接以该目标平移值(8)进行相位平移后,产生一第二数据触发信号DQS’(步骤S19)。该第二数据触发信号DQS’为由数字影音装置依此程序的设计,所决定出相位调整后较佳的读取结果。数字影音装置根据该第二数据触发信号DQS’的触发,对其动态随机存取存储器进行数据存取,以展开或继续其装置的操作系统的运作。
上述的第一实施例以十六进制(0~F)的方式来设计其预定平移尺度,也就是对第一数据触发信号DQS所要进行的相位平移是以其信号上、下缘间宽度的十六分之一为1刻度来进行的。在实际运作中,所述的控制芯片或特定芯片可利用两个信号接脚(pin)来分别进行其低阶字节(low byte)和高阶字节(high byte)的数据存取处理。而每一次的读取与验证测试,为在传送大小为2个字节(byte)的数据。因此,就第一实施例的第一数据触发信号DQS来说,其信号的相关接脚可包含信号接脚「DQS0」进行属于低阶的8个位(bit)的数据处理;以及信号接脚「DQS1」进行属于高阶的8个位的数据处理。
在第一实施例中,以该算数平均运算对该目标平移值的求取方式,对应为从该可运作相位范围中取其中间点为所需的平移调整设计。就实际情形而言,所调整出的相位平移结果,其数据触发信号的上、下缘会对应到该测试数据DATA中各笔数据的中间,而此为较佳的读取相位。在此实施例中,对该可运作相位范围所作的平均,其目标平移值为整除值,然而,若该算数平均运算为无法整除时,较佳的实施方式可设计于所算出的数值的前后两整数上,皆可定为该目标平移值。
另一方面,上述第一实施例中的数值运算以该算数平均运算的取中间值作举例说明。但在该可运作相位范围中,除了所得到的边缘数值外,其中间值旁边的两数值亦可为适当的平移值代表;例如第一实施例中的数值7与9。是故,于另一实施例中,所使用的数值运算方式可将该可运作相位范围的两边缘数值以一权重运算的方式来进行;而经由权重运算后所得到的目标平移值便不是该可运作相位范围的中间值,而是会偏于某一边缘数值的落点。或者,亦可直接将该可运作相位范围的下界边缘数值直接加上一特定值,或是将其上界边缘数值直接减去一特定值,则亦可得到所需的目标平移值。而其它可能的数值运算方式,若所求出的目标平移值能合理落于其可运作相位范围中时,则亦可加以使用。
而根据第一实施例以及前述对于部份步骤的可能变化的说明,本发明还可依一第二实施例来完成。在第二实施例中,对该第一数据触发信号DQS所进行相位平移的数值记录,不必详细地寻找或测试出完整的可运作相位范围,也就是不需要完成其预定限制的16次的相位平移;而是可根据于所述的预定平移尺度(十六进制)下,在不断地进行相位平移以及同时对测试数据DATA作读取与验证测试的第一数据触发信号DQS,仅记录其第一个可正确无误地读取到数据时,该第一数据触发信号DQS所平移到的相位的数值即可。举例而言,如图2所示,于一开始时是以第0平移为第一数据触发信号DQS的相位,而第一个可正确无误地读取到数据的是第5平移。进而于此第二实施例中,数字影音装置将此第5平移的数值进行一数值运算,例如将代表第5平移的数值5直接加上2或3的一特定值后,得到其结果为7或8的目标平移值,进而将其目标平移值定为较佳读取效果的相位平移值。而后续亦是将第一数据触发信号DQS的相位平移该目标平移值后,产生其第二数据触发信号DQS’。
更进一步来说,为避免可能的运作异常,可将第一、第二实施例作一变换而成为一第三实施例;此第三实施例主要针对于测试过程中,在所得出的第一个能正确读取数据的相位上,再进行一特定次数内的相位平移的读取与验证的测试。详细来说,此第三实施例中的该特定次数的选取,可根据程序设计人员的调整经验作某一整数的设定;其中,此数需小于所述的预定平移尺度下的该预定限制,或更进一步地,此数小于该预定限制再减去可能为读取错误的数值范围。举例而言,如图2所示,第一个能正确读取数据的第一数据触发信号DQS的相位为第5平移,若设定该特定次数为3,因而后续的过程便仅需进行接着的第6平移、第7平移和第8平移等3次的相位平移与读取验证的测试即可。
就另一角度来说,此第三实施例中的该特定次数的设计,能产生如第一实施例中的该预定限制的重复测试的上限效果。此第三实施例不需如第一实施例般的要完成其预定限制下所有相位的读取与验证的测试,也就是不需作完如前所述的回到开始时对应关系的16次相位平移。如此,虽使得所产生的可运作相位范围的样本减少,但不至于影响其有效性,并且还可减少多次不必要的读取与验证呈现为错误的相位平移测试。除了能有效减少测试时间外,其信号相位的调整目的也能正确完成。而此第三实施例中的数字影音装置亦可根据以此方式所得到的可运作相位范围,进行如第一实施例所述的后续处理过程。例如至第8平移上仍可作有效读取,所以以第5平移至第8平移之间为有效的一可运作相位范围;因而将第5平移和第8平移所分别代表的数值5和8,利用上述的算数平均运算或权重运算来进行其数值运算的处理而得到所需的目标平移值,进而再产生对应的第二数据触发信号DQS’。
利用本发明的存储器信号相位调整方法,可从软件层面的程序设计方式,针对相关电子装置于开机的初始阶段或功能运作的动态阶段,皆能有效地将因为硬件元件特性或运作环境条件等的不确定因素,导致其存储器控制器与动态随机存取存储器之间存取信号的相位偏离的情形加以解决。同时,此一解决方式可不必将装置再交由程序设计人员作个别地调整,增进厂商和使用者的便利性。是故,本发明能有效地解决先前技术中所提出的相关问题,使得存储器控制器和动态随机存取存储器之间的数据存取技术能获得改善;因而成功地完成了本案发展的主要目的。此存储器控制器可实现于数字影音装置中,例如平面显示控制器,可以改善与高速存储器间匹配存取的量产问题。
综上所述,本发明为一种存储器信号相位调整方法,应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取,该相位调整方法包含下列步骤:根据该电子装置呈现一预定状态时,由该存储器控制器对该动态随机存取存储器写入一测试数据;产生一第一数据触发信号;将该第一数据触发信号进行相位平移,以对该测试数据进行读取,并验证以产生一验证结果;产生一目标平移值,以响应于该验证结果;以及将该第一数据触发信号的相位平移该目标平移值以进行运作。
产生该目标平移值的步骤,举例而言,可根据该验证结果记录多个相位平移的数值,以产生一记录结果(例如可为前述的可运作相位范围),并根据该记录结果,产生该目标平移值;或者举例而言,根据第一数据触发信号的相位平移达一预定限制时,对所记录的该些相位平移的数值进行一数值运算而得到该目标平移值。
产生该目标平移值的步骤,举例而言,亦可根据该验证结果记录一相位平移的数值,并将所记录的该相位平移的数值进行一数值运算而得到该目标平移值;其中举例而言,所记录的该相位平移的数值为第一个正确读取到该测试数据的相位平移的数值。
任何熟悉本技术领域的人士,可在运用与本发明相同目的的前提下,使用本发明所揭示的概念和实施例变化来作为设计和改进其它一些方法的基础。这些变化、替代和改进不能背离权利要求所界定的本发明的保护范围。是故,本发明得由熟习此技艺的人士任施匠思而为诸般修饰,然皆不脱如附权利要求所欲保护者。

Claims (16)

1.一种存储器信号相位调整方法,应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取,该相位调整方法包含下列步骤:
根据该电子装置呈现一预定状态时,由该存储器控制器对该动态随机存取存储器写入一测试数据;
由该存储器控制器接收该动态随机存取存储器依据该测试数据产生的一第一数据触发信号;
将该第一数据触发信号进行相位平移,以对该测试数据进行读取,并验证以产生一验证结果;
产生一目标平移值,以响应于该验证结果;以及
将该第一数据触发信号的相位平移该目标平移值;
其中所述产生该目标平移值的步骤包括:
根据该验证结果记录多个相位平移的数值;以及
根据该第一数据触发信号的相位平移达一预定限制时,对所记录的该些相位平移的数值进行一数值运算而得到该目标平移值。
2.如权利要求1所述的存储器信号相位调整方法,其特征在于,产生该目标平移值的步骤包括:
根据该验证结果记录多个相位平移的数值,以产生一记录结果;以及
根据该记录结果,产生该目标平移值。
3.如权利要求1所述的存储器信号相位调整方法,其特征在于,该预定状态处于该电子装置的运作时的一初始阶段。
4.如权利要求1所述的存储器信号相位调整方法,其中该预定状态代表一开机自我测试阶段。
5.如权利要求1所述的存储器信号相位调整方法,其特征在于,该预定状态为该电子装置于运作时,该电子装置内的一温度传感器所感测的温度呈现为过热,且该存储器控制器并无对该动态随机存取存储器进行存取。
6.如权利要求1所述的存储器信号相位调整方法,其特征在于,该电子装置为一数字影音装置,该预定状态为一垂直遮没期间。
7.如权利要求1所述的存储器信号相位调整方法,其特征在于,该数值运算为一算数平均运算。
8.如权利要求1所述的存储器信号相位调整方法,其特征在于,该数值运算为一权重运算。
9.如权利要求1所述的存储器信号相位调整方法,其特征在于,该预定限制为于一预定平移尺度下的相位平移的次数上限。
10.如权利要求1所述的存储器信号相位调整方法,其特征在于,记录该些相位平移的数值的步骤是当该第一数据触发信号能正确读取该测试数据时,将所进行相位平移的数值定义出一可运作相位范围。
11.如权利要求1所述的存储器信号相位调整方法,其特征在于,该产生该验证结果的步骤包含:
当验证该测试数据呈现错误时,将该第一数据触发信号进行相位平移,并再对该测试数据进行读取;以及
当验证该测试数据呈现正确时,记录其相位平移的数值,并再将该第一数据触发信号进行相位平移,以再对该测试数据进行读取。
12.一种存储器信号相位调整方法,应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取,该相位调整方法包含下列步骤:
根据该电子装置呈现一预定状态时,由该存储器控制器对该动态随机存取存储器写入一测试数据;
由该存储器控制器接收该动态随机存取存储器依据该测试数据产生的一第一数据触发信号;
将该第一数据触发信号进行相位平移,以对该测试数据进行读取,并验证以产生一验证结果;
产生一目标平移值,以响应于该验证结果;以及
将该第一数据触发信号的相位平移该目标平移值;
其中所述产生该目标平移值的步骤包括:
根据该验证结果记录一相位平移的数值;以及
将所记录的该相位平移的数值进行一数值运算而得到该目标平移值。
13.如权利要求12所述的存储器信号相位调整方法,其特征在于,所记录的该相位平移的数值为第一个正确读取到该测试数据的相位平移的数值。
14.如权利要求12所述的存储器信号相位调整方法,其特征在于,该数值运算为将所记录的该相位平移的数值直接加上一特定值而得到该目标平移值。
15.如权利要求12所述的存储器信号相位调整方法,其特征在于,该产生该验证结果的步骤包含:
当验证该测试数据呈现错误时,将该第一数据触发信号进行相位平移,并再对该测试数据进行读取。
16.如权利要求1或12所述的存储器信号相位调整方法,其特征在于,该电子装置为一数字影音装置,该预定状态是指该数字影音装置在运作中没有其它影音存取指令在进行的状态。
CN201510131522.XA 2009-11-27 2009-11-27 存储器信号相位调整方法 Active CN104766625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510131522.XA CN104766625B (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN 200910247180 CN102081971A (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法
CN201510131522.XA CN104766625B (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200910247180 Division CN102081971A (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法

Publications (2)

Publication Number Publication Date
CN104766625A CN104766625A (zh) 2015-07-08
CN104766625B true CN104766625B (zh) 2018-06-08

Family

ID=44087872

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510131522.XA Active CN104766625B (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法
CN 200910247180 Pending CN102081971A (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 200910247180 Pending CN102081971A (zh) 2009-11-27 2009-11-27 存储器信号相位调整方法

Country Status (1)

Country Link
CN (2) CN104766625B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312092B (zh) * 2022-10-09 2022-12-27 合肥奎芯集成电路设计有限公司 门控数据选通信号生成电路及其信号生成方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111394A (ja) * 1999-10-12 2001-04-20 Fujitsu Ltd 遅延回路および半導体集積回路
US6374360B1 (en) * 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
CN1635578A (zh) * 2003-12-30 2005-07-06 瑞昱半导体股份有限公司 存储装置读取相位自动校正方法与相关机制

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412749C (zh) * 2004-10-21 2008-08-20 威盛电子股份有限公司 存储器信号定时调校方法与相关装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374360B1 (en) * 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
JP2001111394A (ja) * 1999-10-12 2001-04-20 Fujitsu Ltd 遅延回路および半導体集積回路
CN1635578A (zh) * 2003-12-30 2005-07-06 瑞昱半导体股份有限公司 存储装置读取相位自动校正方法与相关机制

Also Published As

Publication number Publication date
CN102081971A (zh) 2011-06-01
CN104766625A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
US11710516B2 (en) Double data rate (DDR) memory controller apparatus and method
US10580476B2 (en) Simulating a single data rate (SDR) mode on a dual data rate (DDR) memory controller for calibrating DDR memory coarse alignment
CN110800060B (zh) 双倍数据速率同步动态随机存取存储器数据选通信号校准
JP5577776B2 (ja) メモリ制御装置及びマスクタイミング制御方法
JP2010015667A (ja) データ伝達回路及びそれを備える半導体メモリ装置
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
TWI404339B (zh) 記憶體信號相位調整方法
CN102110461B (zh) 存储器控制器及其控制方法
KR20090045672A (ko) 지연고정회로, 반도체 메모리 장치 및 그 동작방법
US8754656B2 (en) High speed test circuit and method
CN104766625B (zh) 存储器信号相位调整方法
EP4113519A2 (en) Apparatus, memory device, and method reducing clock training time
KR20060053431A (ko) 고속 메모리 장치용 데이타 출력 제어 장치 및 그 제어 방법
TWI493566B (zh) 資料儲存裝置、儲存媒體控制器與控制方法
CN101609714A (zh) 数字电视、控制存储器装置的存取的存储器控制器及方法
JP2011253501A (ja) 半導体装置
JP6356837B1 (ja) 半導体記憶装置および読出し方法
JP5919918B2 (ja) メモリ制御装置及びマスクタイミング制御方法
KR101907072B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20230317137A1 (en) Method and apparatus for testing adjustment circuit
JP2006338130A (ja) メモリ制御方法およびこれを実施する情報処理装置
US20230273735A1 (en) Memory training using electronic noise
TW202338592A (zh) 記憶體控制器與校準資料接收視窗的方法
JP2006038629A (ja) メモリテストパターン合成方法,装置及びプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201028

Address after: No. 1, Xingzhu Road, Hsinchu Science Park, Taiwan, China

Patentee after: MEDIATEK Inc.

Address before: 405, 4th floor, 1st District, Shenzhen Bay science and technology ecological park, Aohai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Mstar Semiconductor,Inc.

Patentee before: MEDIATEK Inc.

Effective date of registration: 20201028

Address after: 405, 4th floor, 1st District, Shenzhen Bay science and technology ecological park, Aohai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Mstar Semiconductor,Inc.

Patentee after: MEDIATEK Inc.

Address before: 518057, Guangdong, Shenzhen hi tech Zone, South District, science and technology, South ten road, Shenzhen Institute of Aerospace Science and technology innovation, C block, building 4

Patentee before: Mstar Semiconductor,Inc.

Patentee before: MSTAR SEMICONDUCTOR Inc.