TWI404339B - 記憶體信號相位調整方法 - Google Patents
記憶體信號相位調整方法 Download PDFInfo
- Publication number
- TWI404339B TWI404339B TW098140169A TW98140169A TWI404339B TW I404339 B TWI404339 B TW I404339B TW 098140169 A TW098140169 A TW 098140169A TW 98140169 A TW98140169 A TW 98140169A TW I404339 B TWI404339 B TW I404339B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- data
- memory
- value
- trigger signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
本發明係為一種記憶體信號相位調整方法,尤指一種動態隨機存取記憶體信號相位調整方法。
一般電子裝置或電腦系統之主機板,其基本架構是由中央處理單元、控制晶片、系統記憶體和周邊電路所組成,控制晶片控制中央處理單元與其他周邊設備之間的運作,例如和系統記憶體進行資料存取。一般系統記憶體可為動態隨機存取記憶體(DRAM),而依資料存取方式之不同,常見的類型包含有同步動態隨機存取記憶體(Synchronous DRAM,簡稱SDRAM)、雙倍資料率同步動態隨機存取記憶體(Double Data Rate SDRAM,簡稱DDR SDRAM)等。
請參閱第一圖(a),係為一記憶體控制器10和一系統記憶體11之配置示意圖。針對所應用的電子裝置或電腦系統之不同,記憶體控制器10之配置係可設在所述之控制晶片或特定晶片上。由於在相關電子裝置或電腦系統中的任一信號或指令在被讀取或執行時,除了需經由其中央處理單元進行處理與判斷外,亦需利用系統記憶體11內部的記憶空間來做為資料的暫存處置。系統記憶體11所進行的資料存取(access)過程,無論是資料的讀取(read)、寫入(write)或記憶體所需的更新(refresh)動作等,都由記憶體控制器10負責控制。
一般而言,系統記憶體11本身並沒有時脈產生器,而是由記憶體控制器10產生時脈(Clock)提供給系統記憶體11,使得存取動作能依時脈信號之指示而完成。在正常運作下,記憶體控制器10可根據一參考時脈信號CLK(未示於圖式),產生其相位上與頻率上為一致的一記憶體時脈信號DCLK至系統記憶體11;而系統記憶體11利用延遲鎖定回路(Delay-Locked Loop,簡稱DLL,未示於圖式)對接收到的記憶體時脈信號DCLK進行信號同步調整處理。在寫入資料時,記憶體控制器10可產生一資料觸發信號DQS(Data Strobe)。而在讀取資料時,該資料觸發信號DQS會和對應的資料一起回傳至記憶體控制器10上,使得控制晶片可根據該資料觸發信號DQS的觸發,對系統記憶體11中的資料進行存取。
所述之同步調整係將所輸入的記憶體時脈信號DCLK由其中的延遲鎖定回路(DLL)進行一延遲輸入及/或輸出之偵測與校準過程,使得資料觸發信號DQS的相位能與記憶體時脈信號DCLK的相位一致而沒有相位差(in phase)。此外,延遲鎖定回路(DLL)亦會持續於資料存取過程中進行時脈信號調整上的補償(compensate),以避免電腦系統在運作狀態下,會因為內部相關元件的溫度升高或電壓變化之情形,或是系統運作之負荷,造成對資料觸發信號DQS可能的信號偏離(skew)之相位影響。
請參閱第一圖(b),係為進行資料讀取時,一資料信號DATA和對應之資料觸發信號DQS的時序示意圖。雙倍資料(DDR)傳送之系統記憶體係在其資料觸發信號DQS的上緣與下緣處各作一次資料傳輸。而第一圖(b)所示,係為資料信號DATA和資料觸發信號DQS之相位無法對應而呈現信號偏離之示意圖;其中,資料觸發信號DQS的上、下緣對應的是資料信號DATA的轉態時期,因而產生資料存取錯誤。
雖然,延遲鎖定回路(DLL)可因應環境的變化做出原始設定之一程度內的調整,但當控制電路板上的元件配置或電路設計愈趨複雜時,可能會因為操作環境的條件變化與硬體元件的不確定因素,造成資料存取過程的信號偏離,使得所應用之電子裝置或電腦系統表現異常。
舉例來說,數位電視在運作時,需要處理影像信號、聲音信號和螢幕顯示(On Screen Display,簡稱OSD)設定資訊等,這些信號或資訊暫存於動態隨機存取記憶體中有預定之優先處理順序;而這類的裝置於出廠前,程式設計人員會先根據其裝置之控制電路板上硬體元件的特性,調整記憶體控制器對其記憶體作存取時其資料觸發信號的對應相位。然而,受限於個別硬體元件特性之不同以及出廠後使用者運作環境之不同,當裝置處理的資訊較為頻繁時,甚至於只是一般的運作時,部份已完成調整之裝置很可能會再出現運作異常,而無法以原始的出廠設定繼續正常運作;例如影像顯示不正確或有斷音之情形。而習知技術設計人員僅能個案地對有問題之裝置再逐一進行調整,如此造成了廠商和使用者極大的不便。
本發明之目的在於提供一種記憶體信號相位調整方法,使得電子裝置於開機之初始階段或功能運作之動態階段,因硬體元件特性或運作環境條件等不確定因素,導致記憶體控制器與動態隨機存取記憶體之間存取信號的相位偏離情形,能以軟體層面的程式設計進行讀取與測試而加以調整,使其資料存取的運作正常。
本發明係為一種記憶體信號相位調整方法,應用於一電子裝置中的一記憶體控制器和一動態隨機存取記憶體之間的資料存取,該相位調整方法包含下列步驟:因應該電子裝置呈現一預定狀態時,由該記憶體控制器對該動態隨機存取記憶體寫入一測試資料;產生一第一資料觸發信號;將該第一資料觸發信號進行相位平移,以對該測試資料進行讀取,並驗證以產生一驗證結果;產生一目標平移值,以回應於該驗證結果;以及將該第一資料觸發信號之相位平移該目標平移值以進行運作。
雙倍資料率(DDR)傳送方式對動態隨機存取記憶體所作的資料存取,容易因為運作環境之條件或硬體元件的特性,造成其資料觸發信號的信號偏離情形而與資料信號之間的相位對應錯誤,使得所應用之裝置運作異常。本發明所揭露之記憶體信號相位調整方法,可應用在記憶體控制器和系統記憶體之間的運作。詳細來說,本發明可於電子裝置或電腦系統之主機板上,利用硬體元件的偵測功能並結合軟體層面上的程式設計,來解決資料觸發信號與資料信號之間相位對應錯誤的問題。
在第一實施例中,以一數位影音裝置來代表所述之電子裝置;該數位影音裝置所執行的作業系統載入有本實施例之記憶體信號相位調整之程式,能因應其裝置之運作情形,或根據其內部主機板上相關硬體元件的狀態,自動地進行本實施例的信號相位調整程序。
請同時參閱第二圖與第三圖。第二圖係為第一實施例之測試資料DATA與進行測試讀取之第一資料觸發信號DQS的相位調整連續示意圖;而第三圖則為第一實施例之流程圖。
首先,因應該數位影音裝置呈現一預定狀態時,由內部的記憶體控制器對動態隨機存取記憶體寫入一測試資料DATA(步驟S11)。而此處所指的該預定狀態係可處於數位影音裝置之運作展開時的一初始階段,或於運作過程中的一動態階段。就此時的初始階段而言,預定狀態可為當使用者欲啟動數位影音裝置以展開相關影音功能之運作時,於其功能啟動前的一開機檢測階段;或者,可類似一般電腦系統中於此開機作業下所進行的一開機自我測試(Power-On Self Test,簡稱POST)階段;而在這些階段之時,係並無任何影音信號或資料對該動態隨機存取記憶體進行存取。
而針對運作過程中的動態階段而言,預定狀態可代表數位影音裝置於運作時,設置於裝置內的一溫度感測器所感測之溫度呈現為過熱,且記憶體控制器並無影音信號或資料對動態隨機存取記憶體作存取之時。於此實施例中,裝置內的溫度感測器所感測之溫度呈現為過熱的情形代表所處理的影音信號或資料的量較大,造成操作環境或硬體元件呈現溫度升高之變化。因此,本實施例係設計記憶體控制器在未對動態隨機存取記憶體進行存取的間隔上,例如於所處理影像中的一垂直遮沒期間(vertical blank interval)上,來執行本實施例之記憶體信號相位調整之程式。雖然此時所處理之信號或資料的量較大,但因在資料與資料間的處理空檔期間,並無對動態隨機存取記憶體之存取的進行,使得此時數位影音裝置的運作不會因信號相位調整程式的執行而受到影響。
進一步來說,該預定狀態可代表數位影音裝置在運作中沒有其他影音存取指令在進行的狀態;例如記憶體控制器並無其他影像信號、聲音信號或螢幕顯示設定資訊等對動態隨機存取記憶體的存取。而本實施例上述之測試資料DATA的大小可設計為數個位元,以便於預定狀態下寫入動態隨機存取記憶體後,得知相關硬體元件於資料存取過程中其信號相位的對應情形。本實施例根據測試結果進行相位調整,進一步詳細說明如下。
在寫入該測試資料DATA後,動態隨機存取記憶體對應地產生第一資料觸發信號DQS,而第一資料觸發信號DQS係與該測試資料DATA具有相同的頻率或週期,但在所呈現的相位上並不一定相對應而可能存在信號偏離的情形。是故,數位影音裝置對第一資料觸發信號DQS的相位先加以設定,以作為後續將進行相位調整的依據。在此實施例中,於開始之時,以該第一資料觸發信號DQS的上緣處和該測試資料DATA的轉態時期相對齊作說明,並定義此時的第一資料觸發信號DQS的相位為第0平移(步驟S12)。
接著,數位影音裝置設定第一資料觸發信號DQS的相位(步驟S13);於此實施例中,先從該第0平移開始,並接著對該測試資料DATA進行讀取測試(步驟S14)。其中,於此實施例中,於所述之讀取測試上,係並同時進行驗證以產生一驗證結果;而所述之驗證係為驗證其資料讀取之正確性與否;且於後續步驟上,將根據所述之驗證結果來進行對應的記錄、數值運算、和產生相位調整上所需之目標平移值等步驟。承上所述,呈現為第0平移的第一資料觸發信號DQS由於其上緣對應到該測試資料DATA的轉態時期(因兩信號頻率相同,所以其下緣的情形亦同),使得在對該測試資料DATA進行讀取測試的步驟中驗證呈現為錯誤。當讀取與測試驗證呈現為錯誤時,數位影音裝置接著將該第一資料觸發信號DQS進行特定數值的相位平移(步驟S16);後續並再以平移後的第一資料觸發信號DQS對該測試資料DATA進行讀取。
於此實施例中,對相位平移之設計,係為根據該第一資料觸發信號DQS的頻率或週期以一預定平移尺度作預定數值之相位調整。相位平移係為一種信號偏移(offset)的機制,主要是在不改變信號原本的頻率或週期下,進行相位上的移動或改變。舉例而言,以十六進位(0~F)的方式來設計該預定平移尺度,也就是對該第一資料觸發信號DQS所將要進行每一次的相位平移,以第一資料觸發信號DQS之上、下緣間寬度的十六分之一為1刻度來進行之。因而當進行完16次的相位平移後,第一資料觸發信號DQS的相位會回到先前和該測試資料DATA之間的第0平移對應關係,使其相位完成一個週期的平移。
於此實施例中,在進行平移的相位設定與再對該測試資料DATA作讀取之前,還可加入對於相位平移狀態的判斷步驟(步驟S17);如前面說明所述,以十六進位(0~F)來設計相位平移之刻度,該第一資料觸發信號DQS可從原先的第0平移處,逐漸轉變成為最後的第F平移,但因為進行完16次的相位平移後又會回到原先之相位對應關係,所以於第F平移處再進行一次平移便回到開始進行相位平移前的第0平移之相位上。舉例而言,此判斷步驟可設計為,當相位平移未達一預定限制時,於此實施例中,預定限制也就是所設定的預定平移尺度下之16次的相位平移上限,即其平移小於16次時,數位影音裝置才會再以第一資料觸發信號DQS重覆上述對該測試資料DATA的讀取與驗證之測試步驟。因此,由前述的該第0平移處,以該預定平移尺度(十六進位)之1刻度將該第一資料觸發信號DQS調整成如第二圖所示的一第1平移,並以此時的相位對該測試資料DATA進行讀取。
類似地,因第1平移的該第一資料觸發信號DQS於其上緣係對應到該測試資料DATA的轉態時期,使得讀取的驗證結果仍呈現為錯誤。而在此流程下連續地實施,該第一資料觸發信號DQS在逐一的相位平移之過程中,從開始的第0平移處一直進行到第F平移,並且能逐一地測試驗證其信號作平移後對該測試資料DATA的讀取正確性與否。如第二圖所示,當平移到了第4平移時,測試資料DATA的轉態變換已完成;因此,相位平移到了下一個的一第5平移時,於讀取與驗證上便可確定該第一資料觸發信號DQS之上緣已對應到了能正確讀取資料的相位。於此實施例中,當讀取該測試資料DATA驗證呈現為正確時,記錄其相位平移之數值,例如對該第5平移作一記錄(步驟S15),之後並再接著重覆前述的相位平移與讀取驗證之測試步驟。然而,在此讀取驗證之測試過程裡,所移至各刻度上的相位平移可能為讀取錯誤或是讀取正確,因此數位影音裝置對所產生的第一資料觸發信號DQS所平移至能正確讀取資料的相位,其對應數值之記錄是記錄在相關的暫存器中,或者,可利用十六位元長度的暫存器,將十六個相位之運作狀態對應地記錄在暫存器中。
經由上述動態測試,數位影音裝置可對能作正確讀取資料的相位,定義出一可運作相位範圍;於此實施例中,該可運作相位範圍也就是從第5平移起至第B平移為止,第一資料觸發信號之相位皆確定能正確無誤地讀取該測試資料DATA。而在該預定限制之判斷步驟的條件下,後續進行的第C平移至下一個第0平移等,則又呈現為讀取與驗證錯誤之測試結果。換言之,利用不斷進行某一尺度下的相位平移,數位影音裝置可藉由同步的讀取與驗證之測試而能得知第一資料觸發信號DQS平移到哪一範圍時,所儲存的資料可被正確地讀取。
於此實施例中,於開始測試時,第0平移係對齊於轉態時期的測試資料DATA,而所得到的該可運作相位範圍為第5平移起至第B平移止。但由於數位影音裝置本身相關硬體元件的特性或運作環境之條件,上述之該預定狀態在產生時,第一資料觸發信號DQS的第一個上緣可能會對應到該測試資料DATA的任一位置;所以,視其開始時所可能對應位置之不同,上述之該可運作相位範圍則相應地改變,舉例而言,從第0平移起至第6平移止。
接續上述該預定限制之判斷步驟(步驟S17),其中當相位平移達該預定限制時,於此實施例中,當平移不小於16次時,數位影音裝置便停止對該第一資料觸發信號DQS的相位平移,也同時停止對該測試資料DATA的讀取與驗證之測試。而數位影音裝置將其相位平移以及測試期間所產生的該可運作相位範圍,再進行一數值運算之處理步驟(步驟S18),例如為算數平均。雖然以該可運作相位範圍內的任一處相位平移結果,皆可完成正確地資料讀取,但因為硬體元件仍有一定程度的不確定因素,或裝置在運作過程中可能於極短時間內有很大環境條件變化,使得以所得到的該可運作相位範圍之邊緣數值部份(在此例中,即該第5平移與該第B平移)進行讀取時,仍有可能出現讀取與驗證錯誤的情形。
為了避免完成相位調整後的結果仍會造成裝置之作業系統的運作異常,本實施例將所得到的該可運作相位範圍再進行一數值運算之處理,讓經由特定的運算方式於該可運作相位範圍內之除了其邊緣數值以外的其他數值中,選取出其一作為平移值代表,以使其運作異常的機會降低。較佳地,將該可運作相位範圍之兩邊緣數值進行一算數平均運算,而經由該算數平均運算後即可得到一目標平移值。也就是將該第5平移與該第B平移所分別代表的數值5與11,進行相加後再除以2,而所得到的目標平移值便為8。意即,於開始時的第0平移處以十六進位下的8個刻度進行後續讀取所需的相位平移調整。
最後,數位影音裝置將開始時為第0平移的該第一資料觸發信號DQS之相位,直接以該目標平移值(8)進行相位平移後,產生一第二資料觸發信號DQS’(步驟S19)。該第二資料觸發信號DQS’為由數位影音裝置依此程式之設計,所決定出相位調整後較佳的讀取結果。數位影音裝置根據該第二資料觸發信號DQS’的觸發,對其動態隨機存取記憶體進行資料存取,以展開或繼續其裝置之作業系統的運作。
上述的第一實施例以十六進位(0~F)的方式來設計其預定平移尺度,也就是對第一資料觸發信號DQS所要進行的相位平移是以其信號上、下緣間寬度的十六分之一為1刻度來進行之。在實際運作中,所述之控制晶片或特定晶片可利用兩個信號接腳(pin)來分別進行其低階位元組(low byte)和高階位元組(high byte)的資料存取處理。而每一次的讀取與驗證測試,為在傳送大小為2個位元組(byte)的資料。因此,就第一實施例的第一資料觸發信號DQS來說,其信號之相關接腳可包含信號接腳「DQS0」進行屬於低階的8個位元(bit)的資料處理;以及信號接腳「DQS1」進行屬於高階的8個位元的資料處理。
在第一實施例中,以該算數平均運算對該目標平移值的求取方式,係對應為從該可運作相位範圍中取其中間點為所需的平移調整設計。就實際情形而言,所調整出的相位平移結果,其資料觸發信號的上、下緣會對應到該測試資料DATA中各筆資料的中間,而此係為較佳的讀取相位。在此實施例中,對該可運作相位範圍所作的平均,其目標平移值係為整除值,然而,若該算數平均運算為無法整除時,較佳之實施方式係可設計於所算出之數值的前後兩整數上,皆可定為該目標平移值。
另一方面,上述第一實施例中的數值運算係以該算數平均運算之取中間值作舉例說明。但在該可運作相位範圍中,除了所得到的邊緣數值外,其中間值旁邊的兩數值亦可為適當的平移值代表;例如第一實施例中的數值7與9。是故,於另一實施例中,所使用的數值運算方式係可將該可運作相位範圍之兩邊緣數值以一權重運算的方式來進行;而經由權重運算後所得到的目標平移值便不是該可運作相位範圍的中間值,而是會偏於某一邊緣數值的落點。或者,亦可直接將該可運作相位範圍的下界邊緣數值直接加上一特定值,或是將其上界邊緣數值直接減去一特定值,則亦可得到所需的目標平移值。而其他可能的數值運算方式,若所求出的目標平移值能合理落於其可運作相位範圍中時,則亦可加以使用。
而根據第一實施例以及前述對於部份步驟的可能變化之說明,本發明還可依一第二實施例來完成。在第二實施例中,對該第一資料觸發信號DQS所進行相位平移之數值記錄,係不必詳細地尋找或測試出完整的可運作相位範圍,也就是不需要完成其預定限制之16次的相位平移;而是可根據於所述之預定平移尺度(十六進位)下,在不斷地進行相位平移以及同時對測試資料DATA作讀取與驗證測試的第一資料觸發信號DQS,僅記錄其第一個可正確無誤地讀取到資料時,該第一資料觸發信號DQS所平移到的相位之數值即可。舉例而言,如第二圖所示,於一開始時是以第0平移為第一資料觸發信號DQS之相位,而第一個可正確無誤地讀取到資料的是第5平移。進而於此第二實施例中,數位影音裝置將此第5平移之數值進行一數值運算,例如將代表第5平移的數值5直接加上2或3的一特定值後,得到其結果為7或8的目標平移值,進而將其目標平移值定為較佳讀取效果的相位平移值。而後續亦是將第一資料觸發信號DQS之相位平移該目標平移值後,產生其第二資料觸發信號DQS’。
更進一步來說,為避免可能的運作異常,可將第一、第二實施例作一變換而成為一第三實施例;此第三實施例主要係針對於測試過程中,在所得出之第一個能正確讀取資料的相位上,再進行一特定次數內的相位平移之讀取與驗證之測試。詳細來說,此第三實施例中之該特定次數的選取,可根據程式設計人員之調整經驗作某一整數的設定;其中,此數需小於所述之預定平移尺度下的該預定限制,或更進一步地,此數係小於該預定限制再減去可能為讀取錯誤之數值範圍。舉例而言,如第二圖所示,第一個能正確讀取資料的第一資料觸發信號DQS之相位為第5平移,若設定該特定次數為3,因而後續的過程便僅需進行接著的第6平移、第7平移和第8平移等3次的相位平移與讀取驗證之測試即可。
就另一角度來說,此第三實施例中的該特定次數之設計,係能產生如第一實施例中的該預定限制之重覆測試的上限效果。此第三實施例不需如第一實施例般的要完成其預定限制下所有相位的讀取與驗證之測試,也就是不需作完如前所述之回到開始時對應關係的16次相位平移。如此,雖使得所產生的可運作相位範圍之樣本減少,但不至於影響其有效性,並且還可減少多次不必要之讀取與驗證呈現為錯誤的相位平移測試。除了能有效減少測試時間外,其信號相位之調整目的也能正確完成。而此第三實施例中的數位影音裝置亦可根據以此方式所得到的可運作相位範圍,進行如第一實施例所述的後續處理過程。例如至第8平移上仍可作有效讀取,所以以第5平移至第8平移之間為有效的一可運作相位範圍;因而將第5平移和第8平移所分別代表之數值5和8,利用上述的算數平均運算或權重運算來進行其數值運算之處理而得到所需之目標平移值,進而再產生對應的第二資料觸發信號DQS’。
利用本發明之記憶體信號相位調整方法,可從軟體層面的程式設計方式,針對相關電子裝置於開機之初始階段或功能運作之動態階段,皆能有效地將因為硬體元件特性或運作環境條件等的不確定因素,導致其記憶體控制器與動態隨機存取記憶體之間存取信號的相位偏離的情形加以解決。同時,此一解決方式可不必將裝置再交由程式設計人員作個別地調整,增進廠商和使用者的便利性。是故,本發明能有效地解決先前技術中所提出之相關問題,使得記憶體控制器和動態隨機存取記憶體之間的資料存取技術能獲得改善;因而成功地完成了本案發展之主要目的。此記憶體控制器可實現於數位影音裝置中,例如平面顯示控制器,可以改善與高速記憶體間匹配存取之量產問題。
綜上所述,本發明係為一種記憶體信號相位調整方法,應用於一電子裝置中的一記憶體控制器和一動態隨機存取記憶體之間的資料存取,該相位調整方法包含下列步驟:因應該電子裝置呈現一預定狀態時,由該記憶體控制器對該動態隨機存取記憶體寫入一測試資料;產生一第一資料觸發信號;將該第一資料觸發信號進行相位平移,以對該測試資料進行讀取,並驗證以產生一驗證結果;產生一目標平移值,以回應於該驗證結果;以及將該第一資料觸發信號之相位平移該目標平移值以進行運作。
產生該目標平移值之步驟,舉例而言,可根據該驗證結果記錄複數個相位平移之數值,以產生一記錄結果(例如可為前述之可運作相位範圍),並根據該記錄結果,產生該目標平移值;或者舉例而言,因應第一資料觸發信號之相位平移達一預定限制時,對所記錄的該些相位平移之數值進行一數值運算而得到該目標平移值。
產生該目標平移值之步驟,舉例而言,亦可根據該驗證結果記錄一相位平移之數值,並將所記錄的該相位平移之數值進行一數值運算而得到該目標平移值;其中舉例而言,所記錄的該相位平移之數值係為第一個正確讀取到該測試資料的相位平移之數值。
任何熟悉本技術領域之人士,可在運用與本發明相同目的之前提下,使用本發明所揭示的概念和實施例變化來作為設計和改進其他一些方法的基礎。這些變化、替代和改進不能背離申請專利範圍所界定的本發明的保護範圍。是故,本發明得由熟習此技藝之人士任施匠思而為諸般修飾,然皆不脫如附申請專利範圍所欲保護者。
10...記憶體控制器
11...系統記憶體
DCLK...記憶體時脈信號
DATA...資料信號、測試資料
DQS、DQS’...資料觸發信號
本案得藉由下列圖式及說明,俾得一更深入之了解:
第一圖(a)為記憶體控制器10和系統記憶體11之配置示意圖。
第一圖(b)為進行資料讀取時,資料信號DATA和對應之資料觸發信號DQS的時序示意圖。
第二圖為根據本發明實施例之測試資料DATA與進行測試讀取之第一資料觸發信號DQS的相位調整連續示意圖。
第三圖為根據本發明實施例之資料觸發信號DQS的相位調整方法流程圖。
DATA...資料信號、測試資料
DQS、DQS’...資料觸發信號
Claims (13)
- 一種記憶體信號相位調整方法,應用於一電子裝置中的一記憶體控制器和一動態隨機存取記憶體之間的資料存取,該相位調整方法包含下列步驟:因應該電子裝置呈現一預定狀態時,由該記憶體控制器對該動態隨機存取記憶體寫入一測試資料;產生一第一資料觸發信號;將該第一資料觸發信號進行相位平移,以對該測試資料進行讀取,並驗證以產生一驗證結果;產生一目標平移值,以回應於該驗證結果;以及將該第一資料觸發信號之相位平移該目標平移值,其中該電子裝置係為一數位影音裝置,該預定狀態係為一垂直遮沒期間。
- 如申請專利範圍第1項所述之記憶體信號相位調整方法,其中產生該目標平移值之步驟包括:根據該驗證結果記錄複數個相位平移之數值,以產生一記錄結果;以及根據該記錄結果,產生該目標平移值。
- 如申請專利範圍第1項所述之記憶體信號相位調整方法,其中產生該目標平移值之步驟包括:根據該驗證結果記錄複數個相位平移之數值;以及因應該第一資料觸發信號之相位平移達一預定限制時,對所記錄的該些相位平移之數值進行一數值運算而得到該目標平移值。
- 如申請專利範圍第3項所述之記憶體信號相位調整方 法,其中該數值運算係為一算數平均運算。
- 如申請專利範圍第3項所述之記憶體信號相位調整方法,其中該數值運算係為一權重運算。
- 如申請專利範圍第3項所述之記憶體信號相位調整方法,其中該預定限制係為於一預定平移尺度下之相位平移的次數上限。
- 如申請專利範圍第3項所述之記憶體信號相位調整方法,其中記錄該些相位平移之數值之步驟係當該第一資料觸發信號能正確讀取該測試資料時,將所進行相位平移之數值定義出一可運作相位範圍。
- 如申請專利範圍第1項所述之記憶體信號相位調整方法,其中該產生該驗證結果之步驟包含:當驗證該測試資料呈現錯誤時,將該第一資料觸發信號進行相位平移,並再對該測試資料進行讀取;以及當驗證該測試資料呈現正確時,記錄其相位平移之數值,並再將該第一資料觸發信號進行相位平移,以再對該測試資料進行讀取。
- 如申請專利範圍第1項所述之記憶體信號相位調整方法,其中該產生該目標平移值之步驟包括:根據該驗證結果記錄一相位平移之數值;以及將所記錄的該相位平移之數值進行一數值運算而得到該目標平移值。
- 如申請專利範圍第9項所述之記憶體信號相位調整方法,其中所記錄的該相位平移之數值係為第一個正確讀取到該測試資料的相位平移之數值。
- 如申請專利範圍第9項所述之記憶體信號相位調整方法,其中該數值運算係為將所記錄的該相位平移之數值直接加上一特定值而得到該目標平移值。
- 如申請專利範圍第9項所述之記憶體信號相位調整方法,其中該產生該驗證結果之步驟包含:當驗證該測試資料呈現錯誤時,將該第一資料觸發信號進行相位平移,並再對該測試資料進行讀取。
- 一種記憶體信號相位調整方法,應用於一電子裝置中的一記憶體控制器和一動態隨機存取記憶體之間的資料存取,該相位調整方法包含下列步驟:因應該電子裝置呈現一預定狀態時,由該記憶體控制器對該動態隨機存取記憶體寫入一測試資料;產生一第一資料觸發信號;將該第一資料觸發信號進行相位平移,以對該測試資料進行讀取,並驗證以產生一驗證結果;產生一目標平移值,以回應於該驗證結果;以及將該第一資料觸發信號之相位平移該目標平移值,其中該預定狀態係為該電子裝置於運作時,該電子裝置內的一溫度感測器所感測之溫度呈現為過熱,且該記憶體控制器並無對該動態隨機存取記憶體進行存取。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098140169A TWI404339B (zh) | 2009-11-25 | 2009-11-25 | 記憶體信號相位調整方法 |
US12/954,636 US8495441B2 (en) | 2009-11-25 | 2010-11-25 | Method for adjusting memory signal phase |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098140169A TWI404339B (zh) | 2009-11-25 | 2009-11-25 | 記憶體信號相位調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201119236A TW201119236A (en) | 2011-06-01 |
TWI404339B true TWI404339B (zh) | 2013-08-01 |
Family
ID=44062986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098140169A TWI404339B (zh) | 2009-11-25 | 2009-11-25 | 記憶體信號相位調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8495441B2 (zh) |
TW (1) | TWI404339B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10115480B1 (en) * | 2017-07-03 | 2018-10-30 | Qualcomm Incorporated | Double data rate synchronous dynamic random access memory (“DDR SDRAM”) data strobe signal calibration |
CN113450866B (zh) | 2020-03-27 | 2022-04-12 | 长鑫存储技术有限公司 | 存储器测试方法 |
CN116564380B (zh) * | 2023-05-12 | 2023-11-24 | 上海奎芯集成电路设计有限公司 | Dram中门控脉冲信号的校正方法和装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717950A (en) * | 1985-10-17 | 1988-01-05 | Ampex Corporation | Signal phase control by memory cycle read/write groups unlock |
US6324485B1 (en) * | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
US6738918B2 (en) * | 1998-05-07 | 2004-05-18 | Kabushiki Kaisha Toshiba | High speed data transfer synchronizing system and method |
TW200721157A (en) * | 2005-08-03 | 2007-06-01 | Ingenia Technology Ltd | Memory access |
US7234069B1 (en) * | 2004-03-12 | 2007-06-19 | Altera Corporation | Precise phase shifting using a DLL controlled, multi-stage delay chain |
US7257036B2 (en) * | 2003-12-10 | 2007-08-14 | Realtek Semiconductor Corp. | Method and apparatus for storage device read phase auto-calibration |
US20080256282A1 (en) * | 2007-04-16 | 2008-10-16 | Zhendong Guo | Calibration of Read/Write Memory Access via Advanced Memory Buffer |
US7444535B2 (en) * | 2004-10-13 | 2008-10-28 | Via Technologies Inc. | Method and related apparatus for adjusting timing of memory signals |
US7444559B2 (en) * | 2004-01-28 | 2008-10-28 | Micron Technology, Inc. | Generation of memory test patterns for DLL calibration |
TW200941945A (en) * | 2007-12-14 | 2009-10-01 | Mosaid Technologies Inc | Clock reproducing and timing method in a system having a plurality of devices and memory controller with flexible data alignment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5251194A (en) * | 1989-04-17 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Techniques for controlling beam position and focus in optical disk drives |
DE102005007084B4 (de) * | 2005-02-16 | 2010-02-11 | Qimonda Ag | Integrierter Halbleiterspeicher mit einstellbarer interner Spannung |
US7855909B1 (en) * | 2007-04-10 | 2010-12-21 | Marvell International Ltd. | Calibrating page borders in a phase-change memory |
-
2009
- 2009-11-25 TW TW098140169A patent/TWI404339B/zh active
-
2010
- 2010-11-25 US US12/954,636 patent/US8495441B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717950A (en) * | 1985-10-17 | 1988-01-05 | Ampex Corporation | Signal phase control by memory cycle read/write groups unlock |
US6738918B2 (en) * | 1998-05-07 | 2004-05-18 | Kabushiki Kaisha Toshiba | High speed data transfer synchronizing system and method |
US6324485B1 (en) * | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
US7257036B2 (en) * | 2003-12-10 | 2007-08-14 | Realtek Semiconductor Corp. | Method and apparatus for storage device read phase auto-calibration |
US7444559B2 (en) * | 2004-01-28 | 2008-10-28 | Micron Technology, Inc. | Generation of memory test patterns for DLL calibration |
US7234069B1 (en) * | 2004-03-12 | 2007-06-19 | Altera Corporation | Precise phase shifting using a DLL controlled, multi-stage delay chain |
US7444535B2 (en) * | 2004-10-13 | 2008-10-28 | Via Technologies Inc. | Method and related apparatus for adjusting timing of memory signals |
TW200721157A (en) * | 2005-08-03 | 2007-06-01 | Ingenia Technology Ltd | Memory access |
US20080256282A1 (en) * | 2007-04-16 | 2008-10-16 | Zhendong Guo | Calibration of Read/Write Memory Access via Advanced Memory Buffer |
TW200941945A (en) * | 2007-12-14 | 2009-10-01 | Mosaid Technologies Inc | Clock reproducing and timing method in a system having a plurality of devices and memory controller with flexible data alignment |
Also Published As
Publication number | Publication date |
---|---|
US20110126062A1 (en) | 2011-05-26 |
TW201119236A (en) | 2011-06-01 |
US8495441B2 (en) | 2013-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10586585B2 (en) | Double data rate (DDR) memory controller apparatus and method | |
US9552853B2 (en) | Methods for calibrating a read data path for a memory interface | |
US7975164B2 (en) | DDR memory controller | |
US9672882B1 (en) | Conditional reference voltage calibration of a memory system in data transmisson | |
EP3649645A1 (en) | Double data rate synchronous dynamic random access memory ("ddr sdram") data strobe signal calibration | |
US20240029768A1 (en) | Offset calibration training method for adjusting data receiver offset and memory device therefor | |
TWI404339B (zh) | 記憶體信號相位調整方法 | |
KR20090045672A (ko) | 지연고정회로, 반도체 메모리 장치 및 그 동작방법 | |
US11923042B2 (en) | Apparatus, memory device, and method reducing clock training time | |
CN104766625B (zh) | 存储器信号相位调整方法 | |
JP2011253501A (ja) | 半導体装置 | |
JP6356837B1 (ja) | 半導体記憶装置および読出し方法 | |
US20240096384A1 (en) | Preamble detection circuit, operation method thereof, and memory device | |
JP6407653B2 (ja) | メモリ制御装置、半導体装置及び制御プログラム並びにメモリ制御装置の動作方法 | |
KR20240013635A (ko) | 데이터(dq) 리시버 오프셋을 조정하기 위한 오프셋 캘리브레이션 트레이닝 방법 및 메모리 장치 | |
JP2011232985A (ja) | アクセスタイミング調整装置 |