CN113764024B - 差分信号偏移校准电路及半导体存储器 - Google Patents

差分信号偏移校准电路及半导体存储器 Download PDF

Info

Publication number
CN113764024B
CN113764024B CN202010489144.3A CN202010489144A CN113764024B CN 113764024 B CN113764024 B CN 113764024B CN 202010489144 A CN202010489144 A CN 202010489144A CN 113764024 B CN113764024 B CN 113764024B
Authority
CN
China
Prior art keywords
phase
signal
phase difference
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010489144.3A
Other languages
English (en)
Other versions
CN113764024A (zh
Inventor
苏鹏洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Storage Technology (Xi'an) Co.,Ltd.
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010489144.3A priority Critical patent/CN113764024B/zh
Priority to PCT/CN2021/094240 priority patent/WO2021244274A1/zh
Publication of CN113764024A publication Critical patent/CN113764024A/zh
Priority to US17/712,390 priority patent/US11894853B2/en
Application granted granted Critical
Publication of CN113764024B publication Critical patent/CN113764024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请涉及一种差分信号偏移校准电路及半导体存储器。差分信号偏移校准电路可以通过相位检测电路获取差分信号之间的相位关系。相位调整控制电路可以根据差分信号之间的相位关系生成相位校准控制指令，以控制相位校准电路对输入的差分信号的相位偏移进行校准。差分信号偏移校准电路降低了PCB板中走线的设计难度，即通过电路设计即可实现对输入的差分信号相位偏移的自动检测及校准，提高了差分信号的质量，降低了成本。

Description

差分信号偏移校准电路及半导体存储器
技术领域
本申请涉及半导存储器技术领域，特别是涉及一种差分信号偏移校准电路及半导体存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器。传统方案中，DRAM中通过印刷电路板(Printed Circuit Board，PCB)上特殊设计的走线来保证输入差分信号的偏移量(skew)。
然而，随着DRAM系统复杂度和时钟频率的提高，PCB板的走线空间逐渐变窄，导致DRAM系统成本升高。
发明内容
基于此，有必要针对PCB板的走线空间变窄导致成本升高的问题，提供一种差分信号偏移校准电路及半导体存储器。
本申请提供一种差分信号偏移校准电路，包括：
相位校准电路，用于对差分信号的相位进行校准；
相位检测电路，其第一端与所述相位校准电路的输出端连接，用于对所述差分信号进行预设逻辑运算，以生成相位差脉冲信号，并根据所述差分信号和所述相位差脉冲信号获取所述差分信号的相位关系；以及
相位调整控制电路，其第一端与所述相位检测电路的第二端连接，其第二端与所述相位校准电路的控制端连接，用于接收所述相位关系，根据所述相位关系生成相位校准控制指令并发送至所述相位校准电路，以实现对所述差分信号的偏移校准。
在其中一个实施例中，所述相位检测电路包括：
第一检测电路，其第一端与所述相位校准电路的输出端连接，用于对所述差分信号进行所述预设逻辑运算，以生成第一相位差脉冲信号和第二相位差脉冲信号；以及
第二检测电路，其第一端与所述第一检测电路的第二端连接，其第二端与所述相位调整控制电路的第一端连接，用于比较所述第一相位差脉冲信号和所述第二相位脉冲信号的幅值，以获取所述相位关系，并将所述相位关系发送至所述相位调整控制电路。
在其中一个实施例中，所述第一检测电路包括：
第一逻辑单元，其第一端与所述相位校准电路的第一端连接，其第二端与所述相位校准电路的第二端连接，用于对所述差分信号中的第一信号和第二信号进行第一逻辑运算，以生成相位差信号，其中所述相位校准电路的第一端和所述相位校准电路的第二端共同形成所述相位校准电路的输出端；
相位延迟单元，其第一端与所述第一逻辑单元的第三端连接，用于对所述相位差信号进行相位延迟处理，以生成相位延迟信号；
第二逻辑单元，其第一端与所述相位校准电路的第一端连接，其第二端与所述相位延迟单元的第二端连接，用于对所述相位延迟信号和所述第一信号进行第二逻辑运算，以生成所述第一相位差脉冲信号；以及
第三逻辑单元，其第一端与所述相位校准电路的第二端连接，其第二端与所述相位延迟单元的第二端连接，用于对所述相位延迟信号和所述第二信号进行第三逻辑运算，以生成所述第二相位差脉冲信号。
在其中一个实施例中，所述第一逻辑单元包括或非门，和/或所述第二逻辑单元包括与门，和/或所述第三逻辑单元包括与门。
在其中一个实施例中，所述相位检测电路还包括：
可控存储电路，其第一端与所述相位校准电路的输出端连接，其第二端与所述第一检测电路的第二端连接，其第三端与所述第二检测电路的第一端连接，用于根据所述差分信号的周期，存储所述第一相位差脉冲信号和所述第二相位脉冲信号。
在其中一个实施例中，所述可控存储电路包括：
第一可控存储单元，其第一端与所述相位校准电路的第二端连接，其第二端与所述第二逻辑单元的第三端连接，其第三端与所述第二检测电路的第一端连接，用于根据所述第二信号的周期生成第一存储控制信号，接收并根据所述第一存储控制信号存储所述第一相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号；以及
第二可控存储单元，其第一端与所述相位校准电路的第一端连接，其第二端与所述第三逻辑单元的第三端连接，其第三端与所述第二检测电路的第一端连接，用于根据所述第一信号的周期生成第二存储控制信号，接收并根据所述第二存储控制信号存储所述第二相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号。
在其中一个实施例中，所述第一可控存储单元包括：
第一分频子单元，其第一端与所述相位校准电路的第二端连接，用于根据所述第二信号的周期生成所述第一存储控制信号；以及
第一存储子单元，其第一端与所述第二逻辑单元的第三端连接，其第二端与所述第一分频子单元的第二端连接，其第三端与所述第二检测电路的第一端连接，用于接收所述第一存储控制信号，并根据所述第一存储控制信号存储所述第一相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号。
在其中一个实施例中，所述第一存储子单元包括：
第一压控开关组件，其第一端与所述第二逻辑单元的第三端连接，其第二端与所述第一分频子单元的第二端连接，用于接收所述第一存储控制信号，并根据所述第一存储控制信号导通或关闭；
第二压控开关组件，其第一端与所述第一压控开关组件的第三端连接，其第二端与所述第一分频子单元的第二端连接，用于接收所述第一存储控制信号的反相信号，并根据所述第一存储控制信号的反相信号导通或关闭；以及
第一电容，其第一端与所述第一压控开关组件的第三端和所述第二检测电路的第一端分别连接，其第二端与所述第二压控开关组件的第三端和地分别连接，用于存储所述第一相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号。
在其中一个实施例中，所述第一存储子单元还包括：
第一二极管，其第一端与所述第一压控开关组件的第三端连接，其第二端与所述第二压控开关组件的第一端连接。
在其中一个实施例中，所述第二可控存储单元包括：
第二分频子单元，其第一端与所述相位校准电路的第一端连接，用于根据所述第一信号的周期生成所述第二存储控制信号；以及
第二存储子单元，其第一端与所述第三逻辑单元的第三端连接，其第二端与所述第二分频子单元的第二端连接，其第三端与所述第二检测电路的第一端连接，用于接收所述第二存储控制信号，并根据所述第二存储控制信号存储所述第二相位差脉冲信号，或泄放存储的所述第二相位差脉冲信号。
在其中一个实施例中，所述第二存储子单元包括：
第三压控开关组件，其第一端与所述第三逻辑单元的第三端连接，其第二端与所述第二分频子单元的第二端连接，用于接收所述第二存储控制信号，并根据所述第二存储控制信号导通或关闭；
第四压控开关组件，其第一端与所述第三压控开关组件的第三端连接，其第二端与所述第二分频子单元的第二端连接，用于接收所述第二存储控制信号的反相信号，并根据所述第二存储控制信号的反相信号导通或关闭；以及
第二电容，其第一端与所述第三压控开关组件的第三端和所述第二检测电路的第一端分别连接，其第二端与所述第四压控开关组件的第三端和地分别连接，用于存储所述第二相位差脉冲信号，或泄放存储的所述第二相位差脉冲信号。
在其中一个实施例中，所述第二存储子单元还包括：
第二二极管，其第一端与所述第三压控开关组件的第三端连接，其第二端与所述第四压控开关组件的第一端连接。
在其中一个实施例中，所述第二检测电路包括：
第一电压比较单元，其正相输入端与所述第一可控存储单元的第三端连接，其反相输入端与所述第二可控存储单元的第三端连接，用于比较所述第一相位差脉冲信号和所述第二相位差脉冲信号，以生成第一比较结果；以及
第二电压比较单元，其正相输入端与所述第二可控存储单元的第三端连接，其反相输入端与所述第一可控存储单元的第三端连接，用于比较所述第二相位差脉冲信号和所述第一相位差脉冲信号，以生成第二比较结果；
其中，所述第一比较结果和所述第二比较结果形成所述相位关系。
基于同一发明构思，本申请还提供一种半导体存储器，包括上述实施例任一所述的差分信号偏移校准电路。
差分信号偏移校准电路可以通过相位检测电路获取差分信号之间的相位关系。相位调整控制电路可以根据差分信号之间的相位关系生成相位校准控制指令，以控制相位校准电路对输入的差分信号的相位偏移进行校准。差分信号偏移校准电路降低了PCB板中走线的难度，即通过电路设计即可实现对输入的差分信号相位偏移的自动检测及校准，提高了差分信号的质量，降低了成本。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种差分信号偏移校准电路结构示意图；
图2为本申请实施例提供的一种差分信号偏移校准电路时序图；
图3为本申请实施例提供的另一种差分信号偏移校准电路时序图。
附图标号说明
100-差分信号偏移校准电路，10-相位校准电路，20-相位检测电路，210-第一检测电路，211-第一逻辑单元，212-相位延迟单元，213-第二逻辑单元，214-第三逻辑单元，220-第二检测电路，221-第一电压比较单元，222-第二电压比较单元，230-可控存储电路，231-第一可控存储单元，240-第一分频子单元，250-第一存储子单元，251-第一压控开关组件，252-第二压控开关组件，253-第一电容，254-第一二极管，232-第二可控存储单元，260-第二分频子单元，270-第二存储子单元，271-第三压控开关组件，272-第四压控开关组件，273-第二电容，274-第二二极管，30-相位调整控制电路。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参见图1，本申请提供一种差分信号偏移校准电路100。差分信号偏移校准电路100包括相位校准电路10、相位检测电路20以及相位调整控制电路30。
相位校准电路10用于对差分信号的相位进行校准。
相位检测电路20，其第一端与相位校准电路10的输出端连接，用于对差分信号进行预设逻辑运算，以生成相位差脉冲信号，并根据差分信号和相位差脉冲信号获取差分信号的相位关系。
相位调整控制电路30，其第一端与相位检测电路20的第二端连接，其第二端与相位校准电路10的控制端连接，用于接收相位关系，根据相位关系生成相位校准控制指令并发送至相位校准电路10，以实现对差分信号的偏移校准。
在其中一个实施例中，差分信号偏移校准电路100中输入的差分信号可以为但不仅限于差分时钟信号(CK_t，CK_c)或差分数据选通信号(DQS_t，DQS_c)。当差分信号首次接入差分信号偏移校准电路100时，可以首先通过相位检测电路20对差分信号的相位进行检测。相位检测电路20可以根据差分信号之间的相位偏移生成相位差脉冲信号，并根据差分信号和相位差脉冲信号判断差分信号之间的相位关系，同时可以将不同的相位关系转化为不同的高/低电平信号组合进行输出。相位调整控制电路30可以包括可调延迟控制逻辑单元，可调延迟控制逻辑单元可以根据相位检测电路20输出的高/低电平信号组合，判断差分信号之间的相位偏移情况，并生成相应的相位校准控制指令发送至相位校准电路10。
在其中一个实施例中，相位校准电路10可以包括两个可调延迟单元，每个可调延迟单元控制差分信号中的一个信号，即每个可调延迟单元可以根据相位调整控制电路30发送的相位校准控制指令分别调整对应的差分信号的相位延迟，以实现对差分信号相位偏移的校准。
可以理解，差分信号偏移校准电路100可以通过相位检测电路20获取差分信号之间的相位关系。相位调整控制电路30可以根据差分信号之间的相位关系生成相位校准控制指令，以控制相位校准电路10对输入的差分信号的相位偏移进行校准。差分信号偏移校准电路100降低了PCB板中走线设计的难度，即通过电路设计即可实现对输入的差分信号相位偏移的自动检测及校准，提高了差分信号的质量，降低了成本。
在其中一个实施例中，相位检测电路20包括第一检测电路210和第二检测电路220。
第一检测电路210，其第一端与相位校准电路10的输出端连接，用于对差分信号进行预设逻辑运算，以生成第一相位差脉冲信号和第二相位差脉冲信号。本实施例中，第一检测电路210的第一端可以为信号输入端，第二端可以为信号输出端。可以理解，第一相位差脉冲信号和第二相位差脉冲信号包括差分信号之间的相位差的信息，可以用于对差分信号之间的相位关系进行判断。
第二检测电路220，其第一端与第一检测电路210的第二端连接，其第二端与相位调整控制电路30的第一端连接，用于比较第一相位差脉冲信号和第二相位脉冲信号的幅值，以获取相位关系，并将相位关系发送至相位调整控制电路30。本实施例中，第二检测电路220的第一端可以为信号输入端，第二端可以为信号输出端。可以理解，由于第一相位差脉冲信号和第二相位差脉冲信号可以反应差分信号之间的相位差，故通过比较第一相位差脉冲信号和第二相位差脉冲信号的幅值，可以得到差分信号之间的相位关系，即超前、滞后或者反相的相位关系。
在其中一个实施例中，第二检测电路220可以将差分信号之间相位关系转化为高电平和/或低电平之间的组合，并发送至相位调整控制电路30。
请一并参见图2，在其中一个实施例中，第一检测电路210包括第一逻辑单元211、相位延迟单元212、第二逻辑单元213以及第三逻辑单元214。
第一逻辑单元211，其第一端与相位校准电路10的第一端连接，其第二端与相位校准电路10的第二端连接，用于对差分信号中的第一信号和第二信号进行第一逻辑运算，以生成相位差信号，其中相位校准电路10的第一端和相位校准电路10的第二端共同形成相位校准电路10的输出端。本实施例中，第一逻辑单元211的第一端和第二端可以为信号输入端，第三端可以为信号输出端。
在其中一个实施例中，第一逻辑单元211可以为逻辑或非单元，即可以包括或非门，故第一逻辑运算可以为逻辑或非运算。本实施例中，通过对第一信号和第二信号进行逻辑或非运算，可以检测出第一信号和第二信号之间的相位延迟量，参见图2中相位差信号时序图。
相位延迟单元212，其第一端与第一逻辑单元211的第三端连接，用于对相位差信号进行相位延迟处理，以生成相位延迟信号。本实施例中，相位延迟单元212的第一端可以为信号输入端，第二端可以为信号输出端。
在其中一个实施例中，相位延迟单元212可以包括但不限于延迟线，以实现对输入的相位差信号进行延迟。通过设置相位延迟单元212，可以生成相位延迟信号。本实施例中，相位延迟单元212可以将相位差信号的延迟控制在预设范围内，以便将相位差信号转化为相位差脉冲信号，参见图2中相位延迟信号时序图。
第二逻辑单元213，其第一端与相位校准电路10的第一端连接，其第二端与相位延迟单元212的第二端连接，用于对相位延迟信号和第一信号进行第二逻辑运算，以生成第一相位差脉冲信号。本实施例中，第二逻辑单元213的第一端和第二端可以为信号输入端，第三端可以为信号输出端。
在其中一个实施例中，第二逻辑单元213可以为逻辑与单元，即可以包括与门，故第二逻辑运算可以为逻辑与运算。本实施例中，第二逻辑单元213可以对第一信号和相位延迟信号进行逻辑与运算，参见图2中第一相位差脉冲信号时序图。
第三逻辑单元214，其第一端与相位校准电路10的第二端连接，其第二端与相位延迟单元212的第二端连接，用于对相位延迟信号和第二信号进行第三逻辑运算，以生成第二相位差脉冲信号。本实施例中，第三逻辑单元214的第一端和第二端可以为信号输入端，第三端可以为信号输出端。
在其中一个实施例中，第三逻辑单元214可以为逻辑与单元，即可以包括与门，故第三逻辑运算可以为逻辑与运算。本实施例中，第三逻辑单元214可以对第二信号和相位延迟信号进行逻辑与运算，参见图2中第二相位差脉冲信号时序图。可以理解，第一相位差脉冲信号和第二相位差脉冲信号中包括了第一信号和第二信号之间的相位关系信息，可以用于判断第一信号和第二信号之间的相位关系。
在其中一个实施例中，第一检测电路210中的第一逻辑单元211可以获取差分信号之间的相位延迟量，相位延迟单元212、第二逻辑单元213以及第三逻辑单元214可以获取第一相位差脉冲信号和第二相位差脉冲信号。第二检测电路220可以比较第一相位差脉冲信号和第二相位差脉冲信号的幅值，以获取差分信号之间的超前、滞后或者反相的相位关系。因此，相位调整控制电路30可以根据相位延迟量和相位关系生成相位校准控制指令，发送相位校准控制指令至相位校准电路10，即可实现对差分信号的偏移校准。
在其中一个实施例中，相位检测电路20还包括可控存储电路230，其第一端与相位校准电路10的输出端连接，其第二端与第一检测电路210的第二端连接，其第三端与第二检测电路220的第一端连接，用于根据差分信号的周期，存储第一相位差脉冲信号和第二相位脉冲信号。本实施例中，可控存储电路230的第一端和第二端可以为信号输入端，第三端可以为信号输出端。
在其中一个实施例中，由于第一检测电路210输出的反应差分信号之间的相位差的信号为脉冲信号，即第一相位差脉冲信号和第二相位差脉冲信号，而单个脉冲信号不利于差分信号相位关系的提取。因此，通过设置可控存储电路230，可以存储多个第一相位差脉冲信号和多个第二相位脉冲信号，提高第二检测电路220获取的差分信号的相位关系的准确性，从而提高差分信号偏移校准电路100的校准精度。
在其中一个实施例中，可控存储电路230包括第一可控存储单元231和第二可控存储单元232。
第一可控存储单元231，其第一端与相位校准电路10的第二端连接，其第二端与第二逻辑单元213的第三端连接，其第三端与第二检测电路220的第一端连接，用于根据第二信号的周期生成第一存储控制信号，接收并根据第一存储控制信号存储第一相位差脉冲信号，或泄放存储的第一相位差脉冲信号。本实施例中，第一可控存储单元231的第一端和第二端可以为信号输入端，第三端可以为信号输出端。
第二可控存储单元232，其第一端与相位校准电路10的第一端连接，其第二端与第三逻辑单元214的第三端连接，其第三端与第二检测电路220的第一端连接，用于根据第一信号的周期生成第二存储控制信号，接收并根据第二存储控制信号存储第二相位差脉冲信号，或泄放存储的第一相位差脉冲信号。本实施例中，第二可控存储单元232的第一端和第二端可以为信号输入端，第三端可以为信号输出端。
在其中一个实施例中，第一可控存储单元231包括第一分频子单元240以及第一存储子单元250。
第一分频子单元240，其第一端与相位校准电路10的第二端连接，用于根据第二信号的周期生成第一存储控制信号。本实施例中，第一分频子单元240的第一端可以为信号输入端，第二端可以为信号输出端。
在其中一个实施例中，第一分频子单元240可以包括可调分频电路，可调分频电路的设置可以扩大差分信号偏移校准电路的频率覆盖范围。由于第一分频子单元240根据第二信号的周期生成第一存储控制信号，故可调分频电路可以输出频率为第二信号频率整数分之一的信号作为第一存储控制信号，请参见图2中第一存储控制信号时序图。可以理解，第一存储控制信号的具体频率可以根据实际需要进行设置，例如图2中的两个第一存储控制信号时序，其中一个第一存储控制信号的频率为第二信号的频率的二分之一，另一个第一存储控制信号的频率为第二信号频率的四分之一。
可以理解，由于第一存储控制信号的频率决定第一存储控制信号的周期，第一存储控制信号的周期越长，第一存储子单元250可以存储的第一相位脉冲信号的个数越多，差分信号偏移校准电路的校准精度越高。但是，第一存储控制信号的周期过长会导致差分信号偏移校准电路的处理速度变慢。因此，在选取第一存储控制信号的具体频率时可以综合考虑差分信号偏移校准电路的处理速度和差分信号偏移校准电路的校准精度。
第一存储子单元250，其第一端与第二逻辑单元213的第三端连接，其第二端与第一分频子单元240的第二端连接，其第三端与第二检测电路220的第一端连接，用于接收第一存储控制信号，并根据第一存储控制信号存储第一相位差脉冲信号，或泄放存储的第一相位差脉冲信号。本实施例中，第一存储子单元250的第一端和第二端为信号输入端，第三端为信号输出端。
在其中一个实施例中，第一存储子单元250包括第一压控开关组件251、第二压控开关组件252以及第一电容253。
第一压控开关组件251，其第一端与第二逻辑单元213的第三端连接，其第二端与第一分频子单元240的第二端连接，用于接收第一存储控制信号，并根据第一存储控制信号导通或关闭。本实施例中，第一压控开关组件251的第一端可以为信号输入端，第二端可以为控制端，第三端可以为信号输出端。
第二压控开关组件252，其第一端与第一压控开关组件251的第三端连接，其第二端与第一分频子单元240的第二端连接，用于接收第一存储控制信号的反相信号，并根据第一存储控制信号的反相信号导通或关闭。本实施例中，第二压控开关组件252的第一端可以为信号输入端，第二端可以为控制端，第三端可以为信号输出端。
在其中一个实施例中，第二压控开关组件252可以包括逻辑非单元，即非门。第一分频子单元240经第二端输出的第一存储控制信号经过非门后可以得到第一存储控制信号的反相信号。第二压控开关组件252从而可以根据第一存储控制信号的反相信号导通或关闭。
第一电容253，其第一端与第一压控开关组件251的第三端和第二检测电路220的第一端分别连接，其第二端与第二压控开关组件252的第三端和地分别连接，用于存储第一相位差脉冲信号，或泄放存储的第一相位差脉冲信号。
在其中一个实施例中，第一压控开关组件251可以接收第一存储控制信号，并根据第一存储控制信号导通或关闭。例如，当第一存储控制信号为高电平时，第一压控开关组件251导通，第二压控开关组件252关闭，第二逻辑单元213经其第三端输出第一相位差脉冲信号至第一电容253，即第一电容253充电。当第一存储信号为低电平时，第一压控开关组件251关闭，第二压控开关组件252导通，第一电容253经其第一端将存储的第一相位差脉冲信号泄放。
在其中一个实施例中，第一存储子单元250还包括第一二极管254，其第一端与第一压控开关组件251的第三端连接，其第二端与第二压控开关组件252的第一端连接。本实施例中，第一二极管254的第一端可以为信号输入端，第二端可以为信号输出端。可以理解，第一二极管254可以限制电信号的流向。相比于传统方案中的积分电路，第一二极管254以及第二二极管274的设置可以提高第一相位差脉冲信号和第二相位差脉冲信号的识别速度，还可以增大第一相位差脉冲信号和第二相位差脉冲信号之间的的差异，保证差分信号偏移校准电路的最终校准精度。
在其中一个实施例中，第二可控存储单元232包括第二分频子单元260以及第二存储子单元270。
第二分频子单元260，其第一端与相位校准电路10的第一端连接，用于根据第一信号的周期生成第二存储控制信号。
第二存储子单元270，其第一端与第三逻辑单元214的第三端连接，其第二端与第二分频子单元260的第二端连接，其第三端与第二检测电路220的第一端连接，用于接收第二存储控制信号，并根据第二存储控制信号存储第二相位差脉冲信号，或泄放存储的第二相位差脉冲信号。
可以理解，第二分频子单元260可以与上述任一实施例中的第一分频子单元240相同，第二存储子单元270可以与上述任一实施例中的第一存储子单元250相同，在此不再赘述。
在其中一个实施例中，第二存储子单元270包括第三压控开关组件271、第四压控开关组件272以及第二电容273。
第三压控开关组件271，其第一端与第三逻辑单元214的第三端连接，其第二端与第二分频子单元260的第二端连接，用于接收第二存储控制信号，并根据第二存储控制信号导通或关闭。
第四压控开关组件272，其第一端与第三压控开关组件271的第三端连接，其第二端与第二分频子单元260的第二端连接，用于接收第二存储控制信号的反相信号，并根据第二存储控制信号的反相信号导通或关闭。
第二电容273，其第一端与第三压控开关组件271的第三端和第二检测电路220的第一端分别连接，其第二端与第四压控开关组件272的第三端和地分别连接，用于存储第二相位差脉冲信号，或泄放存储的第二相位差脉冲信号。
在其中一个实施例中，第二存储子单元270还包括第二二极管274，其第一端与第三压控开关组件271的第三端连接，其第二端与第四压控开关组件272的第一端连接。
可以理解，第三压控开关组件271可以与上述任一实施例中的第一压控开关组件251相同，第四压控开关组件272可以与上述任一实施例中的第二压控开关组件252相同，第二电容273可以与上述任一实施例中的第一电容253相同，第二二极管274可以与上述任一实施例中的第一二极管254相同，在此不再赘述。
在其中一个实施例中，第二检测电路220包括第一电压比较单元221和第二电压比较单元222。
第一电压比较单元221，其正相输入端与第一可控存储单元231的第三端连接，其反相输入端与第二可控存储单元232的第三端连接，用于比较第一相位差脉冲信号和第二相位差脉冲信号，以生成第一比较结果。
第二电压比较单元222，其正相输入端与第二可控存储单元232的第三端连接，其反相输入端与第一可控存储单元231的第三端连接，用于比较第二相位差脉冲信号和第一相位差脉冲信号，以生成第二比较结果。其中，第一比较结果和第二比较结果形成相位关系。在其中一个实施例中，第一电压比较单元221和第二电压比较单元222均可以为电压比较器，其具有结构简单、检测速度快以及适用频率广等多种优点。
在其中一个实施例中，请参见图2，当第一电压比较单元221输出为高电平，第二电压比较单元222输出为低电平时，则对第二信号进行延迟。请参见图3，当第一电压比较单元221输出为低电平，第二电压比较单元222输出为高电平时，对第一信号延迟。可以理解，当第一电压比较单元221和第二电压比较单元222的输出均为低电平时，则第二信号和第一信号的相位关系为反相，即二者相位完全相反，此时不需要进行相位延迟调整。
基于同一发明构思，本申请还提供一种半导体存储器。半导体存储器包括上述实施例任一所述的差分信号偏移校准电路，在此不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种差分信号偏移校准电路，其特征在于，包括：
相位校准电路，用于对差分信号的相位进行校准；
相位检测电路，其第一端与所述相位校准电路的输出端连接，用于对所述差分信号进行预设逻辑运算，以生成相位差脉冲信号，并根据所述差分信号和所述相位差脉冲信号获取所述差分信号的相位关系；以及
相位调整控制电路，其第一端与所述相位检测电路的第二端连接，其第二端与所述相位校准电路的控制端连接，用于接收所述相位关系，根据所述相位关系生成相位校准控制指令并发送至所述相位校准电路，以实现对所述差分信号的偏移校准；
所述相位检测电路包括：
第一检测电路，其第一端与所述相位校准电路的输出端连接，用于对所述差分信号进行所述预设逻辑运算，以生成第一相位差脉冲信号和第二相位差脉冲信号；以及
第二检测电路，其第一端与所述第一检测电路的第二端连接，其第二端与所述相位调整控制电路的第一端连接，用于比较所述第一相位差脉冲信号和所述第二相位差脉冲信号的幅值，以获取所述相位关系，并将所述相位关系发送至所述相位调整控制电路；
所述第一检测电路包括：
第一逻辑单元，其第一端与所述相位校准电路的第一端连接，其第二端与所述相位校准电路的第二端连接，用于对所述差分信号中的第一信号和第二信号进行第一逻辑运算，以生成相位差信号，其中所述相位校准电路的第一端和所述相位校准电路的第二端共同形成所述相位校准电路的输出端；
相位延迟单元，其第一端与所述第一逻辑单元的第三端连接，用于对所述相位差信号进行相位延迟处理，以生成相位延迟信号；
第二逻辑单元，其第一端与所述相位校准电路的第一端连接，其第二端与所述相位延迟单元的第二端连接，用于对所述相位延迟信号和所述第一信号进行第二逻辑运算，以生成所述第一相位差脉冲信号；以及
第三逻辑单元，其第一端与所述相位校准电路的第二端连接，其第二端与所述相位延迟单元的第二端连接，用于对所述相位延迟信号和所述第二信号进行第三逻辑运算，以生成所述第二相位差脉冲信号。
2.根据权利要求1所述的差分信号偏移校准电路，其特征在于，所述第一逻辑单元包括或非门，和/或所述第二逻辑单元包括与门，和/或所述第三逻辑单元包括与门。
3.根据权利要求1所述的差分信号偏移校准电路，其特征在于，所述相位检测电路还包括：
可控存储电路，其第一端与所述相位校准电路的输出端连接，其第二端与所述第一检测电路的第二端连接，其第三端与所述第二检测电路的第一端连接，用于根据所述差分信号的周期，存储所述第一相位差脉冲信号和所述第二相位脉冲信号。
4.根据权利要求3所述的差分信号偏移校准电路，其特征在于，所述可控存储电路包括：
第一可控存储单元，其第一端与所述相位校准电路的第二端连接，其第二端与所述第二逻辑单元的第三端连接，其第三端与所述第二检测电路的第一端连接，用于根据所述第二信号的周期生成第一存储控制信号，接收并根据所述第一存储控制信号存储所述第一相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号；以及
第二可控存储单元，其第一端与所述相位校准电路的第一端连接，其第二端与所述第三逻辑单元的第三端连接，其第三端与所述第二检测电路的第一端连接，用于根据所述第一信号的周期生成第二存储控制信号，接收并根据所述第二存储控制信号存储所述第二相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号。
5.根据权利要求4所述的差分信号偏移校准电路，其特征在于，所述第一可控存储单元包括：
第一分频子单元，其第一端与所述相位校准电路的第二端连接，用于根据所述第二信号的周期生成所述第一存储控制信号；以及
第一存储子单元，其第一端与所述第二逻辑单元的第三端连接，其第二端与所述第一分频子单元的第二端连接，其第三端与所述第二检测电路的第一端连接，用于接收所述第一存储控制信号，并根据所述第一存储控制信号存储所述第一相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号。
6.根据权利要求5所述的差分信号偏移校准电路，其特征在于，所述第一存储子单元包括：
第一压控开关组件，其第一端与所述第二逻辑单元的第三端连接，其第二端与所述第一分频子单元的第二端连接，用于接收所述第一存储控制信号，并根据所述第一存储控制信号导通或关闭；
第二压控开关组件，其第一端与所述第一压控开关组件的第三端连接，其第二端与所述第一分频子单元的第二端连接，用于接收所述第一存储控制信号的反相信号，并根据所述第一存储控制信号的反相信号导通或关闭；以及
第一电容，其第一端与所述第一压控开关组件的第三端和所述第二检测电路的第一端分别连接，其第二端与所述第二压控开关组件的第三端和地分别连接，用于存储所述第一相位差脉冲信号，或泄放存储的所述第一相位差脉冲信号。
7.根据权利要求6所述的差分信号偏移校准电路，其特征在于，所述第一存储子单元还包括：
第一二极管，其第一端与所述第一压控开关组件的第三端连接，其第二端与所述第二压控开关组件的第一端连接。
8.根据权利要求4所述的差分信号偏移校准电路，其特征在于，所述第二可控存储单元包括：
第二分频子单元，其第一端与所述相位校准电路的第一端连接，用于根据所述第一信号的周期生成所述第二存储控制信号；以及
第二存储子单元，其第一端与所述第三逻辑单元的第三端连接，其第二端与所述第二分频子单元的第二端连接，其第三端与所述第二检测电路的第一端连接，用于接收所述第二存储控制信号，并根据所述第二存储控制信号存储所述第二相位差脉冲信号，或泄放存储的所述第二相位差脉冲信号。
9.根据权利要求8所述的差分信号偏移校准电路，其特征在于，所述第二存储子单元包括：
第三压控开关组件，其第一端与所述第三逻辑单元的第三端连接，其第二端与所述第二分频子单元的第二端连接，用于接收所述第二存储控制信号，并根据所述第二存储控制信号导通或关闭；
第四压控开关组件，其第一端与所述第三压控开关组件的第三端连接，其第二端与所述第二分频子单元的第二端连接，用于接收所述第二存储控制信号的反相信号，并根据所述第二存储控制信号的反相信号导通或关闭；以及
第二电容，其第一端与所述第三压控开关组件的第三端和所述第二检测电路的第一端分别连接，其第二端与所述第四压控开关组件的第三端和地分别连接，用于存储所述第二相位差脉冲信号，或泄放存储的所述第二相位差脉冲信号。
10.根据权利要求9所述的差分信号偏移校准电路，其特征在于，所述第二存储子单元还包括：
第二二极管，其第一端与所述第三压控开关组件的第三端连接，其第二端与所述第四压控开关组件的第一端连接。
11.根据权利要求4所述的差分信号偏移校准电路，其特征在于，所述第二检测电路包括：
第一电压比较单元，其正相输入端与所述第一可控存储单元的第三端连接，其反相输入端与所述第二可控存储单元的第三端连接，用于比较所述第一相位差脉冲信号和所述第二相位差脉冲信号，以生成第一比较结果；以及
第二电压比较单元，其正相输入端与所述第二可控存储单元的第三端连接，其反相输入端与所述第一可控存储单元的第三端连接，用于比较所述第二相位差脉冲信号和所述第一相位差脉冲信号，以生成第二比较结果；
其中，所述第一比较结果和所述第二比较结果形成所述相位关系。
12.一种半导体存储器，其特征在于，包括如权利要求1~11中任一项所述的差分信号偏移校准电路。
CN202010489144.3A 2020-06-02 2020-06-02 差分信号偏移校准电路及半导体存储器 Active CN113764024B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010489144.3A CN113764024B (zh) 2020-06-02 2020-06-02 差分信号偏移校准电路及半导体存储器
PCT/CN2021/094240 WO2021244274A1 (zh) 2020-06-02 2021-05-18 差分信号偏移校准电路及半导体存储器
US17/712,390 US11894853B2 (en) 2020-06-02 2022-04-04 Differential signal skew calibration circuit and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010489144.3A CN113764024B (zh) 2020-06-02 2020-06-02 差分信号偏移校准电路及半导体存储器

Publications (2)

Publication Number Publication Date
CN113764024A CN113764024A (zh) 2021-12-07
CN113764024B true CN113764024B (zh) 2023-07-07

Family

ID=78782708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010489144.3A Active CN113764024B (zh) 2020-06-02 2020-06-02 差分信号偏移校准电路及半导体存储器

Country Status (3)

Country Link
US (1) US11894853B2 (zh)
CN (1) CN113764024B (zh)
WO (1) WO2021244274A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115051693B (zh) * 2022-08-11 2022-11-04 睿力集成电路有限公司 一种偏移校准电路及存储器
CN115312092B (zh) * 2022-10-09 2022-12-27 合肥奎芯集成电路设计有限公司 门控数据选通信号生成电路及其信号生成方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895171A1 (fr) * 2005-12-16 2007-06-22 Atmel Grenoble Soc Par Actions Circuit electronique a compensation de decalage intrinseque de paires diffentielles
CN101447795A (zh) * 2007-11-27 2009-06-03 锐迪科微电子（上海）有限公司 低中频数字接收机及其调频方法
CN101926121A (zh) * 2008-02-01 2010-12-22 拉姆伯斯公司 具有增强的时钟和数据恢复的接收器
JP2011254218A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp 位相差検出回路、定遅延時間周波数分周回路、および位相同期回路
CN104283560A (zh) * 2014-10-15 2015-01-14 朱从益 一种无采保流水线adc时钟偏移校准电路及其控制方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032985A (ja) 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体記憶装置
US7085337B2 (en) * 2003-09-30 2006-08-01 Keyeye Communications Adaptive per-pair skew compensation method for extended reach differential transmission
US7187221B2 (en) 2004-06-30 2007-03-06 Infineon Technologies Ag Digital duty cycle corrector
US7493509B2 (en) * 2004-12-10 2009-02-17 Ati Technologies Ulc Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
US7352204B2 (en) * 2005-05-13 2008-04-01 Warpspeed Chips, Llc Automatic skew correction for differential signals
US7233170B2 (en) * 2005-08-25 2007-06-19 International Business Machines Corporation Programmable driver delay
US7362107B2 (en) * 2005-11-08 2008-04-22 Mediatek Inc. Systems and methods for automatically eliminating imbalance between signals
TWI311320B (en) * 2006-12-01 2009-06-21 Realtek Semiconductor Corp Circuit and method for calibrating data control signal
CN101425988B (zh) * 2007-10-31 2012-09-05 华为技术有限公司 消除差分传输时延差的方法及系统
KR101043997B1 (ko) * 2009-05-06 2011-06-24 포항공과대학교 산학협력단 저전압용 디지털 차동 신호 송신기 회로
CN101989466B (zh) * 2009-08-03 2013-05-01 凌阳科技股份有限公司 应用于同步动态随机存取内存接口的数据截取及时序漂移侦测的装置及方法
US7893746B1 (en) * 2009-10-14 2011-02-22 Texas Instruments Incorporated High speed intra-pair de-skew circuit
KR101156032B1 (ko) * 2009-12-29 2012-06-18 에스케이하이닉스 주식회사 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법
US8350598B2 (en) * 2011-04-20 2013-01-08 Nanya Technology Corp. Multi-stage receiver
KR102087235B1 (ko) 2013-09-24 2020-03-11 에스케이하이닉스 주식회사 위상 감지 장치 및 위상 감지 방법
CN104734695B (zh) 2013-12-24 2018-05-04 澜起科技（上海）有限公司 信号发生器、电子系统以及产生信号的方法
JP6209978B2 (ja) * 2014-01-24 2017-10-11 富士通株式会社 メモリコントローラ，情報処理装置及び基準電圧調整方法
CN204142828U (zh) 2014-08-13 2015-02-04 珠海优特电力科技股份有限公司 高压带电显示装置
US20160065195A1 (en) * 2014-08-28 2016-03-03 Qualcomm Incorporated Multiphase oscillating signal generation and accurate fast frequency estimation
JP2017028489A (ja) * 2015-07-22 2017-02-02 富士通株式会社 スキュー補正回路、電子装置及びスキュー補正方法
KR20180046429A (ko) 2016-10-27 2018-05-09 삼성전자주식회사 오프셋을 제거하는 지연 고정 루프 및 이를 포함하는 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895171A1 (fr) * 2005-12-16 2007-06-22 Atmel Grenoble Soc Par Actions Circuit electronique a compensation de decalage intrinseque de paires diffentielles
CN101447795A (zh) * 2007-11-27 2009-06-03 锐迪科微电子（上海）有限公司 低中频数字接收机及其调频方法
CN101926121A (zh) * 2008-02-01 2010-12-22 拉姆伯斯公司 具有增强的时钟和数据恢复的接收器
JP2011254218A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp 位相差検出回路、定遅延時間周波数分周回路、および位相同期回路
CN104283560A (zh) * 2014-10-15 2015-01-14 朱从益 一种无采保流水线adc时钟偏移校准电路及其控制方法

Also Published As

Publication number Publication date
US20220224345A1 (en) 2022-07-14
US11894853B2 (en) 2024-02-06
WO2021244274A1 (zh) 2021-12-09
CN113764024A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
US7457191B2 (en) Apparatus and method of generating output enable signal for semiconductor memory apparatus
US8917130B2 (en) Semiconductor device including a delay locked loop circuit
CN113764024B (zh) 差分信号偏移校准电路及半导体存储器
US8042015B2 (en) High-speed semiconductor memory test device
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
US9413347B1 (en) Duty cycle correction apparatus
US20120008433A1 (en) Semiconductor memory device
US8729940B2 (en) Delay locked loop circuit and semiconductor device having the same
CN108008763B (zh) 时钟发生电路以及使用其的半导体器件和系统
US7649802B2 (en) Method for controlling time point for data output in synchronous memory device
US6373301B1 (en) Fast-locking dual rail digital delayed locked loop
US7872515B1 (en) Phase interpolation device and slew rate control device thereof
US11955971B2 (en) Integrated transmitter slew rate calibration
US9135980B2 (en) Memory control circuit and method of controlling data reading process of memory module
KR102695012B1 (ko) 반도체 장치를 테스트하기 위한 클럭 변환 방법 및 이를 포함하는 클럭 변환기 및 테스트 시스템
KR100919243B1 (ko) 주파수 대역에 적응적인 코오스 락 타임을 갖는 ｄｌｌ회로 및 이를 구비하는 반도체 메모리 장치
US7633832B2 (en) Circuit for outputting data of semiconductor memory apparatus
US9224443B2 (en) Semiconductor devices and electronic systems including the same
EP1968070A1 (en) Memory controller
US8514005B2 (en) Circuit and method for generating multiphase clock signals and corresponding indication signals
US11888486B2 (en) High resolution phase correcting circuit and phase interpolating device
KR20110043988A (ko) 넓은 주파수 범위에 걸쳐서 동작되고 소비 전류를 줄일 수 있는 지연 동기 루프를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231207

Address after: 710076 Room 0801 and 0809, 8th Floor, East Building, Singapore Tengfei Kehui City, No. 88 Tiangu 7th Road, High tech Zone, Xi'an City, Shaanxi Province

Patentee after: Changxin Storage Technology (Xi'an) Co.,Ltd.

Address before: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc.

TR01 Transfer of patent right