KR101156032B1

KR101156032B1 - 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법

Info

Publication number: KR101156032B1
Application number: KR1020090133391A
Authority: KR
Inventors: 이지왕; 김용주; 송희웅; 오익수; 김형수; 황태진; 최해랑; 장재민; 박창근
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2009-12-29
Filing date: 2009-12-29
Publication date: 2012-06-18
Also published as: US8436666B2; KR20110076640A; CN102111142B; CN102111142A; US20110156772A1

Abstract

출력신호를 피드백(feedback)하여 출력신호의 특성(슬루, 딜레이, 듀티 등)을 조절하는 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법에 관한 것으로, 반도체 집적회로의 내부회로에서 생성된 차동 신호를 외부회로로 출력하기 위한 출력부와, 출력부로부터 출력되는 차동 신호를 피드백하기 위한 피드백부와, 피드백된 차동 신호의 타이밍 에러(timing error)를 검출하기 위한 검출부와, 검출부의 검출결과에 따라 내부회로에서 생성된 차동 신호의 타이밍을 조절하기 위한 조절부를 구비하는 반도체 집적회로의 인터페이스 장치가 제공된다.

인터페이스, 전압레벨, 트랜스미터, 타이밍 에러

Description

반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법{SEMICONDUCTOR INTEGRATED CIRCUIT FOR INTERFACE APPARATUS AND INTERFACING METHOD THEREOF}

본 발명은 반도체 집적회로 설계에 관한 것으로, 특히 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법에 관한 것이다.

최근 반도체 집적회로(Integrated Circuit; IC)는 높은 집적도와 저소비전력, 높은 동작속도를 요구하고 있다. 이와 같은 요구조건을 만족하기 위해 반도체 집적회로의 내부에는 외부회로와 정/부 신호를 송수신하기 위한 인터페이스 장치가 구비된다. 여기서, 정/부 신호는 정/부 데이터 신호, 정/부 어드레스 신호, 정/부 커맨드 신호 등을 말한다.

반도체 집적회로의 인터페이스 장치는 외부회로에서 정/부 신호를 받아들이기 위한 다수개의 입력버퍼(receiver; Rx)를 포함하는 입력부로만 구성되거나, 또는 외부회로로 정/부 신호를 출력하기 위한 다수개의 출력버퍼(transmitter; Tx)를 포함하는 출력부로만 구성되거나, 또는 다수개의 입/출력버퍼(Tx, Rx)를 모두 포함 하는 양방향(bi-directional) 입/출력부로 구성될 수 있다. 일반적으로 설계자동화를 위해 입력부, 출력부, 및 양방향 입/출력부들은 패드(pad)와 함께 구성된다.

그러나, 출력부와 양방향 입/출력부로 구성된 종래의 반도체 집적회로의 인터페이스 장치에는 다음과 같은 문제점이 있다.

출력부를 통하여 출력되는 정/부 신호의 'Vox'가 일정 범위를 벗어나게 되면, 외부회로의 입력부에서 비트 에러(bit error)를 유발하는 문제점이 발생한다. 여기서, 'Vox'는 출력부를 통하여 출력되는 정/부 신호에 대한 크로스 포인트(cross point)의 전압 레벨(voltage level)을 말한다.

그런데 종래에는 'Vox'를 직접적으로 검출하는 방법이 존재하지 않아 지터(jitter)를 검출함으로써 'Vox'를 간접적으로 검출하고 있다. 이는 'Vox'를 타임 도메인(time domain)으로 환산하면 지터가 되는데, 스윙 레벨(swing level)이 전원전압(VDD)과 접지전압(VSS) 사이에서 결정되어 있는 정/부 신호의 크로스 포인트(cross point)가 어긋났다는 것은 타이밍 에러(timing error)가 발생했다는 것과 동일하기 때문이다. 따라서, 지터를 검출하면 'Vox'를 간접적으로 검출할 수 있는 것이다.

종래에는 출력부를 통해 출력되는 정/부 신호의 지터를 검출하기 위해 인터폴레이션(interpolation)하여 오버샘플링(oversampling)하는 방법을 사용하였다. 하지만, 인터폴레이션 및 오버샘플링 과정이 복잡하여 출력부에서는 이를 간단히 구현하기가 쉽지 않은 문제점이 있다. 아울러 출력부는 특성상 큰 부피를 차지하고, 그에 따라 전력소모도 상당히 큰 회로로 구성되기 때문에, 입력부를 통해 집적 회로 내부로 데이터가 입력되는 경로와는 달리 출력부를 통해 외부회로로 데이터가 출력되는 경로는 시간적 여유가 많지 않아 딜레이(delay)를 필요로 하는 회로를 추가하기 어려운 문제점이 있다.

결론적으로, 출력부를 통해 출력되는 차동 신호의 'Vox'값이 일정 범위를 벗어나지 않도록 설계하는 것이 중요하기 때문에, 'Vox'를 검출하기 위한 회로 설계시 부피, 소비전력 및 딜레이(delay) 관점에서 출력부에 보다 적합한 회로가 필요한 실정이다.

본 발명은 출력부를 통해 차동 신호 출력시 차동 신호의 'Vox'를 타겟 레벨로 조절하는 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법을 제공하고자 한다.

본 발명의 일 측면에 따르면, 본 발명은 내부회로에서 생성된 차동 신호를 외부회로로 출력하기 위한 출력부; 상기 피드백된 차동 신호의 타이밍 에러(timing error)를 검출하기 위한 검출부; 및 상기 검출부의 검출결과에 따라 상기 내부회로에서 생성된 차동 신호의 타이밍을 조절하기 위한 조절부를 구비한다.

본 발명의 다른 측면에 따르면, 본 발명은 초기(Initial)동작구간에서, 타이밍 에러를 검출하고 그 검출값을 기억하는 단계; 및 액티브(Active)동작구간에서, 내부회로로부터 차동 신호가 전송되면, 미리 기억된 검출값에 기초하여 상기 차동 신호의 타이밍을 조절하여 패드를 통해 외부로 전달하는 단계를 포함한다.

본 발명에 의한 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법은 출력부로부터 출력되는 차동 신호의 'Vox'를 원하는 타겟 레벨로 조절하여, 신뢰도가 향상된 신호 전달이 가능해지는 효과가 있다.

특히, 양방향 입/출력부를 포함하는 반도체 집적회로의 인터페이스 장치인 경우에는, 출력부를 통해 출력되는 차동 신호를 피드백하기 위한 구성으로 기 구성된 입력부를 활용하기 때문에, 면적을 최소화할 수 있으면서도 그에 따른 소비전력의 낭비를 감소시킬 수 있는 효과가 있다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 1에는 본 발명의 제1 실시예에 의한 반도체 집적회로의 인터페이스 장치가 블록 구성도로 도시되어 있고, 도 2에는 도 1의 위상 검출기를 설명하기 위한 내부 구성도가 도시되어 있고, 도 3a 내지 도 3c에는 도 1의 조절신호생성부가 아날로그 타입 또는 디지털 타입의 블록 구성도로 도시되어 있고, 도 4a 및 도 4b에는 도 1의 조절부가 제1 출력버퍼와 함께 구성된 예시도가 도시되어 있다.

본 발명의 제1 실시예는 출력부로만 구성된 단방향 인터페이스 장치를 예로 들어 설명한다.

도 1을 설명하면, 반도체 집적회로(Integrated Circuit; IC)의 내부에 구비되는 인터페이스 장치(100)는 반도체 집적회로(IC)의 내부회로(도면에 미도시)에서 생성된 정/부 신호(IN, INB)를 버퍼링하여 제1 및 제2 패드(102, 104)를 통해 외부회로(도면에 미도시)로 출력하는 출력부(110)가 구비된다. 출력부(110)는 내부회로 로부터 생성된 정/부 신호(IN, INB)의 신호 레벨을 외부회로에 적합한 신호 레벨로 변환하고, 그 변환된 각 정/부 신호(OUT, OUTB)를 외부회로로 전달하는 역할을 수행하는 제1 및 제2 출력버퍼(112, 114)로 구성된다. 제1 및 제2 출력버퍼(112, 114)는 통상의 트랜스미터(transmitter)로 구성될 수 있다. 한편, 정/부 신호(IN, INB)는 정/부 데이터 신호, 정/부 어드레스 신호, 정/부 커맨드 신호 등이 적용될 수 있다.

출력부(110)로부터 출력되는 정/부 신호(OUT, OUTB)를 피드백받아 원 신호레벨로 변환시키는 제1 및 제2 신호레벨 변환부(120, 130)가 구비된다. 제1 및 제2 신호레벨 변환부(120, 130)는 인버터(inverter) 또는 증폭기(Amplifier) 등으로 구성될 수 있다.

제1 및 제2 신호레벨 변환부(120, 130)의 출력신호(OUT', OUTB')를 입력받고, 그 출력신호(OUT', OUTB') 간의 위상 차이값에 대응하여 검출신호(DS)를 출력하는 위상 검출부(Phase Detector)(140)가 구비된다. 여기서, 검출신호(DS)는 하이레벨 또는 로우레벨로 일정하게 출력되는데, 이러한 위상 검출부(140)는, 도 2에 도시된 바와 같이, 부 출력신호(OUTB')로 정 출력신호(OUT')를 샘플링(sampling)하는 방식으로 구성된다. 그러나, 위상 검출부(140)는 반드시 이러한 구성만을 가지는 것은 아니며, 다른 많은 변형이 가능하다. 그리고, 위상 검출부(140)는 자신으로부터 출력되는 검출신호(DS)를 펄스 형태의 신호로서 출력하도록 구성될 수도 있다. 이와 같은 위상 검출부(140)의 검출신호(DS)를 통해 'Vox'를 간접적으로 측정할 수 있게 되는데, 이때 'Vox'는 출력부(110)를 통하여 출력되는 정/부 신호(OUT, OUTB)의 크로스 포인트(cross point)에 대한 전압 레벨(voltage level)을 말한다. 따라서, 위상 검출부(140)가 'Vox'를 간접적으로 측정하게 되면, 타이밍 에러(timing error)의 발생 여부를 확인할 수 있는 것이다.

위상 검출부(140)로부터 출력되는 검출신호(DS)에 응답하여 아래에서 설명하는 조절부(160)를 제어하기 위한 조절신호(CS)를 출력하는 조절신호생성부(150)가 구비된다. 조절신호생성부(150)는 조절신호(CS) 생성시 아날로그 신호로서 생성하는 아날로그 타입 또는 디지털 타입으로 구성될 수 있다.

먼저, 도 3a에 도시된 바와 같이, 아날로그 타입의 조절신호생성부(150a)는 입력되는 검출신호(DS)에 대응하는 출력전류를 인가하는 차지 펌프(152a)와, 차지 펌프(152a)로부터 인가되는 출력전류에 응답하여 소정의 전압레벨을 가지는 아날로그 조절신호(CS)를 출력하는 루프 필터(154a)로 구성된다.

다음, 도 3b에 도시된 바와 같이, 제1 디지털 타입의 조절신호생성부(150b)는 위상 검출부(140)에서 출력된 검출신호(DS)의 하이레벨 또는 로우레벨을 클럭신호(CLK)에 기초하여 카운트하는 카운터(152b)와, 카운터(152b)의 출력신호를 필터링하여 디지털 조절신호(CS)를 출력하는 디지털 필터(154b)로 구성된다.

한편, 도 3c에 도시된 바와 같이, 제2 디지털 타입의 조절신호생성부(150c)는 위상 검출부(140)의 검출신호(DS)가 펄스 형태로 출력되는 경우에 적용되는 구성이다. 이러한 디지털 타입의 조절신호생성부(150c)는, 검출신호(DS)의 펄스 폭(pulsewidth)을 통해 'Vox'를 간접적으로 측정하는 것으로, 검출신호(DS)의 펄스 폭을 일정 폭만큼 확장하는 신호폭확장부(152c)와, 신호폭확장부(152c)의 출력신호 에 의해 정의되는 펄스 구간만큼 입력되는 클럭신호(CLK')를 샘플링(sampling)하는 샘플링부(154c)와, 샘플링부(154c)에 의해 샘플링된 클럭신호(CLK')를 카운트하여 디지털 조절신호(CS)를 출력하는 카운터(156c)로 구성된다. 여기서, 신호폭확장부(152b)는 스큐드 딜레이(Skewed Delay) 회로로 구성될 수 있다.

이와 같이 구성되는 아날로그 및 디지털 타입의 조절신호생성부(150a 내지 150c)는 그 구성이 반드시 그러한 것은 아니고, 설계자의 의도/성향에 따라 다른 많은 변형이 가능하다.

다시 도 1을 참조하면, 조절신호생성부(150)로부터 출력된 조절신호(CS)를 입력받아 내부회로로부터 생성된 정/부 신호(IN, INB)의 'Vox'를 조절하는 조절부(160)가 구비된다. 본 발명에서 'Vox'를 조절한다는 것은 정/부 신호(IN, INB)의 딜레이(delay) 또는 듀티(duty)를 조절함을 의미한다. 즉, 조절부(160)는, 도 4a와 같이, 조절신호생성부(150)의 조절신호(CS)에 응답하여 내부회로에서 생성된 정 신호(IN)의 딜레이(delay)를 조절하여 제1 출력버퍼(112)로 전달하기 위한 지연조절부(160a)로서 구성되거나, 또는 도 4b와 같이 조절신호생성부(150)의 조절신호(CS)에 응답하여 내부회로에서 생성된 정 신호(IN)의 듀티를 조절하여 제1 출력버퍼(112)로 전달하기 위한 듀티조절부(160a)로서 구성될 수 있다. 이러한 지연조절부(160a) 및 듀티조절부(160a)는, 동작하지 않는 경우, 내부회로에서 생성된 정/부 신호(IN, INB)가 자신을 통과(bypass)하여 제1 출력버퍼(112)로 전달되도록 구성되는 것이 좋다. 참고로, 도 4a 및 도 4b에는 설명의 편의를 위해 정 신호(IN) 라인만을 도시하여 설명하였지만, 부 신호(INB) 라인에도 동일하게 적용될 수 있음은 당연하다.

이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 의한 반도체 집적회로의 인터페이스 방법을 도 5 및 도 6을 참조하여 단계별로 상세하게 설명한다.

도 5에는 본 발명의 제1 실시예에 의한 반도체 집적회로의 인터페이스 방법의 흐름도가 도시되어 있고, 도 6a 및 도 6b에는 도 5에서 피드백된 정/부 신호의 위상 차이에 응답하여 출력되는 검출신호의 타이밍 다이어그램이 각각 도시되어 있다.

이때 본 발명의 제1 실시예를 설명함에 있어, 'Vox'의 조절은 딜레이를 조절하는 것으로 예를 들어 설명한다.

도 5를 참조하면, 반도체 집적회로(IC)의 내부회로에서 생성된 정/부 신호(IN, INB)가 지연조절부(160a)를 통과(bypass)하여 출력부(110)로 전달되면(S100), 출력부(110)는 전달된 정/부 신호(IN, INB)를 외부회로에 적합한 신호 레벨로 변환하고, 그 변환된 정/부 신호(OUT, OUTB)를 출력한다(S102).

출력부(110)에서 출력된 정/부 신호(OUT, OUTB)는 피드백되고(S104), 제1 및 제2 신호레벨 변환부(120, 130)는 피드백된 정/부 신호(OUT, OUTB)의 신호레벨을 원 신호레벨로 변환하여 위상 검출부(140)로 전달한다(S106).

그러면, 위상 검출부(140)는 신호 변환된 정/부 신호(OUT', OUTB')의 위상 차이를 검출하고(S108), 그 검출결과에 대응하는 검출신호(DS)를 출력한다(S110). 예컨대, 도 6a를 보면, 위상 검출부(140)는 부 신호(OUTB')의 라이징 에지(rising edge)에서 정 신호(OUT')가 하이레벨 상태라면 하이레벨 상태의 검출신호(DS)를 출 력하고 다음 부 신호(OUTB')의 라이징 에지까지 그 검출신호(DS)의 논리레벨을 유지한다. 반대로, 도 6b와 같이, 위상 검출부(140)는 부 신호(OUTB')의 라이징 에지에서 정 신호(OUT')가 로우레벨 상태라면 로우레벨 상태의 검출신호(DS)를 출력하고 다음 부 신호(OUTB')의 라이징 에지까지 그 검출신호(DS)의 논리레벨을 유지한다. 이와 같이 출력되는 검출신호(DS)를 통해 'Vox'를 간접적으로 측정하게 되는 것이다.

다시 도 5를 참조하면, 조절신호생성부(150)는 위상 검출부(140)로부터 출력되는 검출신호(DS)에 응답하여 아날로그 또는 디지털 조절신호(CS)를 생성하고, 이를 지연조절부(160a)로 전송한다(S112).

지연조절부(160a)는 전송된 아날로그 또는 디지털 조절신호(CS)에 따라 내부회로에서 출력부(110)로 전달되는 정/부 신호(IN, INB)의 딜레이를 조절하게 된다. 즉, 지연조절부(160a)는 정/부 신호(IN, INB)의 'Vox'를 정상치(타겟 레벨)로 조절하는 것이다. 본 실시예에서 'Vox'를 조절한다는 것은, 설명의 편의상, 정/부 신호(IN, INB)의 딜레이를 조절하는 것으로 설명하였지만, 듀티조절부(160b)를 이용하여 듀티(duty)를 조절할 수 있음은 당연하다.

이와 같은 본 발명의 제1 실시예에 따르면, 'Vox'가 타겟 레벨로 조절된 정/부 신호(IN, INB)를 출력함에 따라 반도체 집적회로(IC)의 인터페이스 장치에 대한 동작 신뢰도가 향상되는 이점이 있다.

다음, 도 7에는 본 발명의 제2 실시예에 의한 반도체 집적회로의 인터페이스 장치의 블록 구성도가 도시되어 있다. 본 발명의 제2 실시예는 출력부와 입력부를 모두 포함하여 구성되는 양방향(bi-directional) 반도체 집적회로(IC)의 인터페이스 장치를 예로 들어 설명한다.

도 7을 참조하면, 제1 및 제2 입출력 패드(202, 204)로 정/부 신호(OUT, OUTB)를 출력시 출력 인에이블 신호(EN)에 의해 구동되는 출력부(210)가 구비된다. 출력부(210)는 통상의 트랜스미터(transmitter)로 구성된 제1 및 제2 출력버퍼(212, 214)로 구성된다. 제1 및 제2 출력버퍼(212, 214)는 반도체 집적회로(IC)의 내부회로에서 생성된 정/부 신호(IN, INB)의 신호 레벨을 외부회로에 적합한 신호 레벨로 변환하고, 그 변환된 정/부 신호(OUT, OUTB)를 외부회로로 전달하는 역할을 수행한다.

또 입출력 패드(202, 204)를 통하여 정/부 신호(도면에 미도시) 입력시 구동되는 입력부(220)가 구비된다. 입력부(220)는 통상의 리시버(receiver)로 구성된 제1 및 제2 입력버퍼(222, 224)로 구성된다. 제1 및 제2 입력버퍼(222, 224)는 외부회로에서 입력된 정/부 신호 레벨을 반도체 집적회로(IC)의 내부회로에 적합한 신호 레벨로 변환하는 역할을 수행한다. 이러한 입력부(220)의 일반적인 기능 이외에, 본 발명에서는 입력부(220)가 미구동되는 때를 활용한다. 즉, 입력부(220)는 출력부(210)가 구동될 때 함께 구동되게 제어되고, 출력부(210)에서 출력되는 정/부 신호(OUT, OUTB)를 피드백하는 역할도 수행하는 것이다.

이를 위해 입력부(220)가 출력부(210)에서 출력되는 정/부 신호(OUT, OUTB)를 피드백할 때 입력부(220)와 내부회로와의 신호 전송 경로(path)를 개폐하는 제1 및 제2 스위칭부(232, 234)가 추가로 구비된다. 즉, 제1 및 제2 스위칭부(232, 234)는 출력부(210)가 인에이블될 때 함께 개방(open)되어, 입력부(220)가 출력부(210)에서 출력되는 정/부 신호(OUT, OUTB)를 피드백하도록 구성되는 것이다. 그리고 제1 및 제2 스위칭부(232, 234)는 출력부(210)가 디스에이블되는 경우, 즉 외부회로로부터 정/부 신호가 입력되는 경우 단락(close)되어, 입력부(220)를 통해 입력된 정/부 신호가 반도체 집적회로(IC)의 내부회로로 전달되도록 구성되는 것이다.

제1 및 제2 스위칭부(232, 234)가 개방됨에 따라 입력부(220)를 통하여 소정 신호 레벨로 변환된 정/부 신호(OUT'', OUTB'')를 입력받고, 그 정/부 신호(OUT'', OUTB'')의 위상 차이값에 대응하는 검출신호(DS)를 출력하는 위상 검출부(240)가 구비된다. 이때 위상 검출부(240)에서 출력되는 검출신호(DS)를 통해 'Vox'를 간접적으로 측정할 수 있게 된다. 이러한 위상 검출부(240)는 본 발명의 제1 실시예의 위상 검출부(140)와 동일한 구성을 가지므로, 설명은 생략하도록 한다(도 2 참조).

위상 검출부(240)로부터 출력되는 검출신호(DS)에 기초하여 아래에서 설명하는 조절부(260)를 제어하기 위한 조절신호(CS)를 생성 및 출력하는 조절신호생성부(250)가 구비된다. 조절신호생성부(250)는 아날로그 타입 또는 디지털 타입으로 구성될 수 있는데, 이 또한 본 발명의 제1 실시예와 동일한 구성을 가지므로, 설명은 생략한다(도 3a 내지 도 3c 참조).

조절신호생성부(250)로부터 출력되는 아날로그 또는 디지털 조절신호(CS)를 입력받아 내부회로에서 출력부(210)로 입력되는 정/부 신호(IN, INB)의 'Vox'를 조절하는 조절부(260)가 구비된다. 'Vox'를 조절한다는 것은 정/부 신호(IN, INB)의 딜레이(delay) 또는 듀티(duty)를 조절함을 의미한다. 이러한 조절부(260)는 제1 실시예의 조절부(160)와 동일한 구성을 가지므로, 이 또한 설명은 생략하도록 한다(도 4a 및 도 4b 참조).

이하, 본 발명의 제2 실시예에 의한 반도체 집적회로의 인터페이스 장치의 동작을 도 8을 참조하여 단계별로 상세하게 설명한다.

도 8에는 본 발명의 제2 실시예에 의한 반도체 집적회로의 인터페이스 방법의 흐름도가 도시되어 있다.

이때 본 발명의 제2 실시예에서는 제1 실시예와 동일하게 'Vox' 조절시 딜레이를 조절하는 것으로 예를 들어 설명한다.

도 8을 설명하면, 일단 출력 인에이블 신호(EN)에 의해 출력부(210)가 인에이블되면(S200), 출력부(210)는 구동 개시되어 출력 대기상태가 되고, 동시에 제1 및 제2 스위칭부(232, 234)는 개방(open)되도록 제어된다(S202). 제1 및 제2 스위칭부(232, 234)가 개방됨에 따라 입력부(220)는 입력 대기상태에서 피드백 대기상태로 전환된다.

이러한 상태에서 반도체 집적회로(IC)의 내부회로에서 생성된 정/부 신호(IN, INB)가 조절부(260)를 통과(bypass)하여 출력부(210)로 전달되면(S204), 출력부(210)는 외부회로에 적합한 신호 레벨로 변환된 정/부 신호(OUT, OUTB)를 출력한다(S206).

그러면, 입력부(220)는 출력된 정/부 신호(OUT, OUTB)를 피드백하여 원 신호 레벨을 가지는 정/부 신호(OUT'', OUTB'')로 변환한 뒤 위상 검출부(240)로 전달한 다(S208).

위상 검출부(240)는 입력부(220)로부터 전달된 정/부 신호(OUT'', OUTB'')의 위상 차이를 검출하고(S210), 그 검출결과에 대응하는 검출신호(DS)를 출력한다(S212)(도 6 참조). 이때 검출신호(DS)를 통해 'Vox'를 간접적으로 측정할 수 있다.

조절신호생성부(250)는 위상 검출부(240)로부터 출력된 검출신호(DS)를 입력받고, 그에 대응하는 아날로그 또는 디지털 조절신호(CS)를 생성하여 조절부(260)에게 전송한다(S214).

조절부(260)는 전송된 아날로그 또는 디지털 조절신호(CS)에 기초하여 반도체 집적회로(IC)의 내부회로에서 출력부(210)로 전달되는 정/부 신호(IN, INB)의 딜레이를 조절하게 된다. 즉, 'Vox'를 정상치(타겟 레벨)로 조절하게 된다. 물론, 정/부 신호(IN, INB)의 'Vox'를 조절시 듀티(duty)를 조절할 수 있음은 당연하다.

이와 같은 본 발명의 제2 실시예에 따르면, 제1 실시예와 같이 'Vox'가 타겟 레벨로 조절된 정/부 신호를 출력함에 따라 양방향 반도체 집적회로의 인터페이스 장치의 동작 신뢰도를 향상시킬 수 있으면서도, 특히 출력부의 출력신호를 피드백할 때 기 구비된 입력부를 활용함으로써, 추가회로로 인한 면적을 최소화할 수 있는 이점도 있다.

한편, 도 9에는 본 발명의 제3 실시예에 의한 반도체 집적회로의 인터페이스 장치가 블록 구성도로 도시되어 있고, 도 10에는 도 9의 출력조절부를 설명하기 위한 내부 구성도가 도시되어 있다. 단, 도 10에는 설명의 편의를 위해 정 신호(IN) 라인만을 도시하였다.

본 발명의 제3 실시예는 반도체 집적회로(IC)의 내부회로에서 생성된 정/부 신호의 슬루(slew)를 조절하기 위한 것으로, 단방향 및 양방향 인터페이스 장치 모두에 적용될 수 있다. 따라서, 본 발명의 제3 실시예는 설명의 편의를 위해 본 발명의 제1 실시예에만 적용하여 설명하고, 이때 제1 실시예와 동일한 구성에 대해서는 동일한 부호를 사용하며 그에 대한 설명은 생략하도록 한다.

도 9 및 도 10을 참조하면, 내부회로(도면에 미도시)에서 생성된 정/부 신호(IN, INB)의 슬루를 조절하여 출력하기 위한 타이밍조절/출력부(110')가 구비된다. 타이밍조절/출력부(110')는 정 신호(IN) 라인 상에 삽입되는 제1 출력버퍼(112')와, 조절신호생성부(150)의 조절신호(CS)에 응답하여 내부회로에서 생성된 정 신호(IN)의 슬루를 조절하기 위한 슬루조절부(114')로 구성된다. 슬루조절부(114')는 적어도 하나 이상의 트랜스미터(114a' 내지 114n')가 제1 출력버퍼(112')와 병렬로 연결 구성된다. 이때 트랜스미터(114a' 내지 114n')들은 제1 출력버퍼(112')와 동일한 구동력을 가지도록 구성될 수도 있고, 또는 제1 출력버퍼(112')와 서로 상이한 구동력을 가지도록 구성될 수도 있다. 물론, 설명의 편의상 도시하지는 않았지만, 타이밍조절/출력부(110')는 부 신호(INB) 라인 상에 삽입되는 제2 출력버퍼와, 제2 출력버퍼와 병렬로 연결 구성되는 슬루조절부를 포함하는 것은 당연하다.

상기와 같이 구성되는 본 발명의 제3 실시예에 의한 반도체 집적회로의 인터페이스 방법을 설명하면, 내부회로에서 생성된 정/부 신호(IN, INB)가 타이밍조절/ 출력부(110')를 통과(bypass)하여 출력되면, 제1 및 제2 신호레벨 변환부(120, 130)에 의해 피드백되어 위상 검출부(140)로 전달한다.

그러면, 위상 검출부(140)는 전달된 정/부 신호(OUT', OUTB')의 위상 차이를 검출하고, 그 검출결과에 대응하는 검출신호(DS)를 출력한다(S110). 이때, 출력되는 검출신호(DS)를 통해 'Vox'를 간접적으로 측정하게 되는 것이다.

그리고, 조절신호생성부(150)는 위상 검출부(140)로부터 출력되는 검출신호(DS)에 응답하여 조절신호(CS)를 생성하고, 이를 타이밍조절/출력부(110')의 슬루조절부(114')로 전송한다.

이에 따라 슬루조절부(114')는 조절신호(CS)에 응답하여 제1 출력버퍼(112')의 출력단을 추가 구동하여 슬루를 조절하게 된다. 여기서, 슬루를 조절한다는 것은 내부회로에서 생성된 정/부 신호(IN, INB)의 'Vox'를 정상치(타겟레벨)로 조절한다는 것이다.

한편, 본 발명의 제1 내지 제3 실시예에서는 반도체 집적회로(IC)의 액티브(Active)동작구간에서 정/부 신호가 출력될 때마다 실시간으로 'Vox'를 측정 및 정상치로 조절하고 있다. 그러나, 본 발명의 제4 실시예에 따르면, 반도체 집적회로(IC)가 파워-업(Power-Up)시 초기(Initial)동작구간에 'Vox'를 측정하고 그 측정값을 기억한 다음 액티브동작구간에서 정/부 신호가 출력될 때 미리 기억된 측정값에 기초하여 정/부 신호의 'Vox'를 정상치로 조절할 수도 있다.

아울러, 본 발명의 제4 실시예는 반도체 집적회로(IC)의 동작대기(Stand-by)구간에서 소정 시간 간격으로 'Vox'를 재측정하고 그 측정값을 기억 갱신시킨다. 그런 다음 정/부 신호가 전송되는 액티브동작구간에서는 기억 갱신된 측정값에 기초하여 정/부 신호의 'Vox'를 정상치로 조절하도록 제어될 수도 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

도 1은 본 발명의 제1 실시예에 의한 반도체 집적회로의 인터페이스 장치의 블록 구성도.

도 2는 도 1의 위상 검출부를 설명하기 위한 내부 구성도.

도 3a 내지 도 3c는 도 1의 조절신호생성부를 아날로그 타입과 디지털 타입으로 설명하기 위한 블록 구성도.

도 4a 및 도 4b는 도 1의 출력부와 함께 구성된 조절부를 설명하기 위한 예시도.

도 5는 본 발명의 제1 실시예에 의한 반도체 집적회로의 인터페이스 방법의 흐름도.

도 6a 및 도 6b는 도 5에서 피드백된 차동 신호에 따른 검출신호의 타이밍 다이어그램.

도 7은 본 발명의 제2 실시예에 의한 반도체 집적회로의 인터페이스 장치의 블록 구성도.

도 8은 본 발명의 제2 실시예에 의한 반도체 집적회로의 인터페이스 방법의 흐름도.

도 9는 본 발명의 제3 실시예에 의한 반도체 집적회로의 인터페이스 장치의 블록 구성도.

도 10은 도 9의 출력조절부를 설명하기 위한 내부 구성도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 반도체 집적회로의 인터페이스 장치

102 및 104 : 제1 및 제2 패드 110 : 출력부

112 : 제1 출력버퍼 114 : 제2 출력버퍼

120 : 제1 신호레벨 변환부 130 : 제2 신호레벨 변환부

140 : 위상 검출부 150 : 조절신호생성부

150a : 아날로그 타입의 조절신호생성부

150b : 제1 디지털 타입의 조절신호생성부

150c : 제2 디지털 타입의 조절신호생성부

160 : 조절부 160a : 지연(delay)조절부

160b : 듀티(duty)조절부

Claims

내부회로에서 생성된 차동 신호를 외부회로로 출력하기 위한 출력부;

상기 출력부로부터 출력되는 차동 신호 간의 타이밍 에러(timing error)를 검출하기 위한 검출부; 및

상기 검출부의 검출결과에 따라 상기 내부회로에서 생성된 차동 신호의 타이밍을 조절하기 위한 조절부

를 구비하는 반도체 집적회로의 인터페이스 장치.
제1항에 있어서,

상기 출력부는 다수의 트랜스미터(transmitter)를 구비하는 반도체 집적회로의 인터페이스 장치.
제2항에 있어서,

상기 출력부로부터 출력되는 차동 신호를 피드백하기 위한 피드백부를 더 구비하는 반도체 집적회로의 인터페이스 장치.
제3항에 있어서,

상기 피드백부는 상기 트랜스미터와 1대1 대응하는 다수의 신호레벨 변환부를 구비하고,

상기 다수의 신호레벨 변환부는 상기 트랜스미터를 통해 출력되는 차동 신호의 신호레벨을 예정된 신호레벨로 변환하고, 그 변환된 차동 신호를 상기 검출부로 전달하는 반도체 집적회로의 인터페이스 장치.
제4항에 있어서,

상기 신호레벨 변환부는 적어도 하나 이상의 인버터(inverter) 또는 증폭기(Amplifier)로 구성되는 반도체 집적회로의 인터페이스 장치.
제3항에 있어서,

상기 피드백부는 상기 다수의 트랜스미터와 1대1 대응하는 다수의 리시버(receiver)를 구비하는 입력부인 반도체 집적회로의 인터페이스 장치.
제6항에 있어서,

상기 리시버와 1대1 대응되어 설치되고, 상기 내부회로와 상기 리시버와의 신호 전송 라인을 스위칭하는 스위칭부를 더 구비하는 반도체 집적회로의 인터페이스 장치.
제7항에 있어서,

상기 스위칭부는 상기 출력부가 인에이블되는 경우 개방(open)되고, 상기 출력부가 디스에이블되는 경우 단락(close)되도록 구성되는 반도체 집적회로의 인터페이스 장치.
제1항에 있어서,

상기 검출부는 타이밍 에러를 검출하기 위해 상기 출력부로부터 출력되는 차동 신호의 위상 차이를 검출하고, 검출결과에 대응하는 하이레벨 또는 로우레벨 상태의 검출신호를 출력하는 위상 검출부(phase detector)를 구비하는 반도체 집적회로의 인터페이스 장치.
제9항에 있어서,

상기 검출신호에 응답하여 상기 내부회로에서 생성된 차동 신호의 타이밍을 조절하기 위한 조절신호를 생성하여 상기 조절부에게 전달하는 조절신호생성부를 더 구비하는 반도체 집적회로의 인터페이스 장치.
제10항에 있어서,

상기 조절신호생성부는,

상기 검출신호에 대응하는 출력전류를 인가하는 차지 펌프(charge pump); 및

상기 차지 펌프로부터 인가되는 출력전류에 응답하여 소정의 전압레벨을 가지는 아날로그 조절신호를 출력하는 루프 필터를 구비하는 반도체 집적회로의 인터페이스 장치.
제10항에 있어서,

상기 조절신호생성부는,

상기 하이레벨 또는 로우레벨 상태의 검출신호를 클럭신호(CLK)에 기초하여 카운트하는 카운터; 및

상기 카운터의 출력신호를 필터링하는 디지털 필터를 구비하는 반도체 집적회로의 인터페이스 장치.
제1항에 있어서,

상기 검출부는 타이밍 에러를 검출하기 위해 상기 출력부로부터 출력되는 차동 신호의 위상 차이를 검출하고, 검출결과에 대응하는 펄스신호를 출력하는 위상 검출부를 구비하는 반도체 집적회로의 인터페이스 장치.
제13항에 있어서,

상기 펄스신호에 기초하여 상기 내부회로에서 생성된 차동 신호의 타이밍을 조절하기 위한 조절신호를 생성하여 상기 조절부에게 전달하는 조절신호생성부를 더 구비하는 반도체 집적회로의 인터페이스 장치.
제14항에 있어서,

상기 조절신호생성부는,

상기 펄스신호에 대응하는 출력전류를 인가하는 차지 펌프(charge pump); 및

상기 차지 펌프로부터 인가되는 출력전류에 응답하여 소정의 전압레벨을 가지는 아날로그 조절신호를 출력하는 루프 필터를 구비하는 반도체 집적회로의 인터페이스 장치.
제14항에 있어서,

상기 조절신호생성부는,

상기 펄스신호의 펄스 폭(pulsewidth)을 일정 폭만큼 확장하는 신호폭확장부;

상기 신호폭확장부의 출력신호에 의해 정의되는 구간만큼 입력되는 클럭신호를 샘플링하는 샘플링부; 및

상기 샘플링부에 의해 샘플링부된 클럭신호를 카운팅하는 카운터를 구비하는 반도체 집적회로의 인터페이스 장치.
제16항에 있어서,

상기 신호폭확장부는 스큐드 딜레이(skewed delay) 회로를 구비하는 반도체 집적회로의 인터페이스 장치.
제1항에 있어서,

상기 조절부는 상기 내부회로와 상기 출력부와의 신호 전송 라인 상에 설치되고, 상기 내부회로에서 생성된 차동 신호의 딜레이(delay)를 조절하는 반도체 집적회로의 인터페이스 장치.
제1항에 있어서,

상기 조절부는 상기 내부회로와 상기 출력부와의 신호 전송 라인 상에 설치되고, 상기 내부회로에서 생성된 차동 신호의 듀티(duty)를 조절하는 반도체 집적회로의 인터페이스 장치.
제2항에 있어서,

상기 조절부는 적어도 하나 이상의 트랜스미터로 구성되되 상기 출력부와 병렬로 연결 구성되며, 상기 내부회로에서 생성된 차동 신호의 슬루(slew)를 조절하는 반도체 집적회로의 인터페이스 장치.
제20항에 있어서,

상기 조절부의 트랜스미터는 상기 출력부의 트랜스미터와 동일한 구동력을 가지도록 구성되거나 또는 상이한 구동력을 가지도록 구성되는 반도체 집적회로의 인터페이스 장치.
초기(Initial)동작구간에서, 외부회로로 출력되는 차동 신호 간의 타이밍 에러를 검출하고 그 검출값을 기억하는 단계; 및

액티브(Active)동작구간에서, 내부회로로부터 차동 신호가 출력되면, 미리 기억된 검출값에 기초하여 상기 내부회로로부터 출력되는 차동 신호 간의 타이밍을 조절하여 패드를 통해 외부로 전달하는 단계

를 포함하는 반도체 집적회로의 인터페이스 방법.
제 22항에 있어서,

동작대기(Stand-By)구간에서, 소정 시간 간격으로 타이밍 에러를 재검출하고, 그 검출값을 기억 갱신시키는 단계를 더 포함하고,

상기 외부로 전달하는 단계는, 상기 기억 갱신된 검출값에 기초하여 상기 차동 신호의 타이밍을 조절하여 패드를 통해 외부로 전달하는 것을 특징으로 하는 반도체 집적회로의 인터페이스 방법.