CN101926121A - 具有增强的时钟和数据恢复的接收器 - Google Patents

具有增强的时钟和数据恢复的接收器 Download PDF

Info

Publication number
CN101926121A
CN101926121A CN2009801027386A CN200980102738A CN101926121A CN 101926121 A CN101926121 A CN 101926121A CN 2009801027386 A CN2009801027386 A CN 2009801027386A CN 200980102738 A CN200980102738 A CN 200980102738A CN 101926121 A CN101926121 A CN 101926121A
Authority
CN
China
Prior art keywords
data
signal
clock signal
phase
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801027386A
Other languages
English (en)
Inventor
李海昌
B·S·雷伯维兹
金在夏
J·萨沃杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of CN101926121A publication Critical patent/CN101926121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/06—Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
    • G06Q10/063—Operations research, analysis or management
    • G06Q10/0631—Resource planning, allocation, distributing or scheduling for enterprises or organisations
    • G06Q10/06312—Adjustment or analysis of established resource schedule, e.g. resource or task levelling, or dynamic rescheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/10—Office automation; Time management
    • G06Q10/103—Workflow collaboration or project management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser
    • H04L2027/004—Correction of carrier offset using an equaliser the equaliser providing control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Abstract

接收器(102)使用基于边缘的时钟和数据恢复，比如使用闪存模数转换器架构来实施增强的数据接收。在范例实施方式中，所述装置实施第一相位调节控制回路，其具有比如开关鉴相器，开关鉴相器检测数据转变，用以通过调节边缘采样器的边缘时钟的相位来调节使用所述采样器在最佳边缘时间上的采样。这一回路可以为了最佳的数据接收而通过调节数据采样器，比如闪存ADC的数据时钟的相位，来进一步调节在接收的数据间隔中的采样。所述装置还可以实施第二相位调节控制回路，其具有例如波特率鉴相器，波特率鉴相器检测数据间隔，用以进一步调节使用数据采样器在最佳数据时间上的采样。

Description

具有增强的时钟和数据恢复的接收器
与相关申请的交叉引用
本申请要求对提交于2008年2月1日，标题为“具有增强的时钟和数据恢复的接收器”的申请序列号61/063264的优先权，将其公开内容在此纳入参考。
背景技术
常规数字系统的性能受限于集成电路之间的传输互连。在这样的系统中，发送器在于此被称为数据间隔的一连串间隔中的每一个中，通过将输出信号的信号参数，比如电流或电压，设置到多个离散值中的一个值，而将数据发送到信道上。数据间隔由发送器时钟来调控。数据接着由接收器在该信道上接收。接收IC器件需要识别数据间隔中由发送器所设置的离散值，以使其能够在接收IC器件中使用。为此，接收器件通常会利用时钟来调控数据间隔的数据的接收的时序。在发送时钟信号未与数据信号一同从发送器件发送的情况下，可以在接收器件中生成接收器时钟。这可以在接收器工作期间在通常被称为时钟和数据恢复的过程中根据接收到的信号的特征完成。对来自于较高的数据传输速度下的数据信号的时钟信号的更准确的恢复能够带来更准确的数据接收。
实施具有以在有效地保持或提高数据吞吐量的同时改善电路设计的方式存在于这样的系统中的部件的接收器是期望的。
附图说明
本技术通过举例而不是限制的方式示例说明于在其中相似附图标记指代类似元件的附图中，附图包括：
图1是根据本增强的时钟数据恢复技术的实施方式的具备具有多相位控制回路的接收器的数据系统的部件的框图；
图2示例说明了根据本增强的接收器技术的具有多相位控制回路的接收器的另一实施方式；
图3示出本技术的具有装设有模数闪存比较器组的增强的时钟和数据恢复元件的接收器的另一种实施方式；
图4是根据本技术的用于接收差分信号的具有增强的时钟和数据恢复元件的接收器的另一实施方式的框图。
具体实施方式
接收器102，比如根据本技术的一种实施方式的增强的时钟和数据恢复接收器，被示例说明于图1的数据系统中。数据系统通常将包括至少一个发送器104。发送器104将数据发送到信道106的信号路径上。数据的发送由与发送器104相耦合的发送时钟信号(在图1中示为“Clk_tx”)所调控。信道106的信号路径可以例如为单端信号路径或者差分信号路径。因而，发送器可以是差分信号发送器或者单端信号发送器。数据信号108是产生自信道106的信号的数字信号并且代表自发送器104发送的恢复的数据。
在图1的实施方式中，接收器102通常包括边缘采样器110、数据采样器112、以及一个或多个时钟和数据恢复元件113。在本实施方式中，时钟和数据恢复元件至少包括第一相位控制器114和第二相位控制器120。数据接收器102使用由接收器102基于时钟和数据恢复元件113的工作而从信道106接收到的恢复的数据产生数据信号108。
在示例说明的实施方式中，边缘采样器110被配置用以采样来自信道106的信号以产生其边缘值，比如数字值。为此，边缘采样器110的工作由边缘时钟信号116(在图1中也被示为“Φe”)所调控。边缘时钟信号116被生成用于边缘采样器110在达到或接近接收自信道106的信号的数据转变时间或预期数据转变时间(例如，在每一连续数据间隔之间)时的时间采样操作。因而，由边缘采样器110所产生的值是可能取自发送器104在信道106上发送的信号的连续数据间隔之间的边缘值(在图1中示为Ve)。边缘采样器110可以包括，例如，跟踪和保持电路以及/或者一个或多个比较器，被布置用以检测信道106的数据转变的信号电平以及用以在从信道106检测的信号电平确定一个或多个边缘值Ve中将信号与阈值或参考电压相比较。
在本实施方式中，数据采样器112被配置用以采样来自信道106的信号以产生其数据值，比如数字数据值。为此，数据采样器112的操作由数据时钟信号124(在图1中也被示为“Φd”)所调控。数据时钟信号124被生成用于数据采样器112在达到或接近接收自信道106的信号的连续数据间隔时间的中心部分时的时间采样操作。因而，由数据采样器112所产生的值是可能取自发送器104在信道106上发送的信号的每个连续数据间隔之内的数据值(在图1中示为Vd)。数据采样器112可以包括，例如，跟踪和保持电路以及/或者一个或多个比较器，被布置用以检测信道106的数据间隔的信号电平以及用以在从信道106的检测的信号电平之中对一个或多个数据值Vd的确定中将信号与一个或多个阈值相比较。通过进一步举例，数据采样器112还可以包括一组比较器，用于比较检测自信道的检测的信号电平和多个阈值，比如每一个比较器的不同阈值。例如，该采样器可以包括直接转换模数转换器、并行模数转换器或者闪存模数转换器。该组比较器的输出信号可以，例如，被利用在对检测的信号电平的评估中，用于确定由接收器102所接收到的数据信号108。可选地，本技术的数据采样器的实施方式还可以包括一个或多个接收均衡部件，比如部分响应决策反馈均衡器(partial response decision feedback equalizer，简称“prDFE”)或者决策反馈均衡器(decision feedback equalizer，简称“DFE”)，与时钟和数据恢复元件共同用于以能够对在信道106上发送的数据信号中的码间干扰(inter-symbol interference，简称“ISI”)做出补偿的方式来进一步改善对数据信号108的数据的确定。某些实施方式还可以包括这样的均衡器与边缘采样器110共同运行于边缘路径上。
在图1的实施方式中，第一相位控制器114充当相位检测元件，用以协助生成和/或调节边缘时钟信号Φe的相位来对准其相位，以在数据间隔之间的数据转变时间，比如最佳边缘时间上采样。可选地，第一相位控制器还可以协助生成和/或调节数据时钟信号Φd的相位来对准其相位，以在数据间隔内的期望的数据间隔时间上采样。虽然未被示出，但应当理解，边缘时钟信号(以及数据时钟信号)的生成还可以涉及附加的时钟生成电路元件，比如振荡器、锁相回路、延迟锁定回路、混相器(Phase Mixer)，等等，从而使得时钟信号以期望的频率振荡并且可以由使用在此描述的技术实施的调节值进行相位调节。
第一相位控制器114可以是与边缘采样器110相耦合的电路，用以接受由边缘采样器110所产生的边缘值Ve作为输入信号。第一相位控制器还可以与数据采样器112相耦合，用以接受数据值Vd作为输入信号。第一相位控制器114可以通过评估边缘值和/或数据值并且设置与控制边缘时钟信号Φe的相位有关的边缘相位分量116或者变量，而检测边缘时钟信号Φe的相位状态。第一相位控制器的评估和输出还可以被实施用于调节与控制数据时钟信号Φd的相位有关的第一数据相位分量118或者变量。第一相位控制器114的评估可以涉及开关(bang-bang)相位检测方法，比如开关鉴相器或者，例如，Alexander鉴相器的方法。这样的评估还可以涉及线性相位检测方法，比如线性鉴相器的方法。基于边缘采样的其他相位调节或检测方法也可以被采用。
可选地，一旦边缘相位分量被确定以便将边缘时钟信号的相位设置或调节到用于转变或边缘采样的最佳相位，则也可以利用边缘相位分量116，用以通过，例如，调节边缘相位分量116以计入边缘采样的时刻与数据采样的时刻之间的相位差(例如，数据间隔或者单位间隔的一半时间)，来导出第一数据相位分量118。可以为此目的而实施与数据间隔的一半时间有关的固定信号值(未示出)。这可以由如图1中所示例说明的第一相位控制器114实施，或者其可以与另一种合适的电路元件，比如加法器或者模量加法器一同实施。
作为在相位控制器114的方法中采用比如边缘值Ve之类的数据转变或边缘信息的潜在益处，相位控制器能够做出时序决策，用于在接收的信号的每一个数据转变上对边缘时钟信号和数据时钟信号两者或其中之一的相位做出调节。这潜在地允许对边缘时钟信号和/或数据时钟信号做出调节的快速响应，与仅涉及数据采样器的相位检测相比较而言，更加快速的提高数据接收准确度。
在图1的实施方式中，第二相位控制器120充当相位检测元件以协助生成和/或调节数据时钟信号Φd的相位，以将其相位与数据间隔内的期望的或最佳的数据采样时间对准。第二相位控制器120可以是与数据采样器112相耦合的电路，用以接受数据采样器112所产生的数据值Vd作为输入信号。第二相位控制器120可以通过评估数据值并且设置与控制数据时钟信号Φd的相位有关的第二数据相位分量122或变量，来检测数据时钟信号Φd的相位的适合性。可选地，如果第一相位控制器114确定了第一数据相位分量118，则第二相位控制器120所确定的第二数据相位分量122可以与其相结合，从而使得数据时钟信号Φd的相位能够与一个以上的相位控制器或鉴相器的操作协同地设置。通过举例，这样的组合可以被实施于组合器119中，其可以可选地以加法器或类似的电路部件实施。
如在图1的实施方式中所示例说明的，第二相位控制器120可以不与边缘采样器耦合，使得其可能不在其对数据时钟信号的评估和调节中利用边缘值。通常，第二相位控制器120的评估可以涉及波特率(baud-rate)相位检测方法，比如波特率鉴相器的方法。合适的波特率检测器的一个例子是Mueller-Muller波特率检测器或类似器件。附加地或备选地，第二相位控制器120的评估可以采用比如电压裕值测量的相位检测方法以直接地测量数据时钟信号相位Φd对于从信道106采样数据信号的适合性，并且将数据时钟信号相位调节到最合适的值。第二相位控制器120的又一实施方式可以采用误码率(bit error rate，简称“BER”)测量方法来最小化BER；采用时序余量测量或其他用于调节数据时钟信号Φd的相位的评估技术来提高数据采样器112的数据采样的时序准确度。
不同的或独立的鉴相器的实施能够对接收器102的数据吞吐量的提高产生增加效用的效果。检测器可以有效地为时钟和数据恢复提供至少双重的相位控制回路。如图1中所示例说明的，一个控制回路(示为L1)可以使用第一相位控制器实施，以允许高速相位检测的方式环绕边缘采样器110闭合，以实现接收的数据信号相位的高带宽跟踪。而且，通过利用信道106的信号中的数据转变区域或者基于边缘的信息，可以做出其中电压梯度最为陡峭(例如，发送信号从高到低或者从低到高变化)的时序决策，其相较于具有较小电压梯度的信号区域能够更小地受到噪声的影响。
如在图1中进一步示例说明的，第二控制回路(示为L2)可以使用第二相位控制器实施，以环绕数据采样器112闭合。这一第二回路的决策带宽可以被配置得较低，这样来过滤掉有噪声的相位信息(例如，降低由于数据间隔的主要部分内的较低信号梯度水平而造成的数据间隔内的噪声的潜在负面影响)。该配置的潜在益处是使得第一回路能够为增强的时钟和数据恢复相位跟踪带宽提供高速和准确的转变相位信息，而第二回路修正边缘采样器和数据采样器的任何孔径错配并且将数据采样器的有效采样时刻安置在供做出最为准确的数据决策的相位位置(例如，数据间隔的眼的中心)，以最小化链路的误码率。例如，鉴于第一鉴相器的快速响应时间，初始操作可以允许第一鉴相器锁定到最佳边缘时间并且粗略地将数据采样器调节到粗略但良好的数据采样时间。之后，当较慢的第二鉴相器的操作开始调节数据采样时间的时候，可以对数据采样时钟做出更加精细和最佳的设置。再之后，在接收的数据信号的相位中的任何改变，例如由于发送器104的Clk_tx中的抖动所造成的改变，能够由第一相位控制器快速地检测到，使得尽管由第二控制回路对Φd做出的调节相对较慢，Φd和Φe仍能够都对接收到的数据相位中的相对快速的变化进行跟踪。
图2示出类似于图1的接收器102实施方式的接收器202实施方式。接收器202被实施为源自信道206的差分信号路径的差分信号接收器，该差分信号路径使用与正信号端子或节点(在图2中示为Vp)和负信号端子或节点(在图2中示为Vn)相耦合的正和负信号路径。边缘采样器210与数据采样器212如同图1的采样器那样工作。但是，鉴于输入的差分性质，每个都包括附加的电路。
例如，边缘采样器210包括用于正信号路径PP的正跟踪和保持电路228EP(每个跟踪和保持电路也被示为“T/H”)和用于负信号路径NP的负跟踪和保持电路228EN，每个都基于边缘时钟信号Φe而工作。每个跟踪和保持电路228EP、228EN的输出被提供给差分缓冲器或差分放大器230E。差分边缘比较器232通过将来自差分放大器230E的输入与一个或多个阈值相比较而产生边缘值Ve。边缘采样器210的被示为边缘值Ve的输出可以随后被输入到第一鉴相器214，其可与关于图1而讨论的第一相位控制器的特征相比之处在于其被配置用以执行相位检测，比如为了如前面讨论过的那样优化边缘采样而检测边缘时钟信号的相位的适合性。在这一实施方式中，第一鉴相器214的可以是n位数字值的输出(边缘相位分量216)可以被输入到第一滤波器234。滤波器234可以协助于产生的边缘时钟信号和/或数据时钟信号的频率与/或相位修正。滤波器可以是一阶或二阶数字回路滤波器，其输出滤波后的边缘相位分量216F。相域数模转换器236A(例如，数控混相器)可以随后将滤波后的边缘相位分量216F从n位数字输出改变为边缘时钟信号Φe的模拟相位。备选地，在某些实施方式中，相域数模转换器可以被实施为电压数模转换器与电压控制延迟线的组合，或者电流数模转换器与电流控制延迟线的组合。
类似地，数据采样器212包括用于正信号路径的正跟踪和保持电路228DP(每个跟踪和保持电路也被示为“T/H”)和用于负信号路径的负跟踪和保持电路228DN，每个都基于数据时钟信号Φd而工作。每个跟踪和保持电路228DP、228DN的输出被以类似于边缘采样器210的部件的方式提供给差分缓冲器或差分放大器230D。但是，与边缘采样器不同，在该采样器中，实施了闪存比较器组252用以对差分放大器230D的输出进行操作。例如，闪存比较器组252可以是差分信号闪存模数转换器或者类似的电路，其通常将会具有三个以上的差分比较器。除将会基于数据时钟信号工作之外，每个差分比较器可以与边缘采样器210中的差分比较器232相类似。
在这种实施方式中，闪存比较器组252基于与多个或不同的阈值的比较而产生多个信号。数据采样器210的输出可以随后被输入到第二鉴相器220，其可与关于图1讨论的第二相位控制器的特征相比之处在于其被配置用以执行相位检测，比如为了如前面讨论过的那样优化数据采样而检测数据时钟信号的相位的适合性。但是，第二鉴相器220还可以包括均衡器元件，比如像前面讨论过的DFE或者prDFE均衡器，用以协助根据ISI对来自信道206的数据的恢复，以产生接收的数据信号208。因而，除第二数据相位分量222之外，第二鉴相器220还输出数据值Vd。
在这种实施方式中，输出自第二鉴相器220的可以是n位数字值的第二数据相位分量222可以被输入到第二滤波器254。这一滤波器还可以协助于对产生的数据时钟信号的相位修正。该滤波器是一阶数字回路滤波器，其输出滤波后的第二相位分量222F。在一种实施方式中，如果二阶数字滤波器被实施为第一滤波器234，那么可以为第二滤波器254实施一阶数字回路滤波器。
在这种实施方式中，滤波后的边缘相位分量216F和滤波后的第二数据相位分量222F被结合于加法器256之中。但是，在该过程中，滤波后的边缘相位分量216F可以通过由数据间隔周期的某函数(例如，周期的一半)对其值进行的调节而被调节为第一数据相位分量，以补偿边缘相位分量基于边缘的得到。相域数模转换器236B(例如，数控混相器)可以随后将加法器256的输出从n位的数字输出改变为数据时钟信号Φd的模拟相位。备选地，在某些实施方式中，相域数模转换器可以被实施为电压数模转换器与电压控制延迟线的组合，或者电流数模转换器与电流控制延迟线的组合。
示例说明于图3中的数据系统示出增强的时钟和数据恢复技术的又一实施方式，其在对数据信号308的数据的恢复中使用与信道306和发送器304相耦合的接收器302。在这种实施方式中，边缘采样器310和第一相位控制器314可以被配置并且工作，以像关于图1和图2所描述的实施方式那样产生边缘相位分量316和第一数据相位分量318。而且，在这种实施方式中，数据采样器312，与图2的实施方式相类似，包括模数闪存比较器组360。这样的组通常将会包括三个以上的比较器。在这种实施方式中，为了模数闪存比较器组360的时序操作而采用的数据时钟信号Φd可以由第一相位控制器314所调节，而无须第二相位控制器或鉴相器，比如波特率鉴相器的进一步调节。因而，比较器组360的操作的时序可以由基于边缘的相位检测从时钟恢复中导出。但是，如前所述，在这种实施方式中也可以实施附加的相位控制器或者鉴相器，比如图1或图2的第二相位控制器或者第二鉴相器。均衡器362，比如DFE或prDFE均衡器，可以被实施用于数据的恢复，以补偿信道的ISI。因而，均衡器262在对数据信号308的恢复的数据值的确定中可以通过适合于这样的ISI补偿的方法对比较器组的输入进行评估。
在图4中示出类似于图3的接收器实施方式的用于差分信号信道的接收器402。在这种实施方式中，边缘采样器410、数据采样器412、第一鉴相器414、第一滤波器434、相域数模转换器436A、436B与关于图2的接收器描述的这些部件类似。这些部件的工作基于信道406的正信号和负信号。而且，均衡器462就其对接收的数据信号408的数据恢复而论，可以类似于图3的均衡器。在图4中所示的实施方式中，比较器的组252包括差分信号比较器464。每个差分信号比较器输入从跟踪和保持电路或者可选的差分缓冲器或差分放大器的正和负信号路径中检测到的差分值。每个比较器还可以具有用于比较器的正信号路径和负信号路径的一对特有的阈值信号(例如，电压参考信号)。特有的参考信号可以由比较器差分基准生成器466产生并输入到每个比较器。每个比较器主要比较接收到的差分信号，以关于阈值或参考信号做出阈值确定。例如，每个比较器可以从正信号路径值减去接收的负信号路径值的结果中有效地减去阈值。产生的比较器组的信号可以随后由均衡器所利用，以从发送的信号中恢复接收的数据。在范例实施方式中，该至少三个比较器中的每个比较器可以各自在每个数据采样时间上执行不同的阈值和一个数据采样的比较。
大体而言，在此讨论的接收器102和/或数据系统的每个电路可以实现在一个或多个集成芯片或者一个或多个集成电路上。其可以是数字处理设备、计算机、计算机外设、图形处理设备等的集成电路的一部分。通过举例，数据系统和接收器可以被实施于单个集成芯片上，并且可以被实施用于在集成芯片的功能电路块之间传输数据。通过进一步举例，电路可以被实施为在数字计算机中所普遍采用的中央处理单元或CPU的一部分，或者被采用作为CPU和其他电路芯片之间的中间件。因而，在此讨论的数据系统的电路或者接收器的电路能够被并入诸如CPU的处理器与高速缓冲存储器之间的通信路径之中。因而，接收的数据信号可以是在没有对载波进行调制或对其解调的情况下在常用装置的电路部件之间传输的基带数据信号。本技术还可以被实施为根据比如高速PCI、串行ATA和其他协议之类的协议的点对点连接的组成部分。通过进一步举例，本技术还可以在高性能串行链路(例如，背板链路、PCI Gen3线路、SATAGen3/4，等)中实施。本技术还可以与总线连接，即，在其中同一信号被发送至连接到相同导线的多个设备的布置一同使用。接收器甚至可以被实施用于并行链路，比如多条总线或者任何其它实施并行通信的设备。在其他实施方式中，电路可以是比如存储器控制器和/或存储器模块(例如，动态随机访问存储器和闪存存储器)之类的数据输入或输出设备控制器等的组成部分。
例如，在存储器控制器实施方式中，存储器控制器一般充当为了写入操作而将数据发送至存储器并且为了读取操作而将数据从存储器中取回的设备。接收器102可以被实施用以接收发送自存储器和存储器控制器之一或两者的信号，并且可以在这些设备之一或两者中实现。
大体而言，实施于在此展示的本技术中的每个电路可以使用基于金属氧化物半导体(metal oxide semiconductor，简称“MOS”)技术的，比如迹线、电容器、电阻器、晶体管等之类的电元件构建，但也可以使用其他技术，比如双极技术或在其中可实现信号控制电流的任何其它技术而实施。
此外，这些电路可以使用制造集成电路的自动化系统而构建。例如，所述部件和系统可以基于设计控制指令，被设计为一个或多个集成电路，或者集成电路的一个或多个部分，所述设计控制指令用于与可控制集成电路块的制造的电路形成装置一起制造集成电路。指令的形式可以是在，例如，计算机可读介质，比如磁带或光盘或磁盘中存储的数据。设计控制指令通常会将对能够实际创建为集成电路块的电路进行描述的数据结构或者其他信息或方法进行编码。虽然对于这样的编码可以使用任何适当的格式，但这样的数据结构通常以Caltech中间格式(CIF)、Calma GDS II流格式(GDSII)，或者电子设计交换格式(EDIF)编写。在集成电路设计领域内的技术人员能够从上面所详述的种类的示意图和相应的描述说明中开发出这样的数据结构并且将该数据结构编码在计算机可读介质上。在集成电路制造领域内的技术人员能够随后使用这样的编码数据来制造包含一个或多个在此描述的电路的集成电路。
在前面的描述以及在随附的附图中，阐述了特定术语和附图标记，用以提供对本技术的深入理解。在某些情况下，术语和标记可能意指不是为本技术的实践所需的特定详情。例如，虽然在此使用了词语“第一”和“第二”，但除非另有规定，该语言表达方式不是为了规定任何特定的顺序，而只是为了协助解释本技术的组成部分。另外，虽然具体的时钟和数据恢复元件被明确标注为这样，但应当明白，可以有接收器的其他元件被视为时钟和数据恢复元件。例如，一些或多个示例说明于附图的实施方式中的元件(例如，边缘采样器和数据采样器)也可以被视为时钟和数据恢复元件。
而且，虽然本技术在此参考具体的实施方式而描述，但应当明白，这些实施方式只是对本技术的原理和应用的示例说明。因此应当明白，在不背离本技术的精髓和范围的情况下可以对示例说明性实施方式做出许多修改，并且可以设计出其他的布置。例如，虽然明确讨论了固线信道，但也可以与本技术一同实施无线信道，从而使得芯片之间的无线传输能够使用无线发送器和接收器作出。这样的部件可以通过，例如，在本技术的电路块之间发送的红外数据信号或者电磁数据信号来工作。例如，本技术可以被实施为PHY电路的一部分，该电路负责处理在传输系统，比如60GHz系统的RF前端之后，在数字域和模拟域内的调制之间的编码和解码。类似地，信道的实施可以根据电容性、电感性和/或光学原理并且可以使用用于这样的信道的部件，比如能够通过这样的信道发送数据的发送器和接收器技术。
权利要求书(按照条约第19条的修改)
1.一种用于接收数据信号的装置，包括：
第一采样器，用以基于边缘时钟在数据转变时间对数据信号进行采样；
第二采样器，用以根据数据时钟对数据信号进行采样，所述第二采样器包括产生多位输出的模数转换器；
数据恢复电路，对所述多位输出进行处理，以生成相应的二进制输出值；以及
时钟恢复电路，用以基于所述第一采样器产生的采样和所述二进制输出值，对边缘时钟的相位进行调节。
2.根据权利要求1所述的装置，其中所述第一采样器是二进制采样器，并且所述时钟恢复电路响应于来自所述二进制采样器的二进制值并且响应于来自所述数据恢复电路的所述二进制输出值，对所述边缘时钟的相位进行调节。
3.根据权利要求1所述的装置，其中所述数据恢复电路包括相位控制器，所述控制器响应于所述多位输出而识别出偏移，所述偏移被用以从参考时钟生成所述数据时钟。
4.根据权利要求3所述的装置，其中所述相位控制器以波特率工作。
5.根据权利要求3所述的装置，其中所述相位控制器对所述多位输出进行处理，以识别对应于最大数据眼开启的相位偏移。
6.根据权利要求5所述的装置，其中多采样、误码率确定被用以确定所述相位偏移，并且所述数据时钟以比所述时钟恢复电路的响应速率更低的响应速率，被调节至相对于所述参考时钟的采样相位。
7.根据权利要求6所述的装置，其中所述参考时钟是所述边缘时钟。
8.根据权利要求1所述的装置，被实施为一阶时钟恢复电路。
9.根据权利要求1所述的装置，其中所述数据恢复电路还包括均衡器。
10.根据权利要求1所述的装置，其中所述时钟恢复电路还包括开关鉴相器。
11.根据权利要求1所述的装置，其中所述时钟恢复电路还包括线性鉴相器。
12.根据权利要求1所述的装置，其中所述第一采样器和所述第二采样器各自为差分采样器，并且各自采样差分信号路径。
13.根据权利要求1所述的装置，被实施为集成电路管芯。
14.根据权利要求1所述的装置，被实施为随机访问存储器器件。
15.根据权利要求1所述的装置，被实施为存储器控制器集成电路。
16.根据权利要求1所述的装置，其中所述数据时钟具有与所述边缘时钟基本上相同的频率。
17.一种装置，包括：
二进制采样器，用以根据恢复的时钟对数据信号的边缘进行采样；
时钟恢复电路，用以使用所述二进制采样器将所述恢复的时钟的相位锁定至所述数据信号的边缘；
模数转换器，用以根据数据时钟对所述数据信号进行采样以产生多位输出值；
数据恢复电路，用以从所述多位值产生二进制数据输出值；
采样时钟生成电路，用以生成所述数据时钟，以具有相对于所述恢复的时钟的相位偏移；以及
相位控制器，其响应于所述多位值，对所述相位偏移进行调节。
18.一种装置，包括：
时钟恢复电路，从数据信号生成恢复的时钟；
用于对所述数据信号进行采样以生成多位值、用于向所述多位值应用均衡以及用于生成对应于所述多位值的二进制输出值的装置，以及
用于使用反馈回路以波特率对所述多位值进行处理，以识别代表期望的采样时刻的相位偏移，并且使得用于采样所述数据信号的装置在所述期望的采样时刻对所述数据信号进行采样的装置。
19.一种接收数据信号的方法，包括：
基于边缘时钟在数据转变时间对所述数据信号进行采样；
根据数据时钟，使用模数转换器对所述数据信号进行采样，所述模数转换器产生多位输出；
处理所述多位输出，以生成相应的二进制输出值；以及
基于第一采样器产生的采样和所述二进制输出值，对所述边缘时钟的相位进行调节，以将恢复的时钟锁定至所述数据信号中的转变。
20.根据权利要求19所述的方法，其中在数据转变时间对所述数据信号进行采样包括使用二进制采样器，并且对所述边缘时钟的相位进行调节的执行响应于(i)来自所述二进制采样器的二进制值，以及(ii)来自所述数据恢复电路的所述二进制输出值。
21.根据权利要求19所述的方法，其中处理所述多位输出以生成相应的二进制输出值还包括：
随时间推移对所述多位输出做出响应，识别用于从参考时钟生成所述数据时钟的偏移。
22.根据权利要求21所述的方法，其中识别偏移包括：
处理以波特率获取的多个多位输出。
23.根据权利要求21所述的方法，其中识别包括：
确定对应于最大数据眼开启的相位偏移。
24.根据权利要求23所述的方法，其中多采样、误码率确定被用以确定所述相位偏移，并且所述数据时钟以比用以生成所述恢复的时钟的响应速率更慢的响应速率被调节至采样时间。
25.根据权利要求19所述的方法，被实施在一阶时钟恢复电路中。
26.根据权利要求19所述的方法，还包括对所述多位值进行均衡，以生成所述二进制输出值。
27.根据权利要求19所述的方法，被应用到差分接收器，使得所述数据信号为差分信号，并且使得在数据转变时间对所述数据信号进行采样和根据数据时钟对所述数字信号进行采样各自使用差分采样器执行。
28.根据权利要求19所述的方法，被实施在随机访问存储器器件中。
29.根据权利要求19所述的方法，被实施在存储器控制器集成电路中。
30.根据权利要求19所述的方法，其中所述数据时钟具有与所述边缘时钟基本上相同的频率。
31.一种接收数据信号的方法，包括：
使用第一采样器和第一反馈回路，以将边缘时钟锁定到所述数据信号的转变；
使用模数转换器，以根据数据时钟对所述数据信号进行采样，以产生多位值；
处理所述多位值，以产生相应的数据输出；
处理所述多位值，以识别期望的采样时刻；以及
使用第二反馈回路，以将所述数据时钟锁定到所述期望的采样时刻。
32.根据权利要求31所述的方法，还包括对所述多位值进行均衡，以产生经过均衡的多位值，并且从所述经过均衡的多位值产生相应的数据输出，以及为所述经过均衡的多位值执行峰值检测，以识别所述期望的采样时刻。

Claims (59)

1.一种用于接收数据信号的装置，包括：
第一采样器，用以基于边缘时钟信号在数据转变时间对数据信号进行采样；
第二采样器，用以基于数据时钟信号在数据间隔时间对数据信号进行采样；
时钟和数据恢复部件，具有第一相位控制器元件，用以基于所述第一和第二采样器的采样，对所述边缘时钟信号的相位和所述数据时钟信号的相位的分量进行调节；以及第二相位控制器元件，用以基于所述第二采样器的采样，对所述数据时钟信号的相位的分量进行调节。
2.根据权利要求1所述的装置，还包括加法器，用以结合来自所述第一相位控制器元件的输出值和来自所述第二相位控制器元件的输出值，以调节所述数据时钟信号的相位。
3.根据权利要求2所述的装置，还包括第一回路滤波器，用以对所述第一相位控制器元件的输出值进行滤波。
4.根据权利要求3所述的装置，其中所述第一回路滤波器是二阶滤波器。
5.根据权利要求3所述的装置，还包括第二回路滤波器，用以对所述第二相位控制器元件的输出值进行滤波。
6.根据权利要求5所述的装置，其中所述第一回路滤波器是二阶滤波器，并且所述第二回路滤波器是一阶滤波器。
7.根据权利要求2所述的装置，还包括回路滤波器，用以对所述第二相位控制器元件的输出值进行滤波。
8.根据权利要求7所述的装置，其中所述回路滤波器是一阶滤波器。
9.根据权利要求1所述的装置，其中所述第二采样器包括多电平闪存模数转换器。
10.根据权利要求1所述的装置，其中所述第二相位控制器元件包括波特率鉴相器。
11.根据权利要求10所述的装置，其中所述第二控制器元件还包括均衡器。
12.根据权利要求1所述的装置，其中所述第一相位控制器元件包括开关鉴相器。
13.根据权利要求1所述的装置，其中所述第一相位控制器元件包括线性鉴相器。
14.根据权利要求1所述的装置，其中所述第一采样器和所述第二采样器各自被配置用以采样差分信号路径。
15.一种用于接收数据信号的装置，包括：
第一采样器，用以基于边缘时钟信号在数据转变时间对数据信号进行采样；
第二采样器，用以基于数据时钟信号在数据间隔时间对数据信号进行采样，所述第二采样器包括多电平闪存模数转换器，其具有至少三个比较器；
均衡器，其被耦合用以接受所述多电平闪存模数转换器的比较器的输出信号，作为其输入信号；
时钟和数据恢复元件，具有第一相位控制器元件，用以基于所述第一和第二采样器的采样，调节所述边缘时钟信号的相位，并且基于所述第一和第二采样器的采样，调节所述数据时钟信号的相位。
16.根据权利要求15所述的装置，还包括与所述第二采样器和所述时钟和数据恢复元件相耦合的均衡器，用以向所述第一相位控制器元件提供数据信号。
17.根据权利要求15所述的装置，其中所述第一相位控制器元件包括开关鉴相器。
18.根据权利要求17所述的装置，其中所述时钟和数据恢复部件包括第二相位控制器元件，用以基于所述第二采样器的采样，调节所述数据时钟信号的相位。
19.根据权利要求18所述的装置，其中所述第二相位控制器元件包括波特率鉴相器。
20.根据权利要求18所述的装置，其中所述第二相位控制器元件包括线性鉴相器。
21.根据权利要求19所述的装置，还包括第一回路滤波器，用以对所述第一相位控制器元件的输出值进行滤波；以及第二回路滤波器，用以对所述第二相位控制器元件的输出值进行滤波。
22.根据权利要求21所述的装置，还包括加法器，用以结合所述第一回路滤波器的滤波后的输出值和所述第二回路滤波器的滤波后的输出值，以调节所述数据时钟信号的相位。
23.根据权利要求22所述的装置，其中所述第一采样器和所述第二采样器各自被配置用以采样差分信号路径。
24.一种接收数据信号的方法，包括：
基于边缘时钟信号，在数据转变时间对数据信号进行边缘采样；
基于数据时钟信号，在数据间隔时间对数据信号进行数据采样；
在第一控制回路中，基于所述边缘采样的输出和所述数据采样的输出，调节所述边缘时钟信号和所述数据时钟信号的相位；以及
在第二控制回路中，基于所述第二采样器的采样，调节所述数据时钟信号的相位。
25.根据权利要求24所述的方法，还包括在加法器中结合所述第一控制回路的输出值和所述第二控制回路的输出值，以调节所述数据时钟信号的相位。
26.根据权利要求25所述的方法，还包括对所述第一回路的输出值进行滤波，以及对所述第二回路的输出值进行滤波。
27.根据权利要求25所述的方法，其中所述数据采样涉及多电平闪存模数转换。
28.根据权利要求25所述的方法，其中所述第二回路包括波特率相位检测。
29.根据权利要求28所述的方法，其中所述第二回路还包括进行均衡以补偿码间干扰。
30.根据权利要求28所述的方法，其中所述第一回路包括开关相位检测。
31.根据权利要求28所述的方法，其中所述第一回路包括线性相位检测。
32.根据权利要求28所述的方法，其中所述边缘采样和数据采样各自采样差分信号路径。
33.一种接收数据信号的方法，其包括：
基于边缘时钟信号，在数据转变时间对数据信号进行边缘采样；
基于数据时钟信号，在数据间隔时间对数据信号进行数据采样，所述数据采样涉及利用至少三个比较器的多电平闪存模数转换；
均衡所述多电平闪存模数转换的所述比较器的输出信号；
基于所述数据采样和边缘采样的采样，调节所述边缘时钟信号的相位；以及
基于所述数据采样和边缘采样的采样，调节所述数据时钟信号的相位。
34.根据权利要求33所述的方法，其中对所述边缘时钟信号的相位的调节和对所述数据时钟信号的相位的调节涉及开关相位检测。
35.根据权利要求34所述的方法，还包括基于所述数据采样的采样，通过波特率相位检测过程而调节所述数据时钟信号的相位。
36.根据权利要求35所述的方法，还包括结合所述开关鉴相器的滤波后的输出值和所述波特率鉴相器的滤波后的输出值，用以调节所述数据时钟信号的相位。
37.一种信息携带介质，其上具有计算机可读信息，所述计算机可读信息被用以控制电路形成装置以形成包括数据信号接收器的集成电路块，所述计算机可读信息包括：
用以形成第一采样器以基于边缘时钟信号在数据转变时间对所述数据信号进行采样的指令；
用以形成第二采样器以基于数据时钟信号在数据间隔时间对所述数据信号进行采样的指令；
用以形成具有基于所述第一和第二采样器的采样而调节所述边缘时钟信号和数据时钟信号的相位的第一相位控制回路，以及基于所述第二采样器的采样而调节所述数据时钟信号的相位的第二相位控制回路的时钟和数据恢复部件的指令。
38.根据权利要求37所述的信息携带介质，其中所述第二采样器包括多电平闪存模数转换器。
39.根据权利要求37所述的信息携带介质，其中所述第二相位控制回路包括波特率鉴相器。
40.根据权利要求39所述的信息携带介质，其中所述第二相位控制回路还包括均衡器。
41.根据权利要求37所述的信息携带介质，其中所述第一相位控制回路包括开关鉴相器。
42.一种信息携带介质，在其上具有计算机可读信息，所述计算机可读信息被用以控制电路形成装置以形成包括数据信号接收器的集成电路块，所述计算机可读信息包括：
用以形成第一采样器以基于边缘时钟信号在数据转变时间对所述数据信号进行采样的指令；
用以形成第二采样器以基于数据时钟信号在数据间隔时间对所述数据信号进行采样的指令，所述第二采样器包括具有至少三个比较器的多电平闪存模数转换器；
用以形成被耦合以接受所述多电平闪存模数转换器的所述比较器的输出信号，作为其输入信号的均衡器的指令；以及
用以形成具有基于所述第一和第二采样器的采样而调节所述边缘时钟信号的相位，并且基于所述第一和第二采样器的采样而调节所述数据时钟信号的相位的第一相位控制回路的时钟和数据恢复元件的指令。
43.根据权利要求42所述的信息携带介质，还包括用以形成与所述第二采样器和所述时钟和数据恢复元件相耦合以向所述第一控制回路提供数据信号的均衡器的指令。
44.根据权利要求42所述的信息携带介质，其中所述时钟和数据恢复部件包括第二相位控制回路，用以基于所述第二采样器的采样而调节所述数据时钟信号的相位。
45.根据权利要求44所述的信息携带介质，还包括用以形成用于结合所述第一相位控制回路的输出值和所述第二相位控制器回路的输出值以调节所述数据时钟信号的相位的加法器的指令。
46.一种设备，包括：
用于基于边缘时钟而对数据信号进行边缘采样的装置；
用于基于数据时钟而对数据信号进行数据采样的装置；
第一回路装置，用于基于所述第一和第二采样器的采样而调节所述边缘时钟信号和所述数据时钟信号的相位，以及
第二回路装置，用于基于所述第二采样器的采样而调节所述数据时钟信号的相位。
47.根据权利要求46所述的设备，还包括：
累加装置，其用于结合所述第一回路装置的输出值和所述第二回路装置的输出值，以调节所述数据时钟信号的相位。
48.一种设备，包含：
第一采样装置，用于基于边缘时钟信号在数据转变时间对所述数据信号进行采样；
第二采样装置，用于基于数据时钟信号在数据间隔时间对所述数据信号进行采样，所述第二采样装置包括具有至少三个比较器的多电平闪存模数转换器；
均衡装置，用于调节所述多电平闪存模数转换器的所述比较器的输出，以补偿码间干扰；以及
第一回路装置，用于基于所述第一和第二采样器的采样而调节所述边缘时钟信号的相位，并且用于基于所述第一和第二采样器的采样而调节所述数据时钟信号的相位。
49.根据权利要求48所述的设备，还包括：
第二回路装置，用于基于所述第二采样器的采样而调节所述数据时钟信号的相位。
50.一种集成电路，包括：
第一采样电路，用以基于边缘时钟信号在数据转变时间对所述数据信号进行采样；
第二采样电路，用以基于数据时钟信号在数据间隔时间对所述数据信号进行采样；
时钟和数据恢复电路，具有第一相位控制器电路，用以基于所述第一和第二采样器电路的采样而调节所述边缘时钟信号和所述数据时钟信号的相位；以及第二相位控制器电路，用以基于所述第二采样器电路的采样而调节所述数据时钟信号的相位。
51.根据权利要求50所述的集成电路，还包括加法器，用于结合所述第一相位控制器电路的输出值和所述第二相位控制器电路的输出值，以调节所述数据时钟信号的相位。
52.一种集成电路，包括：
第一采样电路，用以基于边缘时钟信号在数据转变时间对所述数据信号进行采样；
第二采样电路，用以基于数据时钟信号在数据间隔时间上对所述数据信号进行采样，所述第二采样器电路包括具有至少三个比较器电路的多电平闪存模数转换器电路；
均衡器电路，用以对所述多电平闪存模数转换器的比较器的输出信号进行操作，以补偿码间干扰；时钟和数据恢复元件，具有第一相位控制器电路，用以基于所述第一和第二采样器电路的采样对所述边缘时钟信号进行调节，并且基于所述第一和第二采样器电路的采样对所述数据时钟信号的相位进行调节。
53.根据权利要求52所述的集成电路，其中所述时钟和数据恢复电路包括第二相位控制器电路，用以基于所述第二采样器电路的采样而调节所述数据时钟信号的相位。
54.一种用于接收数据的系统，包括：
第一采样器，用以基于边缘时钟信号在数据转变时间对数据信号进行采样；
第二采样器，用以基于数据时钟信号在数据间隔时间对数据信号进行采样；
时钟和数据恢复部件，具有第一相位控制器元件，用以基于所述第一和第二采样器的采样，对所述边缘时钟信号的相位和所述数据时钟信号的相位进行调节；以及第二相位控制器元件，用以基于所述第二采样器的采样，对所述数据时钟信号的相位进行调节。
55.根据权利要求54所述的系统，还包括存储器部件或存储器控制器部件。
56.根据权利要求54的系统，还包括动态随机访问存储器部件。
57.一种用于接收数据的系统，包括：
第一采样器，用以基于边缘时钟信号在数据转变时间对数据信号进行采样；
第二采样器，用以基于数据时钟信号在数据间隔时间对数据信号进行采样，所述第二采样器包括多电平闪存模数转换器，其具有至少三个比较器；
均衡器，其被耦合用以接受所述多电平闪存模数转换器的所述比较器的输出信号，作为其输入信号；
时钟和数据恢复元件，具有第一相位控制器元件，用以基于所述第一和第二采样器的采样而调节所述边缘时钟信号的相位，并且基于所述第一和第二采样器的采样而调节所述数据时钟信号的相位。
58.根据权利要求57所述的系统，还包括存储器部件或存储器控制器部件。
59.根据权利要求57所述的系统，还包括动态随机访问存储器部件。
CN2009801027386A 2008-02-01 2009-01-30 具有增强的时钟和数据恢复的接收器 Pending CN101926121A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US6326408P 2008-02-01 2008-02-01
US61/063,264 2008-02-01
PCT/US2009/000687 WO2009099595A1 (en) 2008-02-01 2009-01-30 Receiver with enhanced clock and data recovery

Publications (1)

Publication Number Publication Date
CN101926121A true CN101926121A (zh) 2010-12-22

Family

ID=40589977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801027386A Pending CN101926121A (zh) 2008-02-01 2009-01-30 具有增强的时钟和数据恢复的接收器

Country Status (4)

Country Link
US (6) US8929496B2 (zh)
EP (1) EP2241050B1 (zh)
CN (1) CN101926121A (zh)
WO (1) WO2009099595A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716974A (zh) * 2013-12-13 2015-06-17 英特尔公司 具有偏移边缘采样器的数据接收器电路
CN105391537A (zh) * 2014-08-25 2016-03-09 联发科技股份有限公司 在电子设备中执行数据采样控制的方法及其装置
CN105830386A (zh) * 2013-12-19 2016-08-03 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN107210982A (zh) * 2015-03-03 2017-09-26 英特尔公司 具有减少的决策反馈均衡器采样器的低功率高速接收器
CN107995135A (zh) * 2017-10-31 2018-05-04 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
CN109845204A (zh) * 2016-10-19 2019-06-04 索尼半导体解决方案公司 信号处理装置、信号处理方法和程序
CN113764024A (zh) * 2020-06-02 2021-12-07 长鑫存储技术有限公司 差分信号偏移校准电路及半导体存储器
CN114697168A (zh) * 2022-06-01 2022-07-01 南京沁恒微电子股份有限公司 百兆以太网数字基带信号处理方法及信号处理模块
TWI810907B (zh) * 2022-04-22 2023-08-01 瑞鼎科技股份有限公司 應用於顯示裝置的高速信號傳輸系統

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008085299A1 (en) 2007-01-09 2008-07-17 Rambus Inc. Receiver with clock recovery circuit and adaptive sample and equalizer timing
US8181058B2 (en) * 2010-01-06 2012-05-15 Oracle America, Inc. Clock-data-recovery technique for high-speed links
US8619848B2 (en) * 2010-11-19 2013-12-31 Intel Corporation Method, apparatus, and system to compensate inter-symbol interference
US9166774B2 (en) * 2010-12-21 2015-10-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Decoupling bang-bang CDR and DFE
US8693596B1 (en) 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
US8942334B1 (en) 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
JP5831225B2 (ja) * 2011-12-28 2015-12-09 富士通株式会社 Ｃｄｒ回路、受信回路、及び、電子装置
US8923371B2 (en) * 2012-12-28 2014-12-30 Lsi Corporation SerDes data sampling gear shifter
US9509433B2 (en) * 2013-05-14 2016-11-29 Applied Optoelectronics, Inc. Aligning and directly optically coupling photodetectors to optical demultiplexer outputs in a multichannel receiver optical subassembly
JP6244722B2 (ja) * 2013-08-01 2017-12-13 富士通株式会社 Ｃｄｒ回路
US9225371B2 (en) * 2014-02-28 2015-12-29 Fujitsu Limited Offset compensation for serial links
JP2015216439A (ja) * 2014-05-08 2015-12-03 富士通株式会社 受信回路
TWI565283B (zh) * 2014-10-15 2017-01-01 創意電子股份有限公司 時脈資料回復電路與方法
US9197396B1 (en) * 2015-01-31 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Out-of-lock based clock acquisition
US9455846B2 (en) * 2015-02-19 2016-09-27 Microsoft Technology Licensing, Llc Decision feedback equalization
US9755819B2 (en) * 2015-07-01 2017-09-05 Rambus Inc. Phase calibration of clock signals
US9832009B2 (en) 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery
US9531529B1 (en) * 2015-09-21 2016-12-27 Cadence Design Systems, Inc. System and method for saddle point locking detection during clock and data recovery
US9584345B1 (en) 2015-12-09 2017-02-28 International Business Machines Corporation High data rate multilevel clock recovery system
US9847839B2 (en) * 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
US9983875B2 (en) 2016-03-04 2018-05-29 International Business Machines Corporation Operation of a multi-slice processor preventing early dependent instruction wakeup
US10037211B2 (en) 2016-03-22 2018-07-31 International Business Machines Corporation Operation of a multi-slice processor with an expanded merge fetching queue
US10346174B2 (en) 2016-03-24 2019-07-09 International Business Machines Corporation Operation of a multi-slice processor with dynamic canceling of partial loads
US10761854B2 (en) 2016-04-19 2020-09-01 International Business Machines Corporation Preventing hazard flushes in an instruction sequencing unit of a multi-slice processor
CN109314518B (zh) 2016-04-22 2022-07-29 康杜实验室公司 高性能锁相环
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10037229B2 (en) 2016-05-11 2018-07-31 International Business Machines Corporation Operation of a multi-slice processor implementing a load/store unit maintaining rejected instructions
US9934033B2 (en) 2016-06-13 2018-04-03 International Business Machines Corporation Operation of a multi-slice processor implementing simultaneous two-target loads and stores
US10042647B2 (en) 2016-06-27 2018-08-07 International Business Machines Corporation Managing a divided load reorder queue
US10218360B2 (en) * 2016-08-02 2019-02-26 Altera Corporation Dynamic clock-data phase alignment in a source synchronous interface circuit
US10318419B2 (en) 2016-08-08 2019-06-11 International Business Machines Corporation Flush avoidance in a load store unit
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10324879B2 (en) * 2016-09-28 2019-06-18 International Business Machines Corporation Mitigation of side effects of simultaneous switching of input/output (I/O data signals
US9960902B1 (en) * 2016-12-15 2018-05-01 Xilinx, Inc. Temporal change in data-crossing clock phase difference to resolve meta-stability in a clock and data recovery circuit
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
JP6839354B2 (ja) * 2017-02-03 2021-03-10 富士通株式会社 Ｃｄｒ回路及び受信回路
JP6912702B2 (ja) * 2017-02-20 2021-08-04 富士通株式会社 Ｃｄｒ回路及び受信回路
US10693473B2 (en) 2017-05-22 2020-06-23 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10305704B1 (en) * 2018-06-07 2019-05-28 Texas Instruments Incorporated Decision feedback equalization with independent data and edge feedback loops
EP3807996B1 (en) 2018-06-12 2022-07-06 Kandou Labs SA Low latency combined clock data recovery logic network and charge pump circuit
KR20200032807A (ko) * 2018-09-18 2020-03-27 삼성디스플레이 주식회사 수신기 및 이를 포함하는 송수신기
US11265084B2 (en) * 2018-12-20 2022-03-01 Acacia Communications, Inc. Flexible baud rate
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
KR20210075730A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 클록 복원 회로, 클록 데이터 복원 회로 및 이를 포함하는 장치
US10992501B1 (en) * 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
KR20210142336A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 클럭 및 데이터 복구 회로 및 이를 구비하는 수신 장치
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
EP3979512A1 (en) * 2020-09-30 2022-04-06 Nxp B.V. Carrier supression in a nfc receiver
EP4033667A1 (en) * 2021-01-22 2022-07-27 Rohde & Schwarz GmbH & Co. KG Phase-shifted sampling module and method for determining filter coefficients
US11115251B1 (en) * 2021-01-22 2021-09-07 Litrinium, Inc. PAM4 equalization DSM
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11619964B2 (en) * 2021-07-26 2023-04-04 Micron Technology, Inc. Methods for improving timing in memory devices, and related devices and systems
US11689351B2 (en) 2021-09-22 2023-06-27 Apple Inc. Hybrid serial receiver circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020044618A1 (en) * 2000-04-28 2002-04-18 Buchwald Aaron W. High-speed serial data transceiver and related methods
CN1500326A (zh) * 2002-01-30 2004-05-26 印芬龙科技股份有限公司 对相位控制进行采样的方法
CN1534600A (zh) * 2003-01-29 2004-10-06 索尼株式会社 再现信号波形处理装置
US20060002497A1 (en) * 2004-07-02 2006-01-05 Broadcom Corporation Phase adjustment method and circuit for dll-based serial data link transceivers

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2319915B (en) * 1996-11-29 2001-01-24 Lsi Logic Corp Analogue to digital converter system
US5293405A (en) 1991-10-31 1994-03-08 International Business Machines Corp. Adaptive equalization and regeneration system
US5384551A (en) 1993-02-25 1995-01-24 Delco Electronics Corporation Fast locking phase locked loop frequency synthesizer
JPH0845188A (ja) 1994-07-29 1996-02-16 Sony Corp 記録媒体並びにその記録装置および再生装置
US5635934A (en) * 1995-03-07 1997-06-03 National Semiconductor Corporation Digital read channel utilizing analog-to-digital converter with offset reduction
US5850422A (en) 1995-07-21 1998-12-15 Symbios, Inc. Apparatus and method for recovering a clock signal which is embedded in an incoming data stream
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6570916B1 (en) 1997-03-04 2003-05-27 Semiconductor Components Industries Llc Adaptive equalization circuit and method
US6046630A (en) * 1997-06-27 2000-04-04 Hyundai Electronics Industries Co., Ltd. π/4 QPSK digital demodulating apparatus and a method thereof
US6005893A (en) * 1997-09-23 1999-12-21 Telefonaktiebolaget Lm Ericsson Reduced complexity bit allocation to subchannels in a multi-carrier, high speed data transmission system
JP3788684B2 (ja) 1998-03-06 2006-06-21 パイオニア株式会社 波形等化器及びこれを用いたデータ再生装置
US5999056A (en) 1998-06-30 1999-12-07 Philips Electronics North Amercia Corporation Variable gain amplifier using impedance network
US6038266A (en) 1998-09-30 2000-03-14 Lucent Technologies, Inc. Mixed mode adaptive analog receive architecture for data communications
US6771725B2 (en) 1998-11-09 2004-08-03 Broadcom Corporation Multi-pair gigabit ethernet transceiver
US6477200B1 (en) 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
US6282690B1 (en) 1999-01-14 2001-08-28 Texas Instruments Incorporated Parity insertion with precoder feedback in a read channel
US6504884B1 (en) 1999-05-12 2003-01-07 Analog Devices, Inc. Method for correcting DC offsets in a receiver
US6459394B1 (en) * 2001-05-22 2002-10-01 Cirrus Logic, Inc. Multi-bank flash ADC array with uninterrupted operation during offset calibration and auto-zero
US7254169B1 (en) * 2001-07-03 2007-08-07 Silicon Laboratories Inc. Method and apparatus for determining a loss of signal condition
US6888905B1 (en) * 2001-12-20 2005-05-03 Microtune (San Diego), Inc. Low deviation index demodulation scheme
US6624688B2 (en) 2002-01-07 2003-09-23 Intel Corporation Filtering variable offset amplifer
US6853938B2 (en) * 2002-04-15 2005-02-08 Micron Technology, Inc. Calibration of memory circuits
US7298807B2 (en) * 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7397848B2 (en) * 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7688887B2 (en) 2003-09-02 2010-03-30 Gennum Corporation Precision adaptive equalizer
US6992855B2 (en) 2003-09-18 2006-01-31 Matsushita Electric Industrial Co., Ltd. Methods for limiting channel control values to thereby improve servo-demodulation robustness
US20050108600A1 (en) 2003-11-19 2005-05-19 Infineon Technologies Ag Process and device for testing a serializer circuit arrangement and process and device for testing a deserializer circuit arrangement
US7315596B2 (en) * 2004-02-17 2008-01-01 Texas Instruments Incorporated Interpolator based clock and data recovery (CDR) circuit with digitally programmable BW and tracking capability
US7639736B2 (en) 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
US7961823B2 (en) 2004-06-02 2011-06-14 Broadcom Corporation System and method for adjusting multiple control loops using common criteria
US7623600B2 (en) 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
US7406135B2 (en) 2004-06-22 2008-07-29 International Business Machines Corporation Reducing power consumption in signal detection
US7587012B2 (en) * 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
US7397876B2 (en) 2004-08-11 2008-07-08 International Business Machines Corporation Methods and arrangements for link power reduction
US7489739B2 (en) 2004-09-17 2009-02-10 Rambus, Inc. Method and apparatus for data recovery
US7817767B2 (en) * 2004-12-23 2010-10-19 Rambus Inc. Processor-controlled clock-data recovery
GB0504425D0 (en) 2005-03-03 2005-04-06 Texas Instruments Ltd Equalisation circuit
US7325175B2 (en) 2005-05-04 2008-01-29 Broadcom Corporation Phase adjust using relative error
US7702053B2 (en) 2005-05-05 2010-04-20 Broadcom Corporation State based algorithm to minimize mean squared error
US7769110B2 (en) 2005-05-13 2010-08-03 Broadcom Corporation Threshold adjust system and method
JP2006344294A (ja) * 2005-06-09 2006-12-21 Hitachi Ltd 情報再生装置及び再生信号処理回路
US20070110199A1 (en) 2005-11-15 2007-05-17 Afshin Momtaz Receive equalizer with adaptive loops
US7616686B2 (en) * 2006-02-17 2009-11-10 Agere Systems Inc. Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
JP4804961B2 (ja) * 2006-03-03 2011-11-02 オリンパスメディカルシステムズ株式会社 超音波振動子及びそれを搭載した体腔内超音波診断装置
US7746969B2 (en) * 2006-03-28 2010-06-29 Entropic Communications, Inc. High definition multi-media interface
US7639737B2 (en) * 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US7589649B1 (en) 2006-05-08 2009-09-15 Marvell International Ltd. Apparatus, method, and system for correction of baseline wander
US7720141B2 (en) 2006-09-05 2010-05-18 Advanced Micro Devices, Inc. Decision feedback restore of DC signals in a receiver
US7961817B2 (en) 2006-09-08 2011-06-14 Lsi Corporation AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation
TWI392297B (zh) 2006-10-06 2013-04-01 Realtek Semiconductor Corp 補償基線游離的裝置及方法
JP5060119B2 (ja) * 2006-12-19 2012-10-31 株式会社富士通ビー・エス・シー 暗号処理プログラム、暗号処理方法および暗号処理装置
US8341065B2 (en) 2007-09-13 2012-12-25 Microsoft Corporation Continuous betting interface to prediction market
GB0718831D0 (en) * 2007-09-26 2007-11-07 Bristol Microcircuits Ltd Clock recovery
CN101889402A (zh) * 2007-12-06 2010-11-17 拉姆伯斯公司 基于沿的信号损失检测
US8478554B1 (en) * 2009-02-09 2013-07-02 Marvell International Ltd. Reducing eye monitor data samplers in a receiver
US20120269305A1 (en) * 2011-04-21 2012-10-25 Stmicroelectronics (Canada) Inc. Bang-bang offset cancellation (autozero)
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
US9832009B2 (en) * 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020044618A1 (en) * 2000-04-28 2002-04-18 Buchwald Aaron W. High-speed serial data transceiver and related methods
CN1500326A (zh) * 2002-01-30 2004-05-26 印芬龙科技股份有限公司 对相位控制进行采样的方法
CN1534600A (zh) * 2003-01-29 2004-10-06 索尼株式会社 再现信号波形处理装置
US20060002497A1 (en) * 2004-07-02 2006-01-05 Broadcom Corporation Phase adjustment method and circuit for dll-based serial data link transceivers

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716974A (zh) * 2013-12-13 2015-06-17 英特尔公司 具有偏移边缘采样器的数据接收器电路
CN105830386A (zh) * 2013-12-19 2016-08-03 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN105830386B (zh) * 2013-12-19 2019-04-19 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN105391537B (zh) * 2014-08-25 2019-03-01 联发科技股份有限公司 在电子设备中执行数据采样控制的方法及其装置
CN105391537A (zh) * 2014-08-25 2016-03-09 联发科技股份有限公司 在电子设备中执行数据采样控制的方法及其装置
CN107210982A (zh) * 2015-03-03 2017-09-26 英特尔公司 具有减少的决策反馈均衡器采样器的低功率高速接收器
CN107210982B (zh) * 2015-03-03 2023-09-05 英特尔公司 具有减少的决策反馈均衡器采样器的低功率高速接收器
CN109845204A (zh) * 2016-10-19 2019-06-04 索尼半导体解决方案公司 信号处理装置、信号处理方法和程序
US11722004B2 (en) 2016-10-19 2023-08-08 Sony Semiconductor Solutions Corporation Signal processing device, signal processing method, and program
US11264832B2 (en) 2016-10-19 2022-03-01 Sony Semiconductor Solutions Corporation Signal processing device, signal processing method, and program
CN109845204B (zh) * 2016-10-19 2022-05-31 索尼半导体解决方案公司 信号处理装置、信号处理方法和程序
CN107995135A (zh) * 2017-10-31 2018-05-04 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
CN107995135B (zh) * 2017-10-31 2021-07-23 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
WO2021244274A1 (zh) * 2020-06-02 2021-12-09 长鑫存储技术有限公司 差分信号偏移校准电路及半导体存储器
CN113764024B (zh) * 2020-06-02 2023-07-07 长鑫存储技术有限公司 差分信号偏移校准电路及半导体存储器
CN113764024A (zh) * 2020-06-02 2021-12-07 长鑫存储技术有限公司 差分信号偏移校准电路及半导体存储器
US11894853B2 (en) 2020-06-02 2024-02-06 Changxin Memory Technologies, Inc. Differential signal skew calibration circuit and semiconductor memory
TWI810907B (zh) * 2022-04-22 2023-08-01 瑞鼎科技股份有限公司 應用於顯示裝置的高速信號傳輸系統
CN114697168B (zh) * 2022-06-01 2022-12-02 南京沁恒微电子股份有限公司 百兆以太网数字基带信号处理方法及信号处理模块
CN114697168A (zh) * 2022-06-01 2022-07-01 南京沁恒微电子股份有限公司 百兆以太网数字基带信号处理方法及信号处理模块

Also Published As

Publication number Publication date
EP2241050B1 (en) 2018-08-08
EP2241050A1 (en) 2010-10-20
US20100289544A1 (en) 2010-11-18
US9973328B2 (en) 2018-05-15
US8929496B2 (en) 2015-01-06
US20210152324A1 (en) 2021-05-20
US20170099132A1 (en) 2017-04-06
US10432389B2 (en) 2019-10-01
US20200052873A1 (en) 2020-02-13
US20180323951A1 (en) 2018-11-08
US10887076B2 (en) 2021-01-05
US20150092898A1 (en) 2015-04-02
US11277254B2 (en) 2022-03-15
US9419781B2 (en) 2016-08-16
WO2009099595A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101926121A (zh) 具有增强的时钟和数据恢复的接收器
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US8181058B2 (en) Clock-data-recovery technique for high-speed links
US9832009B2 (en) Collaborative clock and data recovery
US8243866B2 (en) Analog baud rate clock and data recovery
US11290115B2 (en) Low latency combined clock data recovery logic network and charge pump circuit
US10172105B2 (en) Apparatus for receiver with multi-bit observation interval and associated methods
US8705673B2 (en) Timing phase detection using a matched filter set
US8249207B1 (en) Clock and data recovery sampler calibration
US20100103999A1 (en) Partial response decision-feedback equalization with adaptation based on edge samples
US20090080584A1 (en) Semiconductor system
US20110084737A1 (en) Frequency responsive bus coding
US8458546B2 (en) Oversampled clock and data recovery with extended rate acquisition
EP3107239A1 (en) Phase detection in an analog clock data recovery circuit with decision feedback equalization
US7173993B2 (en) Method for sampling phase control
WO2009096199A1 (en) Instant-acquisition clock and data recovery systems and methods for serial communications links
CN101789773B (zh) 占空比偏移检测和补偿电路
EP2947834B1 (en) Apparatus and method to acquire and track signals modulated by different modulation schemes
WO2018204010A1 (en) Apparatus and method for cancelling pre-cursor inter-symbol-interference
US20160072650A1 (en) Adaptive termination tuning with biased phase detector in a serdes receiver
Park et al. A 0.83 pJ/b 52Gb/s PAM-4 Baud-Rate CDR with Pattern-Based Phase Detector for Short-Reach Applications
US11212070B2 (en) Clock phase recovery apparatus and method, and chip
Xie et al. Low jitter design for quarter-rate CDR of 100Gb/s PAM4 optical receiver
EP1386441B1 (en) Receiver with recovery circuit using oversampling and majority decision
US9304535B2 (en) Baud rate phase detector with no error latches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101222