TWI392297B - 補償基線游離的裝置及方法 - Google Patents

補償基線游離的裝置及方法 Download PDF

Info

Publication number
TWI392297B
TWI392297B TW096137468A TW96137468A TWI392297B TW I392297 B TWI392297 B TW I392297B TW 096137468 A TW096137468 A TW 096137468A TW 96137468 A TW96137468 A TW 96137468A TW I392297 B TWI392297 B TW I392297B
Authority
TW
Taiwan
Prior art keywords
signal
coupled
baseline
compensation
output
Prior art date
Application number
TW096137468A
Other languages
English (en)
Other versions
TW200917746A (en
Inventor
Yuan Shuo Chang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of TW200917746A publication Critical patent/TW200917746A/zh
Application granted granted Critical
Publication of TWI392297B publication Critical patent/TWI392297B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4919Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes

Description

補償基線游離的裝置及方法
本發明係有關於一種資料傳輸系統,其係尤指補償基頻收發系統之基線游離的裝置及方法。
由於在近二十年來,電腦運算能力增加與網際網路廣泛的普及化,而導致對於大量且快速資料的處理、儲存以及傳輸之需求不斷的提高。為了滿足使用者間資料傳輸速度提高的需求,從西元1990年至今,乙太網路之傳輸速度已從10Mbps(megabits per second)發展至10Gbps(gigabits per second)。IEEE 802.3特別小組基於不同應用環境與目標而建立,以訂定各種乙太網路規範,用於促進多數區域發展乙太網路。
區域網路(LANs)之100Mbps快速乙太網路傳輸技術為現今最為廣泛的應用技術,讓電腦之間和電子裝置之間可達到高速度資料交換之目的。在下一代電腦系統,1000Mbps乙太網路傳輸裝置將取代100Mbps乙太網路傳輸裝置,而成為標準設備,然而在建構未來資訊高速傳輸網路,現今中樞網路之總頻寬將遭遇到瓶頸。基於上述,為了在資料傳輸上支援更高頻寬的需求,IEEE802.3an工作小組制定一種新式的10Gbps收發系統,其運用類型6或7銅傳輸線使得傳輸連結可支援至100公尺,詳細規格介紹請參閱IEEE初定規格P802.3an/D3.0。10Gbps乙太網路傳輸裝置已在2006年中經過檢驗,且將被實現在資料中心,以在初始階段提供中樞網路充足的頻寬。
請參閱第一圖,其為10G乙太網路收發系統之簡要方塊圖。10G系統支援4個以上的連接器結構、4對以上的銅絞線傳輸,其每對傳輸線之傳輸率在每秒800M符號(mega symbols/second),每一符號表示3.125位元。此外,10G系統之每一對傳送線皆支援全雙工運作。因此,如圖所示,一混合器(Hybrid)10耦接於收發系統以及每一對銅傳輸線11。10G收發系統包含有兩部分,第一部分為發送器,其用於編碼與調變來自主機的資料,且發送經調變後的訊號至一遠端;另一部分為接收器,其用於解調變與解碼所接收的訊號,且發送經回復後的資料至主機。
承接上述,發送路徑中更包含一媒體存取控制(Media Access Control,MAC)單元12,用於管理來自主機之處理需求以及管理連結,且經由一媒體獨立介面(Medium Independent Interface,XGMII)13傳送資料區塊至收發系統之實體層。然後,實體層之一實體編碼次層(Physical Coding Sublayer,PCs)14攪亂媒體存取控制單元12所傳送的資料位元,並且利用低密度奇偶檢測(low-density parity-check,LDPC)編碼器編碼經攪亂後的資料位元。最後,映射經編碼後資料流中的每7位元資料為16位準脈波振幅調變(16-level pulse amplitude modulation,16-PAM)符號,此16位準脈波振幅調變技術用於轉換資料位元至預定振幅,以提高有頻寬限制通道之傳輸效率。
如圖所示,此16位準脈波振幅調變符號進一步受一湯林森-何洛緒瑪預編碼器(Tomlinson-Harashima Precoder,THP)16處理,其在傳送訊號前預先等化訊號,以補償訊號在頻率選擇通道中的訊號衰減與失真。此外,預先等化後的數位符號經由一數位類比轉換器(digital-to-analog converter,DAC)18轉換,而轉換為一連續時序類比波形,並且經由一類比濾波器20收歛高頻,以因應限制高頻散發。最後,一線驅動器22驅動類比波形經混合器10與銅傳輸線11傳送至對應之接收器。
接著對接收路徑進行說明,於接受路徑上混合器10接收銅傳輸線11傳送至10G接收器的訊號,然後一前端類比濾波器24移除訊號位於所注重頻帶外之高頻訊號成分,以防止後續之一類比數位轉換器(analog-to-digital converter,ADC)28所取樣的取樣資料發生失真情形。在類比數位轉換器28取樣訊號之前,一可程式化增益放大器(Programmable Gain Amplitude,PGA)26,用以調整訊號輸入振福至類比數位轉換器28可接受之範圍,如此類比數位轉換器28即可取樣與量化所接收之類比波形,並且輸出取樣後之數位取樣資料至一前饋(feed forward)等化器29,類比數位轉換器28於傳輸過程中並不會加入雜訊。
接續,前饋等化器29處理數位取樣資料以消除先前傳輸訊號的過程中加入於訊號的雜訊,並且消除剩餘的符號干擾(inter symbol interference,ISI),以增加在等化器29輸出端的訊號雜訊比(signal-to-noise ratio,SNR)。於等化後,經等化之符號進一步以資料位元序列方式傳送至實體編碼次層14之接收單元(圖未示),進而運用低密度奇偶檢測解碼器解碼並且進行解擾亂,以回復資料至原本資料區塊。最後,媒體存取控制單元12確認過實體編碼次層14所傳送的資料區塊後,將會傳送至主機。
如第一圖所示,銅傳輸線11以及乙太網路接收器會藉由混合器10耦接在一起,以支援全雙工運作。所以,當發送器傳送訊號至對應的接收器時,在接收器偵測訊號前,訊號將會經過銅傳輸線11與兩個混合器10。運用在10G乙太網路之混合器10,一般大都為變壓器,其頻率響應為高頻通過,所以傳輸能量低於變壓器之濾除頻率時將會發生損失的情形。基於上述變壓器高頻通過的特性,此種不希望於通道傳輸波形而發生的效應,一般稱為基線游離(Baseline Wander,BLW),其會造成用於基頻傳輸系統之直流碼產生不平衡之情形。當基線游離現象發生時,傳輸信號之基線將基於先前與當前傳輸符號的極性而被向上偏移或者向下偏移。若具有連續正極性或者負極性的符號於超過一短時間間隔被傳送,變壓器將會阻隔傳送訊號中所攜帶的低頻能量,如此經過阻隔後的訊號波形將會在接收器受到修剪,並且會導致位元錯誤,甚至會縮短長度。基於上述因素,接收器必須補償基線游離現象。
基於上述因素,現今已提出多種消除基頻通訊系統的基線遊離現象的技術,如以下所列出的技術:[1]Mel Buzes於1999年3月29日申請且已核准的美國專利第6140857號的“Method an apparatus for reducing baseline wander”。
[2]Leon Chia-Liang Lin and Gerchih Chou於2002年1月25日申請且已公開的美國申請專利公開第2003/0142659 A1號的“Automatic gain control for communication receivers”。
[3]I.Greiss and E.Lida於2001年6月7日申請且已核准的美國專利第6618436號的“Digital base-band Receiver”。
[4]Sren A.Raghavan於1998年9月11日申請且已核准的美國專利第6415003號的“Digital baseline wander correction circuit”。
[5]Jyh-Ting Lai於2002年7月12日申請且已公開的美國申請專利公開第2003/0206604號的“Receiver for baseline wandering compensation”。
[6]J.H.Baek,J.H.Hong,M.H.Sunwoo and K.Y.Kim於2004年在IEEE Signal Processing Systems所發表的“EFFICIENT DIGITAL BASELINE WANDER ALGORITHM AND ITS ARCHITECTRE FOR FAST ETHERNET”。
[7]美國專利公開/公告號6433608、6140857、6415003、6618436、20030142659、20030206604。
上述技術可分類為三個群組,第一個群組為上述[1],如第二圖所示,其是在類比域估計與補償基線游離,其包含有一基線游離補償電路30、一類比數位轉換器32、一前饋濾波器(feedforward filter,FFF)34、一加法器35、一切劃器(slicer)36以及一回授濾波器(feedback filter,FBF)38。此種在類比域消除基線游離之方式,雖然可放寬類比數位轉換器32的設計需求,但是此種方式與上述在數位域補償之方式[3]-[6]相較之下,其功率相耗高,且電路佔用晶片面積大。為了增進第一種方式,C.L.Ling以及G.C.Chou於上述[2]提出另一種補償方式,其是在數位域估計基線游離並在類比域消除基線游離,其如第三圖所示,包含一基線游離補償電路30、一類比數位轉換器32、一前饋濾波器34、加法器35與37、一切劃器36以及一回授濾波器38。此種方式也許可提供減少基線游離的一個較佳方案,然而其在估計與消除基線游離之間的封閉迴路延遲太久,以至於無法輕易保持迴路的穩定性。此外,此種方式會增加硬體,例如必須一數位類比轉換器與一低通濾波器,以在類比域消除基線游離。
第三個群組方式是在數位域估計與消除基線游離,例如上述[3],其基線游離補償電路如第四圖所示,包含有一基線游離補償電路30、一類比數位轉換器32、一前饋濾波器34、一加法器35、一切劃器36以及一回授濾波器38。基線游離比較器30包括有一延遲單元301與一加法器303。如第四圖所示,基線游離補償電路30包括有一簡易預先判斷電路,其將所接收的取樣與前一次的取樣相減,而產生修正資料。此預先判斷電路補償基線游離之方式,其硬體電路簡單且減少前饋濾波器34與基線游離補償電路30的相互間影響。然而,因為只有使用當前的符號與前一個符號而估計基線游離,如此當傳輸進來的符號具有微小的直流成分時,即可能會在消除直流偏移時發生錯誤。所以,運用此種方式會發生使用錯誤估計對訊號進行修正,如此將會發生不佳的影響。
承接上述,其他現今在數位域估計與消除基線游離之方法,即為上述[4]-[6]。其簡易方塊圖如第五圖所示,包含有一基線游離補償電路30、一類比數位轉換器32、一前饋濾波器34、加法器35與37、一切劃器36、一回授濾波器38以及一基線游離估測電路39。此種補償方式是以誤差訊號作為估計直流的偏移值,誤差訊號為判斷裝置(切劃器36)與前饋濾波器34之輸入(虛線)或輸出(實線)之間的差異,並且在前饋濾波器34之輸入端前(虛線)或輸出端後補償基線游離。上述提及之數位補償電路可有效實施於現今的數位電路技術中。
本發明之目的,在於提供一種基線游離之補償裝置及方法,以提升網路傳輸系統之效能。
本發明之一實施例揭露一種基線游離補償裝置與方法,其運用於發送器具有湯林森-何洛緒瑪預編碼器THP之通訊系統。本發明更適用於10G乙太網路傳輸應用。本發明包括有一外加判斷裝置(切劃器)與一外加運算單元,外加判斷裝置用於產生直流偏移資訊(誤差訊號),而外加運算單元設於基線游離補償電路之後,以回復經補償後的符號為16位準脈波振幅調變訊號。此外,本發明是依據基線游離補償電路之輸入與判斷裝置之輸出間的差異產生複數誤差訊號,而不同於習用技術[4]-[6]。該些誤差訊號可更進一步經過加權處理,以降低經基線游離補償電路處理後所產生的不正確直流資訊的影響。如此,即可取得一個適當且精確的直流偏移資訊,以可改善現今估計不正確基線游離的情形。
茲為使 貴審查委員對本發明之結構特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:前述的習用技術皆無法適用於發送器具有一湯林森-何洛緒瑪預編碼器(Tomlinson-Harashima Precoder,THP)的通訊系統。湯林森-何洛緒瑪預編碼器THP包含有一加法器、一回授濾波器與一運算單元,以用於預先等化發送端之濾波器至位於相對應接收器的等化器的所有通道響應。為了保持湯林森-何洛緒瑪預編碼器THP輸出的取樣值,以避免取樣值大於後續數位類比轉換器(參閱第一圖)可接受之輸入範圍,運算單元用於摺疊運算湯林森-何洛緒瑪預編碼器THP輸出的取樣值,使得輸出取樣值位於-16與16之間。就因發送器增設有運算單元,所以必須設置相對的運算單元於接收器的等化器(參閱第一圖)之後,以回復接收器所接收的符號至原先的16位準脈波振幅調變符號。就因如此,若運用先前述及的數位基線游離補償方法於具有湯林森-何洛緒瑪預編碼器THP的通訊系統時,則會發生補償錯誤。
以下係針對上述問題舉例說明,以下假定沒有任何其他雜訊輸入於接收器。若接收器所接收的符號沒有基線游離現象,接收器的運算單元則可以正確無誤的回復所接收的符號至初始預先定義值。然而,若等化後的符號具有基線游離,且其原先的值約為15或-15時,該具有基線游離的等化後的符號被運算單元轉換後的值,將大約為-15或15而相反於初始值。此錯誤的值將被後續的切劃器處理,而得到最後的判斷值,且回授一誤差訊號至前述的數位基線游離估測電路,所以此誤差訊號將提供完全相反的直流偏差資訊,因此將使得習用的基線游離補償更為惡化,其包括位元錯誤。為了解決此問題,本發明提出一種新穎的基線游離補償電路,用於消除基線游離現象,特別適用於具有湯林森-何洛緒瑪預編碼器THP的基頻收發系統。
請參閱第六圖,其為本發明基線游離補償之一較佳實施例的方塊圖,此實施例是運用於10G乙太網路接收系統。如圖所示,其包含有串聯耦接的一防止失真類比濾波器40、一可程式化增益放大器(PGA)42、一類比數位轉換器44(ADC)、一等化器46、一第一運算單元48、一基線游離補償電路50與一判斷單元60,判斷單元60之一實施例為切劃器。本發明之基線游離補償電路50包含有一第一切劃器52、一加法器53、一基線游離估測電路54、一基線游離補償器56與一第二運算單元59,以用於補償基線游離。為了清楚說明本發明的基線游離補償,第六圖並未繪示其他習用必要功能方塊,例如回應消除器(echo canceller)、串音消除器(cross-talk canceller)、增益控制單元、時序還原單元以及適配單元(adaptation unit)等。
首先,類比濾波器40抑制所接收的一接收訊號的高頻訊號成分,以防止後續類比數位轉換器44所取樣的取樣資料發生失真情形。另外,可程式化增益放大器42調整經過濾之類比訊號的輸入振幅,以產生具有適當電壓振幅的類比訊號,像是符合後續類比數位轉換器44可接受的動態範圍。類比數位轉換器44依據可程式化增益放大器42所輸出的類比訊號產生數位訊號,在類比數位轉換器42取樣與量化類比訊號的符號後,該些取樣後產生的數位訊號將傳送至等化器46,以補償經過不完美通道而衰減的訊號。
由於傳輸系統之發送端具有運算單元,所以接收端亦必須相對設有運算單元48,其耦接於等化器46後,以摺疊運算等化訊號中展開的等化取樣符號,而位於16與-16之間,驅使位於16與-16之間是起因於運用在10G乙太網路系統的16位準脈波振幅調變。最後,如一般接收端般,藉由切劃器60回復該些符號至原先之16位準脈波振幅調變符號,其為16個不連接的值且皆位於15與-15之間的範圍。然而,若基線游離現象影響等化後的符號,該些偏移的符號將導致後續運算單元48運算後產生不正確的結果。
以下係針對上述情形舉例說明,假設發送端原本傳送的符號值為15且由於受基線游離影響而具有一直流偏移,設基線游離為1.2,所以此符號值為16.2。之後,經過運算單元運算後,此受影響的符號值將被轉換為-15.8,此錯誤結果將導致後續切劃器60於判斷符號時產生錯誤判斷,且判斷直流偏移為-0.8,而相反於正確的直流偏移1.2,此錯誤的直流偏移將接著回授至基線游離補償電路而進行補償,如此將使得系統效能更差。
本發明為了提高現有基線游離補償電路運用於10G乙太網路應用的效能,而提出一種新架構的基線游離補償電路,以補償發送端具有湯林森-何洛緒瑪預編碼器THP的基頻通訊系統的基線游離現象。本發明之基線游離補償電路50包含有基線游離器56、基線游離估測電路54、外加之第一切劃器52、加法器53以及外加之第二運算單元59,本發明之基線游離補償電路50經由下述的處理即可確實消除基線游離。第一運算單元48處理後而輸出的輸入訊號中的符號具有基線游離現象,本發明首先藉由基線游離補償器56補償輸入訊號中具有基線游離現象的符號,基線游離補償器56接收輸入訊號,並依據基線游離估測電路54所產生的一補償訊號產生輸出訊號。基線游離補償器56之一實施例為一加法器,其依據補償訊號而將具有基線游離的符號減去估測的基線游離。之後,另外增加的第一切劃器52依據基線游離補償器56產生的輸出訊號產生第一切劃訊號,第一切劃器56藉由映射輸出訊號中經補償的符號為16位準脈波振幅調變預先定義之值,而預先決定經補償的符號可能的脈波振幅調變值。
加法器53耦接於基線游離補償器56與第一切劃器52之間,而用於產生一誤差訊號err,以估測基線游離,加法器53將基線游離補償器56之輸入訊號的輸入符號減去第一切劃訊號之符號的預先決定16位準脈波振幅調變值,而產生誤差訊號err。基線游離估測電路54耦接於加法器53與基線游離補償器56之間,而利用誤差訊號err估測基線的偏移位準,並且產生補償訊號以提供基線游離補償器56估測值,進而用於消除下一個符號的基線游離。最後,若基線游離補償器56確實消除所接收的符號中的基線游離,第二運算單元59耦接於基線游離補償器56的一輸出端並依據輸訊號產生調整訊號,第二運算單元59轉換輸出訊號中經補償的符號為適當訊號位準,例如補償後的符號位於16與-16間的範圍外時,則必須進行摺疊運算而讓符號位於範圍內,以避免後續的第二切劃器60發生錯誤判斷的情形。第二切劃器60依據調整訊號產生第二切劃訊號。
請參閱第七圖,其為本發明之基線游離估測電路54之一較佳實施例的方塊圖。如圖所示,基線游離估測電路54包括一加權單元57、具有一過濾器582與一除法電路584的一過濾電路58以及一延遲單元59。過濾器582包括有複數延遲單元5822與複數加法單元5824。加權單元57耦接於基線游離補償器56與加法器53(參閱第六圖),以依據輸入訊號與誤差訊號err產生一加權訊號。過濾電路58利用過濾器582累積產生於不同時間的該些加權訊號並且輸出一過濾訊號,以產生該補償訊號。上述之該些誤差訊號err傳送至加權單元57,加權單元57依據以下規則而產生一加權結果:若輸入訊號中的未補償符號的絕對值大於一門檻值,則將誤差訊號err與一加權因子c相乘而為輸出,加權因子c之值介於0~1之間,;若輸入訊號中的未補償符號的絕對值等於或小於該門檻值,則直接輸出誤差訊號err為輸出;其中,上述之輸出為加權訊號,且門檻值的一較佳實施為15。
上述規則,主要是獲得輸入訊號與門檻值之間的一比較關係,若該比較關表示一第一情形時,即輸入訊號的值大於門檻值,則依據加權因子c與誤差訊號err產生加權訊號;若該比較關表示一第二情形時,即輸入訊號的值等或小於門檻值,則輸出誤差訊號err為加權訊號。上述加權因子c用於緩和可能為不正確的誤差訊號err對於補償訊號的影響,此不正確的誤差訊號err源自於第一運算單元48運算受到基線游離影響而其振幅大約在16或-16左右的過度偏移符號。若未使用加權因子c,此不正確的誤差訊號err通常所提供的直流偏移植是會相反於正確的直流偏移值,如此將導致符號產生更嚴重的基線游離現象,故會嚴重降低系統的效能。
加權單元57之輸出接續會傳輸至移位式平均過濾器582,其包含有N-1個延遲單元5822與N個加法單元5824,以用於估測偏移的基線。該些延遲單元5822相串接一起,以用於在不同時間輸出加權訊號;該些加法單元5824亦相串接一起,以用於相加產生於不同時間之該加權訊號而運算總和,並輸出為一過濾訊號。該些錯誤訊號err經過低通過濾的移位式平均過濾器582處理後,將僅有低頻訊號成分所包含的顯著直流被保留。上述該過濾訊號將傳輸至除法電路584,除法電路584將過濾訊號除以N,以產生補償訊號並經由延遲單元59傳輸至基線游離估測電路54,延續單元59將延遲一個時脈周期,如此基線游離補償器56即會將輸入訊號中的符號減去經過延遲單元59延遲一個時脈周期的基線游離估測值,以消除基線游離而重建不具基線游離的符號。
為確認本發明之基線游離補償方式確實可有效消除基線游離,本發明以運用於10G乙太網路應用為例進行模擬(請參閱IEEE P802.3an Draft 3.0),以下將以模擬結果進行說明。上述模擬是以保護類型6之傳輸線,其傳輸長度約為100公尺,上述模擬的傳輸功率為5dBm且加入的雜訊為加法性白色高斯雜訊(additive white Gaussian noise,AWGN)並超出頻寬800MHz,此外等化器之數目為128,而湯林森-何洛緒瑪預編碼器THP的數目亦為128。
請參閱第八圖,其顯示模擬第一運算單元48(參閱第七圖)之輸出的模擬結果,由圖示可得知,沒有經過基線游離補償之訊號,其經過等化器46等化後的符號隨著時間而向上或向下偏移,且在切劃器輸出所得到的訊號雜訊比(signal-to-noise ratio,SNR)僅為23.6dB。接續,請參閱第九圖,其顯示模擬經過本發明之補償方式補償之輸出的模擬結果,由圖示可明顯看出基線游離現象已消除,且計算所得到的訊號雜訊比SNR可達到33.8dB,所以有效大幅減少位元錯誤率。從以上模擬結果可知,本發明之補償方式可增加訊號雜訊比SNR超過10dB,且可減少不正確補償結果的影響,此不正確補償結果所提供的直流偏移資訊相反於正確的直流偏移。此外,由於本發明之補償方式是在數位域進行補償,所以可節省功率消耗並可減少佔用晶片的面積,而有效運用晶片面積,且回授迴路延遲小,因此可輕易系統的穩定性。
惟以上所述者,僅為本發明之一較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
10...混合器
11...銅傳輸線
12...媒體存取控制單元
13...媒體獨立介面
14...實體編碼次層
16...湯林森-何洛緒瑪預編碼器
18...數位類比轉換器
20...類比濾波器
22...線驅動器
24...類比濾波器
26...可程式化增益放大器
28...類比數位轉換器
29...等化器
30...基線游離補償電路
301...延遲單元
303...加法器
32...類比數位轉換器
34...前餽濾波器
35...加法器
36...切劃器
37...加法器
38...回授濾波器
39...基線游離估測電路
40...類比濾波器
42...可程式化增益放大器
44...類比數位轉換器
46...等化器
48...第一運算單元
50‧‧‧基線游離補償電路
52‧‧‧第一切劃器
53‧‧‧加法器
54‧‧‧基線游離估測電路
56‧‧‧基線游離補償器
57‧‧‧加權單元
58‧‧‧過濾電路
582‧‧‧過濾器
5822‧‧‧延遲單元
5824‧‧‧加法單元
584‧‧‧除法電路
59‧‧‧延遲單元
60‧‧‧第二切劃器
第一圖為習知技術之10G乙太網路收發系統之方塊圖;第二圖為習知技術之方塊圖;第三圖為習知技術之方塊圖;第四圖為習知技術之方塊圖;第五圖為習知技術之方塊圖;第六圖為本發明之基線游離補償的一較佳實施例的方塊圖;第七圖為本發明之基線游離估計電路之方塊圖;第八圖為模擬未經基線游離補償的基線游離現象的模擬結果圖;以及第九圖為模擬經本發明之基線游離補償的基線游離現象的模擬結果圖。
40...類比濾波器
42...可程式化增益放大器
44...類比數位轉換器
46...等化器
48...第一運算單元
50...基線游離補償電路
52...第一切劃器
53...加法器
54...基線游離估測電路
56...基線游離補償器
59...第二運算單元
60...第二切劃器

Claims (17)

  1. 一種基線游離之補償裝置,包含:一基線游離補償器,接收一輸入訊號並依據一補償訊號產生一輸出訊號;一切劃器,耦接於該基線游離補償器,並依據該輸出訊號產生一切劃訊號;一加法器,耦接於該基線游離補償器與該切劃器之間,並接收該輸入訊號與該切劃訊號,而產生一誤差訊號;以及一基線游離估測電路,耦接於該加法器與該基線游離補償器之間,並依據該誤差訊號產生該補償訊號。
  2. 如申請專利範圍第1項所述之補償裝置,其中該基線游離估測電路包含:一加權單元,耦接於該基線游離補償器與該加法器,並依據該輸入訊號與該誤差訊號產生一加權訊號;以及一過濾電路,耦接於該加權單元,並依據產生於不同時間的該加權訊號產生該補償訊號。
  3. 如申請專利範圍第2項所述之補償裝置,其中該過濾電路更包含:一過濾器,耦接於該加權單元,並累積產生於不同時間的該加權訊號,而輸出一過濾訊號;以及一除法電路,耦接於該過濾器,並依據該過濾訊號產生該補償訊號。
  4. 如申請專利範圍第3項所述之補償裝置,其中該過濾器更包含:複數延遲單元,串聯耦接一起,輸出產生於不同時間的該加權訊號;以及複數加法單元,串聯耦接一起,加總該些延遲單元輸出產生於不同時間的該加權訊號而輸出該過濾訊號。
  5. 如申請專利範圍第1項所述之補償裝置,其更包含:一第一運算單元,耦接於該基線游離補償器的一輸入端,並依據一數位訊號產生該輸入訊號;以及一第二運算單元,耦接於該基線游離補償器的一輸出端,並依據該輸出 訊號產生一調整訊號。
  6. 一種具基線游離之補償裝置的乙太網路接收器,包含:一類比數位轉換器,依據一類比訊號產生一數位訊號;一等化器,耦接於該類比數位轉換器,並依據該數位訊號產生一等化訊號;一第一運算單元,耦接於該等化器,並依據該數位訊號產生一輸入訊號;以及一基線游離補償電路,耦接於該第一運算單元,該基線游離補償電路包含有:一基線游離補償器,接收該輸入訊號並依據一補償訊號產生一輸出訊號;一第一切劃器,耦接於該基線游離補償器,並依據該輸出訊號產生一第一切劃訊號;一加法器,耦接於該基線游離補償器與該第一切劃器之間,並接收該輸入訊號與該第一切劃訊號,而產生一誤差訊號;一基線游離估測電路,耦接於該加法器與該基線游離補償器之間,並依據該誤差訊號產生該補償訊號;以及一第二運算單元,耦接於該基線游離補償器,並依據該輸出訊號產生一調整訊號。
  7. 如申請專利範圍第6項所述之乙太網路接收器,其更包含:一第二切劃器,耦接於該第二運算單元,並依據該調整訊號產生一第二切劃訊號。
  8. 如申請專利範圍第6項所述之乙太網路接收器,其更包含:一類比濾波器,過濾一接收訊號而產生經過濾的該類比訊號;以及一放大器,耦接該類比濾波器,並依據經過濾的該類比訊號輸出該類比訊號至該類比數位轉換器。
  9. 如申請專利範圍第6項所述之乙太網路接收器,其中該基線游離估測電路包含:一加權單元,耦接於該基線游離補償器與該加法器,並依據該輸入訊號與該誤差訊號產生一加權訊號;以及一過濾電路,耦接於該加權單元,並依據產生於不同時間的該加權訊號產生該補償訊號。
  10. 如申請專利範圍第9項所述之乙太網路接收器,其中該過濾電路更包含:一過濾器,耦接於該加權單元,並累積產生於不同時間的該加權訊號,而輸出一過濾訊號;以及一除法電路,耦接於該過濾器,並依據該過濾訊號產生該補償訊號。
  11. 如申請專利範圍第10項所述之乙太網路接收器,其中該過濾器更包含:複數延遲單元,串聯耦接一起,輸出產生於不同時間的該加權訊號;以及至少一加法單元,加總該些延遲單元輸出產生於不同時間的該加權訊號而輸出該過濾訊號。。
  12. 一種基線游離之補償方法,包含:接收一輸入訊號並依據一補償訊號產生一輸出訊號;依據該輸出訊號產生一切劃訊號;接收該輸入訊號與該切劃訊號,而產生一誤差訊號;及依據該誤差訊號產生該補償訊號。
  13. 如申請專利範圍第12項所述之補償方法,其中於產生該補償訊號之步驟包含:依據該輸入訊號與該誤差訊號產生一加權訊號;以及依據產生於不同時間的該加權訊號產生該補償訊號。
  14. 如申請專利範圍第13項所述之補償方法,其中依據產生於不同時間的該加權訊號產生該補償訊號之步驟包含:累積產生於不同時間的該加權訊號,而輸出一過濾訊號;以及 依據該過濾訊號產生該補償訊號。
  15. 如申請專利範圍第14項所述之補償方法,其中輸出該過濾訊號之步驟包含:利用串聯耦接一起的複數延遲單元,輸出產生於不同時間的該加權訊號;以及加總該些延遲單元輸出產生於不同時間的該加權訊號而輸出該過濾訊號。
  16. 如申請專利範圍第13項所述之補償方法,其中產生該加權訊號之步驟包含:獲得該輸入訊號與一門檻值之間的一比較關係;該比較關表示一第一情形時,依據一加權因子與該誤差訊號產生該加權訊號;以及該比較關表示一第二情形時,輸出該誤差訊號為該加權訊號。
  17. 如申請專利範圍第16項所述之補償方法,其中該第一情形表示該輸入訊號的值大於該門檻值,該第二情形表示該值等於或小於該門檻值。
TW096137468A 2006-10-06 2007-10-05 補償基線游離的裝置及方法 TWI392297B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84979106P 2006-10-06 2006-10-06

Publications (2)

Publication Number Publication Date
TW200917746A TW200917746A (en) 2009-04-16
TWI392297B true TWI392297B (zh) 2013-04-01

Family

ID=39733056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137468A TWI392297B (zh) 2006-10-06 2007-10-05 補償基線游離的裝置及方法

Country Status (3)

Country Link
US (1) US8107573B2 (zh)
CN (1) CN101232477B (zh)
TW (1) TWI392297B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279783B1 (en) * 2005-08-12 2012-10-02 Aquantia Corporation Linear-equivalent echo and next cancellers for Tomlinson-Harashima Precoding (THP) systems
US8254049B2 (en) 2007-08-20 2012-08-28 Agere Systems Inc. Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation
US8054931B2 (en) * 2007-08-20 2011-11-08 Agere Systems Inc. Systems and methods for improved timing recovery
US8238500B2 (en) 2007-10-02 2012-08-07 Seagate Technology Llc Channel architecture with multiple signal processing branches for a given physical channel
US8174784B2 (en) * 2007-10-30 2012-05-08 Agere Systems Inc. Systems and methods for inter-location control of storage access
JP5216100B2 (ja) * 2007-12-14 2013-06-19 エルエスアイ コーポレーション サーボアドレスマークデータを用いたフライングハイト制御のためのシステム及び方法
US8154818B2 (en) * 2007-12-14 2012-04-10 Lsi Corporation Systems and methods for adaptive CBD estimation in a storage device
WO2009099595A1 (en) 2008-02-01 2009-08-13 Rambus, Inc. Receiver with enhanced clock and data recovery
US7929237B2 (en) * 2008-06-27 2011-04-19 Agere Systems Inc. Modulated disk lock clock and methods for using such
CN101821808B (zh) * 2008-07-28 2014-03-19 艾格瑞系统有限公司 用于确定头组件与存储介质之间的飞行高度的系统和方法
US8705673B2 (en) 2008-09-05 2014-04-22 Lsi Corporation Timing phase detection using a matched filter set
US8976913B2 (en) * 2008-09-17 2015-03-10 Lsi Corporation Adaptive pattern dependent noise prediction on a feed forward noise estimate
US7821730B2 (en) * 2008-09-19 2010-10-26 Agere Systems Inc. Systems and methods for compensating baseline wandering in perpendicular magnetic recording
US8949701B2 (en) 2008-09-23 2015-02-03 Agere Systems Inc. Systems and methods for low latency media defect detection
US8243381B2 (en) 2008-11-13 2012-08-14 Agere Systems Inc. Systems and methods for sector address mark detection
US9305581B2 (en) * 2008-12-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient repeatable run out processing
US8154972B2 (en) * 2009-06-24 2012-04-10 Lsi Corporation Systems and methods for hard disk drive data storage including reduced latency loop recovery
US8174949B2 (en) 2009-07-02 2012-05-08 Lsi Corporation Systems and methods for format efficient timing recovery in a read channel
CN101964654A (zh) 2009-07-22 2011-02-02 Lsi公司 用于高阶非对称性校正的系统和方法
US8456775B2 (en) 2009-12-31 2013-06-04 Lsi Corporation Systems and methods for detecting a reference pattern
US8281208B2 (en) * 2010-06-01 2012-10-02 Himax Media Solutions, Inc. Receiver with capability of correcting error
TWI411260B (zh) * 2010-07-01 2013-10-01 Himax Media Solutions Inc 具錯誤更正能力之接收器
US8566381B2 (en) 2010-08-05 2013-10-22 Lsi Corporation Systems and methods for sequence detection in data processing
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8566378B2 (en) 2010-09-30 2013-10-22 Lsi Corporation Systems and methods for retry sync mark detection
US8614858B2 (en) 2010-11-15 2013-12-24 Lsi Corporation Systems and methods for sync mark detection metric computation
US8498072B2 (en) 2010-11-29 2013-07-30 Lsi Corporation Systems and methods for spiral waveform detection
US8526131B2 (en) 2010-11-29 2013-09-03 Lsi Corporation Systems and methods for signal polarity determination
US8411385B2 (en) 2010-12-20 2013-04-02 Lsi Corporation Systems and methods for improved timing recovery
US8594172B2 (en) * 2010-12-21 2013-11-26 Lsi Corporation Adaptation of baseline wander correction loop gain settings
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
TW201238303A (en) * 2011-03-08 2012-09-16 Realtek Semiconductor Corp DC offset estimation device and DC offset estimation method
US8749908B2 (en) 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8665544B2 (en) 2011-05-03 2014-03-04 Lsi Corporation Systems and methods for servo data detection
US8874410B2 (en) 2011-05-23 2014-10-28 Lsi Corporation Systems and methods for pattern detection
US8498071B2 (en) 2011-06-30 2013-07-30 Lsi Corporation Systems and methods for inter-track alignment
US8669891B2 (en) 2011-07-19 2014-03-11 Lsi Corporation Systems and methods for ADC based timing and gain control
US8780476B2 (en) 2011-09-23 2014-07-15 Lsi Corporation Systems and methods for controlled wedge spacing in a storage device
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9184957B2 (en) * 2012-12-27 2015-11-10 Intel Corporation High speed receivers circuits and methods
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9196297B2 (en) 2013-03-14 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced sync mark mis-detection protection
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US10153910B2 (en) * 2014-01-22 2018-12-11 Avago Technologies International Sales Pte. Limited Low power twisted pair coding scheme
CN103888221B (zh) * 2014-03-20 2017-08-04 扬智科技股份有限公司 基线飘移补偿方法、基线纠正模块及其以太网收发器
US9491008B2 (en) 2014-07-11 2016-11-08 Rambus Inc. On-chip AC coupled receiver with real-time linear baseline-wander compensation
US9319249B2 (en) 2014-08-27 2016-04-19 eTopus Technology Inc. Receiver for high speed communication channel
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
KR101727228B1 (ko) * 2015-06-11 2017-04-17 (주)알윈 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법
TWI670944B (zh) * 2017-08-28 2019-09-01 瑞昱半導體股份有限公司 通訊裝置及通訊方法
CN111938627B (zh) * 2020-08-10 2022-04-19 浙江工业大学 一种滤除心磁信号基线漂移的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415003B1 (en) * 1998-09-11 2002-07-02 National Semiconductor Corporation Digital baseline wander correction circuit
US6433608B1 (en) * 2001-01-02 2002-08-13 Realtek Semi-Conductor Co., Ltd. Device and method for correcting the baseline wandering of transmitting signals
US20030026334A1 (en) * 2001-08-01 2003-02-06 Via Technologies, Inc. Adaptive equalizer
US20030206604A1 (en) * 2002-05-03 2003-11-06 Jyh-Ting Lai Receiver for baseline wandering compensation
US20060120491A1 (en) * 2004-12-02 2006-06-08 Rdc Semiconductor Co., Ltd. Receiver with baseline wander compensation
TW200627808A (en) * 2004-10-07 2006-08-01 Samsung Electronics Co Ltd Digital signal processor, receiver, corrector and methods for the same
US20070104301A1 (en) * 2005-09-22 2007-05-10 Atsushi Esumi Signal processing apparatus, signal processing method and storage system
US7254194B2 (en) * 2002-01-25 2007-08-07 Infineon Technologies North America Corp. Automatic gain control for communication receivers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169764B1 (en) * 1998-03-19 2001-01-02 Plato Labs, Inc. Analog adaptive line equalizer
US6266366B1 (en) * 1998-04-30 2001-07-24 Mysticom Ltd. Digital base-band receiver with pipeline processor
US6140857A (en) * 1999-03-29 2000-10-31 Intel Corporation Method and apparatus for reducing baseline wander
US6614842B1 (en) * 2000-07-13 2003-09-02 Infineon Technologies North America FIR filter architecture for 100Base-TX receiver
US7391919B2 (en) * 2002-01-23 2008-06-24 Canon Kabushiki Kaisha Edge correction apparatus, edge correction method, program, and storage medium
CN1157856C (zh) * 2002-02-05 2004-07-14 威盛电子股份有限公司 具有适应性均衡器与基线飘移补偿器的接收器
US7706297B1 (en) * 2006-05-19 2010-04-27 National Semiconductor Corporation System and method for providing real time signal to noise computation for a 100Mb Ethernet physical layer device
US7756220B2 (en) * 2007-06-04 2010-07-13 Faraday Technology Corp. Circuit and method for baseline wandering compensation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415003B1 (en) * 1998-09-11 2002-07-02 National Semiconductor Corporation Digital baseline wander correction circuit
US6433608B1 (en) * 2001-01-02 2002-08-13 Realtek Semi-Conductor Co., Ltd. Device and method for correcting the baseline wandering of transmitting signals
US20030026334A1 (en) * 2001-08-01 2003-02-06 Via Technologies, Inc. Adaptive equalizer
US7254194B2 (en) * 2002-01-25 2007-08-07 Infineon Technologies North America Corp. Automatic gain control for communication receivers
US20030206604A1 (en) * 2002-05-03 2003-11-06 Jyh-Ting Lai Receiver for baseline wandering compensation
TW200627808A (en) * 2004-10-07 2006-08-01 Samsung Electronics Co Ltd Digital signal processor, receiver, corrector and methods for the same
US20060120491A1 (en) * 2004-12-02 2006-06-08 Rdc Semiconductor Co., Ltd. Receiver with baseline wander compensation
US20070104301A1 (en) * 2005-09-22 2007-05-10 Atsushi Esumi Signal processing apparatus, signal processing method and storage system

Also Published As

Publication number Publication date
CN101232477B (zh) 2013-03-27
CN101232477A (zh) 2008-07-30
US8107573B2 (en) 2012-01-31
US20080212715A1 (en) 2008-09-04
TW200917746A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
TWI392297B (zh) 補償基線游離的裝置及方法
US9912375B1 (en) Cancellation of alien interference in communication systems
US9515843B2 (en) Method and system for link adaptive Ethernet communications
US7823041B2 (en) Techniques for decoding information from signals received over multiple channels
US8442099B1 (en) Crosstalk cancellation for a common-mode channel
TWI474658B (zh) 發送器和接收器
US7602806B2 (en) Signaling and coding methods and apparatus for long-range 10 and 100 MBPS ethernet transmission
US9025655B1 (en) Transmitter training using receiver equalizer coefficients
US8861663B1 (en) Correlated noise canceller for high-speed ethernet receivers
US20220182264A1 (en) Decision feedback equalization embedded in slicer
KR20220033057A (ko) 고속 통신 시스템
WO2007047238A2 (en) Multiple modulation rate 10gbase-t transmission
US10181968B2 (en) System and method for backchannel closed loop feedback for channel equalization over Ethernet
US7760830B2 (en) Techniques to reduce the impact of jitter on communications system performance
CA2302466A1 (en) Means and method for a synchronous network communications system
CN109688077B (zh) 对于受fec保护的通信链路的均衡器优化
CN109274392B (zh) 用于执行串行器-并行器通信的网络装置
US8638895B2 (en) Extension of Ethernet PHY to channels with bridged tap wires
US8379710B2 (en) Transmitter control in communication systems
CN113271231A (zh) 一种检测设备、检测方法及处理器
CN109257142B (zh) 用于执行连续或周期性链路训练的系统、设备和方法
US9166831B2 (en) Asymmetric complexity PHYs to reduce power dissipation in point-to-point communication links
US20190020511A1 (en) High-speed interconnect solutions with support for continuous time in-band back channel communication and proprietary communication speeds
CN107836100B (zh) 用于使用稀疏不连续的时域导频的低复杂度isi估计的方法和装置
US20200249714A1 (en) Clock Recovery Using Between-Interval Timing Error Estimation