CN101964654A - 用于高阶非对称性校正的系统和方法 - Google Patents

Abstract

本发明的各种实施例涉及用于高阶非对称性校正的系统和方法。其中，本发明的各种实施例提供用于信号偏置消除的系统和方法。例如，公开了一种用于误差消除的方法。所述方法包括：接收包括二阶误差分量的输入信号；将传递函数应用于经处理的输入以减少二阶误差分量；以及提供输出信号，该输出信号是将传递函数应用于输入信号所得的结果。

Description

用于高阶非对称性校正的系统和方法

技术领域

本发明涉及用于消除偏置信号(canceling offset signal)的系统和方法。

背景技术

已经研发出了各种数据传递系统，包括存储系统、蜂窝电话系统和无线电发射系统。在每一种系统中，经由某种媒介将数据从发送器传递到接收器。例如，在存储系统中，经由存储媒介将数据从发送器(即，写功能)发送到接收器(即，读功能)。在这种系统中，在传输和复原过程期间，对数据引入了误差。这种误差经常难以消除并且在一些情形中能够使原始信号难以或者不可能复原。

因此，在本技术领域中，对用于在数据处理系统中进行误差校正的高级系统和方法而言，存在需求。

发明内容

本发明涉及用于消除偏置信号的系统和方法。

本发明的各种实施例提供包括一种校正电路的偏置消除系统。该校正电路能够被操作用于：接收包含误差分量的输入信号，并且将传递函数应用于该输入信号以减小误差分量。该传递函数是：

$[\frac{0.5}{(1-\mathrm{az}\left(t\right))}+\frac{1.5}{(1+\mathrm{az}\left(t\right))}-1]$

另外，该校正电路能够被操作用于提供作为将该传递函数应用于该输入信号所得的结果的输出信号。在前述实施例的一些情形中，该校正电路包括接收该输入信号并且提供该输出信号的放大器，该输入信号是差分输入信号，并且该输出信号是差分输出信号。在这种情形中，该差分输入信号包括正输入信号和负输入信号，并且该差分输出信号包括负输出信号和正输出信号。在具体情形中，该系统被并入硬盘驱动器的读通道电路中，从存储媒介获得该输入信号，并且该输出信号的微分(derivative)被提供给数据处理电路。

在前述实施例的一些情形中，该放大器包括：差分放大器；具有栅极、第一引脚和第二引脚的第一晶体管；以及具有栅极、第一引脚和第二引脚的第二晶体管。该差分放大器包括第一输入、第二输入、第一输出和第二输出。该第一输出被电耦接到正输出，并且该第二输出被电耦接到负输出。该第一晶体管的栅极被电耦接到偏置电压，该第一晶体管的第一引脚被电耦接到负输入，并且该第一晶体管的第二引脚被电耦接到该差分放大器的第一输入。该第二晶体管的栅极被电耦接到偏置电压，该第二晶体管的第一引脚被电耦接到正输入，并且该第二晶体管的第二引脚被电耦接到该差分放大器的第二输入。在具体情形中，该偏置电压是该正输入和该负输入的共模。

在前述实施例的各种情形中，该放大器进一步包括：具有栅极、第一引脚和第二引脚的第三晶体管；具有栅极、第一引脚和第二引脚的第四晶体管；具有栅极、第一引脚和第二引脚的第五晶体管；以及具有栅极、第一引脚和第二引脚的第六晶体管。该第三晶体管的栅极被电耦接到负输入，并且该第三晶体管的第一引脚被电耦接到正输入。该第四晶体管的栅极被电耦接到正输入，并且该第四晶体管的第一引脚被电耦接到负输入。该第五晶体管的栅极被电耦接到偏置电压，该第五晶体管的第一引脚被电耦接到该第三晶体管的第二引脚，并且该第五晶体管的第二引脚被电耦接到正输出。该第六晶体管的栅极被电耦接到偏置电压，该第六晶体管的第一引脚被电耦接到该第四晶体管的第二引脚，并且该第六晶体管的第二引脚被电耦接到负输出。在一些情形中，该第一晶体管、该第二晶体管、该第五晶体管和该第六晶体管每一个均呈现第一尺寸；该第三晶体管呈现第二尺寸；该第四晶体管呈现第三尺寸。在这种情形中，该第二尺寸是该第一尺寸的近似两倍，并且该第二尺寸是该第三尺寸的近似三倍。在其它情形中，该第三尺寸是该第一尺寸的近似两倍，并且该第三尺寸是该第二尺寸的近似三倍。

在前述实施例的一种或者多种情形中，该放大器进一步包括：第一选择器电路；第二选择器电路；具有栅极、第一引脚和第二引脚的第三晶体管；具有栅极、第一引脚和第二引脚的第四晶体管；具有栅极、第一引脚和第二引脚的第五晶体管；具有栅极、第一引脚和第二引脚的第六晶体管；具有栅极、第一引脚和第二引脚的第七晶体管；以及具有栅极、第一引脚和第二引脚的第八晶体管。该第一选择器电路当选择器控制被判定为在第一判定电平时提供负输入并且当该选择器控制被判定为在第二判定电平时提供正输入。该第二选择器电路当选择器控制被判定为在第二判定电平时提供负输入并且当该选择器控制被判定为在第一判定电平时提供正输入。该第三晶体管的栅极被电耦接到该第一选择器电路的输出，并且该第三晶体管的第一引脚被电耦接到正输入。该第四晶体管的栅极被电耦接到该第二选择器电路的输出，并且该第四晶体管的第一引脚被电耦接到正输入。该第七晶体管的栅极被电耦接到该第二选择器电路的输出，并且该第七晶体管的第一引脚被电耦接到负输入。该第八晶体管的栅极被电耦接到该第一选择器电路的输出，并且该第八晶体管的第一引脚被电耦接到负输入。该第五晶体管的栅极被电耦接到偏置电压，该第五晶体管的第一引脚被电耦接到该第三晶体管的第二引脚并且被电耦接到该第四晶体管的第二引脚，并且该第五晶体管的第二引脚被电耦接到正输出。该第六晶体管的栅极被电耦接到偏置电压，该第六晶体管的第一引脚被电耦接到该第七晶体管的第二引脚并且被电耦接到该第八晶体管的第二引脚，并且该第六晶体管的第二引脚被电耦接到负输出。在具体情形中，该第一晶体管、该第二晶体管、该第五晶体管和该第六晶体管每一个均呈现第一尺寸；该第三晶体管和该第八晶体管呈现第二尺寸；该第四晶体管和该第七晶体管呈现第三尺寸。在这种情形中，该第二尺寸是该第一尺寸的近似两倍；并且该第二尺寸是该第三尺寸的近似三倍。在一种或者多种情形中，该系统被并入硬盘驱动器的读通道电路中。在这种情形中，从存储媒介获得输入信号，该输出信号的微分被提供给探测器(检测器，detector)电路，并且基于该探测器电路的输出获得该选择器控制。

本发明的其它实施例提供数据处理电路。这种数据处理电路包括模拟预处理电路、校正电路和数据探测器电路。该模拟预处理电路接收数据输入并且提供包含误差分量的经处理的输入。该校正电路能够被操作用于：接收经处理的输入；将传递函数应用于经处理的输入以减小误差分量；并且提供输出信号。该信号是将该传递函数应用于该输入信号所得的结果。该探测器电路将探测算法应用于该输出信号的微分。

本发明再一些其它实施例提供用于误差消除的方法。这种方法包括：接收包括二阶误差分量的输入信号；将传递函数应用于经处理的输入以减小该二阶误差分量；并且提供作为将该传递函数应用于该输入信号所得的结果的输出信号。

本发明内容部分仅仅提供了本发明一些实施例的概述。根据下面的详细说明、所附权利要求和附图，将会更加充分地清楚本发明的很多其它目的、特征、优点以及其它实施例。

附图说明

通过参考在说明书其余部分中描述的图，可以实现对于本发明各种实施例的进一步理解。在图中，相似的附图标记在全部的几个图中是用来引用类似的构件。在一些情形中，由小写字母构成的下标与附图标记相关联以表示多个相似的构件之一。当对于附图标记进行引用而不规定已有的下标时，期望的是引用所有的这种多个类似的构件。

图1示出一种包括读通道模块的存储系统，该读通道模块包含根据本发明一个或者多个实施例的MR校正；

图2是示出根据本发明各种实施例的MR校正的过程的图示；

图3示出包括根据本发明一个或者多个实施例的MR校正电路的数据处理环形电路；

图4描绘根据本发明一些实施例的MR校正电路的一种实现；

以及

图5是描绘用于执行信号偏置消除的、根据本发明一些实施例的方法的流程图500。

具体实施方式

本发明涉及用于消除偏置信号的系统和方法。

转向图1，存储系统100包括读通道电路110，读通道电路110包含根据本发明各种实施例的非对称性(MR)校正电路。存储系统100可以例如是硬盘驱动器。在下面关于图4讨论MR校正电路的一种实现。存储系统100还包括前置放大器170、接口控制器120、硬盘控制器166、电动机控制器168、主轴电动机172、磁盘板178和读/写头组件176。接口控制器120控制数据到/从磁盘板178的寻址和定时。在磁盘板178上的数据由当读/写头组件在磁盘板178之上正确地定位时可以由读/写头组件176探测到的磁性信号组构成。在一个实施例中，磁盘板178包括根据垂直记录格式记录的磁性信号。例如，可以作为或者纵向或者垂直记录信号记录磁性信号。

在通常的读操作中，在磁盘板178的所期数据磁道之上利用电动机控制器168精确地定位读/写头组件176。适当的数据磁道(轨道，track)是由经由接口控制器120接收到的地址限定的。电动机控制器168相对于磁盘板178定位读/写头组件176，并且还通过根据硬盘控制器166的指令(指示，direction)将读/写头组件移动到磁盘板178上的正确的数据磁道而驱动主轴电动机172。主轴电动机172以确定的转速(RPM)转动磁盘板178。一旦读/写头组件178邻近正确的数据磁道定位，当磁盘板178被主轴电动机172旋转时，代表在磁盘板178上的数据的磁性信号便被读/写头组件176感测到。作为代表在磁盘板178上的磁性数据的连续、微小模拟信号提供所感测到的磁性信号。这个微小模拟信号经由前置放大器170而被从读/写头组件176传递到读通道电路110。前置放大器170能够被操作用于放大从磁盘板178访问的微小模拟信号。进而，读通道电路110将所接收到的模拟信号解码并且数字化以重建起初被写入磁盘板178的信息。作为读出数据103提供所被读出的数据。写操作基本上与前面的读操作相反，其中写数据101被提供给读通道电路110。这个数据然后被编码并且被写入磁盘板178。

转向图2，图示200示出根据本发明各种实施例的MR校正过程。图示200包括代表模拟处理和可变增益放大的方框210。方框210接收初始输入信号(x(t))230并且提供具有误差(error-laden)的信号(z(t))240。在一些情形中，从存储媒介获得初始输入信号230。在这种情形中，在具有误差的信号240和初始输入信号之间的差异是由读/写头组件、可变增益放大器以及在读/写头组件7和可变增益放大器之间的任何模拟电路引入的差异。在方框210中，这个差异代表由ax²项表示。图示200还包括代表MR校正电路的方框220。方框220接收具有误差的信号240，并且提供输出信号(y(t))250。

如以上指出的，具有误差的信号240是被误差项ax²增大的初始信号230。因此，具有误差的信号240可以由下面的等式表示：

z(t)＝x+ax²

按照以下等式的中间项(k(t))可以被用于求导：

$k\left(t\right)=\frac{z\left(t\right)}{1+\mathrm{az}\left(t\right)}=z\left(t\right)-{\mathrm{az}}^2\left(t\right)+a^2{z}^3\left(t\right)+o\left(z^4\left(t\right)\right)$

其中o(x⁴(t))和o(z⁴(t))代表从第四阶开始的任意高阶项。在数学上该中间项可以被如下地处理：

k(t)＝[x(t)+ax²(t))]-a[x(t)+ax²(t)]²+a²[x(t)+ax²(t)]³+o(z⁴(t))，

k(t)＝x(t)+ax²(t)-a[x²(t)+2ax³(t)+a²x⁴(t)]+a²[x³(t)+3ax⁴(t)]+o(z⁴(t))，

k(t)＝x(t)-a²x³(t)+o(x⁴(t)

其中假设下式成立：

$k^{\′}\left(t\right)=\frac{z\left(t\right)}{1-\mathrm{az}\left(t\right)}=z\left(t\right)-{\mathrm{az}}^2\left(t\right)+a^2{z}^3\left(t\right)+o\left(z^4\left(t\right)\right)$

由此，可以推出下式：

$\frac{1}{2}[k^{\′}\left(t\right)+k\left(t\right)]=\frac{1}{2}[\frac{z\left(t\right)}{1+\mathrm{az}\left(t\right)}+\frac{z\left(t\right)}{1-\mathrm{az}\left(t\right)}]=z\left(t\right)+a^2{z}^3\left(t\right)+o\left(z^4\left(t\right)\right)$

使用，通过将具有误差的信号240乘以以下校正因子得到用于由方框210引入的ax²项的校正：

$[\frac{0.5}{1-\mathrm{az}\left(t\right)}+\frac{1.5}{1+\mathrm{az}\left(t\right)}-1]$

通过将具有误差的信号240乘以前述校正因子，输出信号250变成：

$y\left(t\right)=z\left(t\right)[\frac{0.5}{1-\mathrm{az}\left(t\right)}+\frac{1.5}{1+\mathrm{az}\left(t\right)}-1],$

y(t)＝x(t)-a²x³(t)+z(t)+a²[x³(t)+3ax⁴(t)]-z(t)+o(x⁴(t))，

y(t)＝x(t)+o(x⁴(t))，

这是具有更高阶的项o(x⁴(t))但是不具有更低阶的项ax²(t)的初始输入信号230。因为在大多数应用中更高阶的项可以被忽略，所以前述校正因子与具有误差的信号240的乘积提供了合理地近似初始输入信号230的、得到校正的输出信号250。

转向图3，数据处理环形电路300包括根据本发明一个或者多个实施例的MR校正电路320。数据处理环形电路300包括各种模拟预处理电路310。根据具体设计需要，这种模拟预处理电路310包括各种不同的电路。例如，当设计包含在硬盘驱动应用时，模拟预处理电路310可以包括能够从存储媒介感测磁性信息的读/写头组件，能够放大微小电信号的前置放大器，和/或一个或者多个模拟滤波器。在这种情形中，数据输入370是从存储媒介获得的磁性信号。基于在这里提供的公开内容，本领域普通技术人员可以认识到可以关于本发明的不同实施例使用的各种模拟预处理电路。

作为MR校正电路320的输入提供模拟输出信号315。MR校正电路将以下校正因子应用于模拟输出信号315：

$[\frac{0.5}{1-\mathrm{az}\left(t\right)}+\frac{1.5}{1+\mathrm{az}\left(t\right)}-1]$

该校正因子被设计成减小被模拟预处理电路310引入数据输入370的误差项。在应用校正因子之后，MR校正电路320提供经校正的输出325。经校正的输出325被提供给连续时间滤波器330。连续时间滤波器330可以是能够过滤经校正的输出325的非需要部分的、在本技术领域中已知的任何模拟滤波器。模拟预处理电路310、MR校正电路320、连续时间滤波器330和模数转换器340都是在模拟信号域中实现的。

连续时间滤波器330向模数转换器340提供经滤波的输出335。模数转换器340对于经滤波的输出335执行模拟到数字转换并且提供相应的数字信号345。数字信号345在数字信号域中被提供给数据探测器电路350。数据探测器电路350可以是在本技术领域中已知的任何数据探测器电路，包括但不限于如在本技术领域中已知的Viterbi(维特比)算法探测器和/或最大后验探测器。数据探测器350对于数字信号345执行数据探测算法并且提供数据输出380。另外，数据探测器350向MR校正电路320提供非对称性控制反馈360。

在操作中，数据输入信号被应用于数据输入270。各种模拟过程被应用于在模拟输出信号315中产生的数据输入信号。MR校正电路320将校正因子应用于模拟输出信号315以产生经校正的输出325。该校正因子被设计成减小被模拟预处理电路310添加到数据输入信号的任何误差分量。经校正的输出325被提供给过滤经校正的输出325的连续时间滤波器并且提供经滤波的输出335。模数转换器340向探测器350提供代表经滤波的输出335的数字输出345。探测器350对于数字输出345执行探测算法，从而产生数据输出380。依据在数据输出380和数字输出345之间的差异(即，误差值)，探测器350向MR校正电路320提供非对称性控制反馈360。这种反馈部分地控制校正因子到模拟输出信号315的应用。

转向图4，示出根据本发明一些实施例的MR校正电路400的一种实现。MR校正电路400可以被用于替代图3的MR校正电路320，因为它实现了以下校正因子：

$[\frac{0.5}{1-\mathrm{az}\left(t\right)}+\frac{1.5}{1+\mathrm{az}\left(t\right)}-1]$

MR校正电路400接收非对称性控制信号410和差分输入，该差分输入包括正输入信号420、负输入信号421、偏置电压470和偏置电压471。MR校正电路400提供包括正输出信号460和负输出信号461的差分输出。非对称性控制信号410被应用于复用器480的选择输入并且被应用于复用器490的选择输入。

正输入信号420被应用于晶体管434的源极、被应用于晶体管432的源极、被应用于晶体管440的源极、被应用于复用器490的‘0’输入并且被应用于复用器480的‘1’输入。负输入信号421被应用于晶体管430的源极、被应用于晶体管436的源极、被应用于晶体管438的源极、被应用于复用器480的‘0’输入并且被应用于复用器490的‘1’输入。复用器480的输出被提供给晶体管432的栅极并且被提供给晶体管438的栅极。复用器490的输出被提供给晶体管434的栅极并且被提供给晶体管436的栅极。偏置电压470被提供给晶体管430的栅极并且被提供给晶体管442的栅极，并且偏置电压471被提供给晶体管440的栅极并且被提供给晶体管444的栅极。

晶体管430的漏极被电耦接到差分放大器450的同相输入，并且晶体管440的漏极被电耦接到差分放大器450的倒相输入。差分放大器450提供正输出460和负输出461。晶体管432的漏极和晶体管434的漏极每一个均被电耦接到晶体管442的漏极，并且晶体管442的源极被电耦接到正输出460。晶体管436的漏极和晶体管438的漏极每一个均被电耦接到晶体管444的漏极，并且晶体管444的源极被电耦接到负输出461。

晶体管430、晶体管432、晶体管434、晶体管436、晶体管438、晶体管440、晶体管442和晶体管444的尺寸全部被彼此相关地确定。这种相关尺寸定位引起前述校正因子。具体地，晶体管432和晶体管438每一个(各自)均具有晶体管430、晶体管440、晶体管442和晶体管444中的每一个的两倍大的面积。进一步，晶体管432和晶体管438每一个均具有晶体管434和晶体管436中的每一个的三倍大的面积。在以下等式中给出了晶体管的导电率：

σ_{晶体管442，444’}＝σ_{晶体管430，440’}＝σ₀，

σ_{晶体管432，438’}＝σ₀(1-αz(t))，以及

σ_{晶体管434，436’}＝σ₀(1+αz(t))

在这种情形中，σ₀是用来确定晶体管的尺寸的选定导电率。这样，由以下等式定义MR校正电路400的传递函数：

该式可被化简为：

在一些情形中，通过使用具有不同面积的晶体管实现所述相对尺寸。在其它情形中，通过使用具有通常尺寸的多个晶体管而实现相对尺寸。因此，在此情形中，晶体管432和晶体管438每一个均能够通过并联地使用六个晶体管而得以实现；晶体管430、晶体管440、晶体管442和晶体管444每一个均能够通过并联地使用三个晶体管而得以实现；并且晶体管434并且晶体管436每一个均能够通过并联地使用两个晶体管而得以实现。在这种情形中，提供给晶体管的栅极的驱动信号可以被类似地放大。例如，当晶体管432和晶体管438每一个均是使用六个晶体管实现的时，复用器480可以提供六个驱动信号(在图中被标为‘6m’)。类似地，当晶体管434和晶体管436每一个均是使用两个晶体管实现时，复用器480可以提供两个驱动信号(在图中被标为‘2m’)。当晶体管430、晶体管440、晶体管442和晶体管444每一个均是并联地使用三个晶体管实现时，可以利用三个驱动信号(在图中被标为‘3m’)驱动偏置电压470和偏置电压471。

应该指出，前述相对尺寸是近似的。例如，由于工艺限制，是另一晶体管尺寸的两倍的一个晶体管仅仅近似地是该另一晶体管尺寸的两倍。具有两倍尺寸的晶体管是在1.8倍和2.2倍尺寸之间。作为另一实例，由于工艺限制，是另一晶体管尺寸的三倍的一个晶体管仅仅近似地是该另一晶体管尺寸的三倍。具有三倍尺寸的晶体管是在2.7倍和3.3倍尺寸之间。

偏置电压470和偏置电压471是恒定偏压。在本发明的一些实施例中，偏置电压470是共模输入电压(正输入420和负输入421的共模)。在本发明的一些实施例中，偏置电压470是同一共模输入电压。

在操作中，输入信号的极性是由复用器480和复用器490的倒相特征确定的，该倒相特征依据非对称性控制信号410的判定电平。因此，例如，当非对称性控制信号410被判定为逻辑‘1’时，来自复用器480的输出是正输入420并且来自复用器490的输出是负输入421。当非对称性控制信号410被判定为逻辑‘0’时，相反情形成立，其中来自复用器480的输出是负输入421并且来自复用器490的输出是正输入420。

转向图5，流程图500描绘用于执行信号偏置消除的、根据本发明一些实施例的方法。遵循流程图500，接收到输入信号(方框510)。可以从各种信号源接收到这个输入信号。例如，可以从能够从存储媒介感测磁场的模拟预处理电路接收到该输入信号。模拟预处理电路可以引入二阶误差分量(ax²)。传递函数被应用于输入信号以减小二阶误差分量(方框520)。该传递函数在下面给出：

$[\frac{0.5}{(1-\mathrm{az}\left(t\right))}+\frac{1.5}{(1+\mathrm{az}\left(t\right))}-1]$

在一些情形中，使用类似于以上关于图4所讨论的电路应用该传递函数。作为输出提供将传递函数应用于输入信号所得的结果(方框530)。这个输出可以被提供给包括如在本技术领域中已知的数据探测器电路和/或解码器电路的数据处理电路。

总之，本发明提供了用于信号偏置消除的、新颖的系统、装置、方法和组件。虽然已经在上面给出了本发明一个或者多个实施例的详细说明，但是在不改变本发明精神的前提下，各种可替代形式、修改和等价形式对于本领域技术人员而言将是明显的。因此，以上说明不应该被视为限制由所附权利要求限定的本发明的范围。

Claims (20)

1.一种信号偏置消除系统，所述系统包括：

校正电路，其中所述校正电路能够被操作用于：

接收包含误差分量的输入信号；

将传递函数应用于所述输入信号以减小误差分量，其中所述传递函数是：

$[\frac{0.5}{(1-\mathrm{az}\left(t\right))}+\frac{1.5}{(1+\mathrm{az}\left(t\right))}-1];$ 和

提供输出信号，其中所述输出信号是将所述传递函数应用于所述输入信号所得的结果。

2.根据权利要求1所述的系统，其中所述校正电路包括接收所述输入信号并且提供所述输出信号的放大器。

3.根据权利要求2所述的系统，其中所述输入信号是差分输入信号，并且其中所述输出信号是差分输出信号。

4.根据权利要求3所述的系统，其中所述差分输入信号包括正输入信号和负输入信号，其中所述差分输出信号包括负输出信号和正输出信号，并且其中所述放大器包括：

包括第一输入、第二输入、第一输出和第二输出的差分放大器，其中所述第一输出被电耦接到所述正输出，并且其中所述第二输出被电耦接到所述负输出；

具有栅极、第一引脚和第二引脚的第一晶体管，其中所述第一晶体管的所述栅极被电耦接到偏置电压，其中所述第一晶体管的所述第一引脚被电耦接到所述负输入，并且其中所述第一晶体管的所述第二引脚被电耦接到所述差分放大器的所述第一输入；和

具有栅极、第一引脚和第二引脚的第二晶体管，其中所述第二晶体管的栅极被电耦接到所述偏置电压，其中所述第二晶体管的所述第一引脚被电耦接到所述正输入，并且其中所述第二晶体管的所述第二引脚被电耦接到所述差分放大器的所述第二输入。

5.根据权利要求4所述的系统，其中所述偏置电压是所述正输入和所述负输入的共模。

6.根据权利要求4所述的系统，其中所述放大器进一步包括：

具有栅极、第一引脚和第二引脚的第三晶体管，其中所述第三晶体管的所述栅极被电耦接到所述负输入，并且其中所述第三晶体管的所述第一引脚被电耦接到所述正输入；

具有栅极、第一引脚和第二引脚的第四晶体管，其中所述第四晶体管的所述栅极被电耦接到所述正输入，并且其中所述第四晶体管的所述第一引脚被电耦接到所述负输入；

具有栅极、第一引脚和第二引脚的第五晶体管，其中所述第五晶体管的所述栅极被电耦接到所述偏置电压，其中所述第五晶体管的所述第一引脚被电耦接到所述第三晶体管的所述第二引脚，并且其中所述第五晶体管的所述第二引脚被电耦接到所述正输出；和

具有栅极、第一引脚和第二引脚的第六晶体管，其中所述第六晶体管的所述栅极被电耦接到所述偏置电压，其中所述第六晶体管的所述第一引脚被电耦接到所述第四晶体管的所述第二引脚，并且其中所述第六晶体管的所述第二引脚被电耦接到所述负输出。

7.根据权利要求6所述的系统，其中所述第一晶体管，所述第二晶体管，所述第五晶体管和所述第六晶体管每一个均呈现第一尺寸；其中所述第三晶体管呈现第二尺寸；其中所述第四晶体管呈现第三尺寸；其中所述第二尺寸是所述第一尺寸的近似两倍；并且其中所述第二尺寸是所述第三尺寸的近似三倍。

8.根据权利要求6所述的系统，其中所述第一晶体管，所述第二晶体管，所述第五晶体管和所述第六晶体管每一个均呈现第一尺寸；其中所述第三晶体管呈现第二尺寸；其中所述第四晶体管呈现第三尺寸；其中所述第三尺寸是所述第一尺寸的近似两倍；并且其中所述第三尺寸是所述第二尺寸的近似三倍。

9.根据权利要求4所述的系统，其中所述放大器进一步包括：

第一选择器电路，其中所述第一选择器电路当选择器控制被判定为在第一判定电平时提供所述负输入，并且当所述选择器控制被判定为在第二判定电平时提供所述所述正输入；

第二选择器电路，其中所述第二选择器电路当选择器控制被判定为在第二判定电平时提供所述负输入，并且当所述选择器控制被判定为在第一判定电平时提供所述所述正输入；

具有栅极、第一引脚和第二引脚的第三晶体管，其中所述第三晶体管的所述栅极被电耦接到所述第一选择器电路的输出，并且其中所述第三晶体管的所述第一引脚被电耦接到所述正输入；

具有栅极、第一引脚和第二引脚的第四晶体管，其中所述第四晶体管的所述栅极被电耦接到所述第二选择器电路的输出，并且其中所述第四晶体管的所述第一引脚被电耦接到所述正输入；

具有栅极、第一引脚和第二引脚的第七晶体管，其中所述第七晶体管的所述栅极被电耦接到所述第二选择器电路的所述输出，并且其中所述第七晶体管的所述第一引脚被电耦接到所述负输入；

具有栅极、第一引脚和第二引脚的第八晶体管，其中所述第八晶体管的所述栅极被电耦接到所述第一选择器电路的所述输出，并且其中所述第八晶体管的所述第一引脚被电耦接到所述负输入；

具有栅极、第一引脚和第二引脚的第五晶体管，其中所述第五晶体管的所述栅极被电耦接到所述偏置电压，其中所述第五晶体管的所述第一引脚被电耦接到所述第三晶体管的所述第二引脚并且被电耦接到所述第四晶体管的所述第二引脚，并且其中所述第五晶体管的所述第二引脚被电耦接到所述正输出；和

具有栅极、第一引脚和第二引脚的第六晶体管，其中所述第六晶体管的所述栅极被电耦接到所述偏置电压，其中所述第六晶体管的所述第一引脚被电耦接到所述第七晶体管的所述第二引脚并且被电耦接到所述第八晶体管的所述第二引脚，并且其中所述第六晶体管的所述第二引脚被电耦接到所述负输出。

10.根据权利要求9所述的系统，其中所述第一晶体管，所述第二晶体管，所述第五晶体管和所述第六晶体管每一个均呈现第一尺寸；其中所述第三晶体管和所述第八晶体管呈现第二尺寸；其中所述第四晶体管和所述第七晶体管呈现第三尺寸；其中所述第二尺寸是所述第一尺寸的近似两倍；并且其中所述第二尺寸是所述第三尺寸的近似三倍。

11.根据权利要求9所述的系统，其中所述系统被并入硬盘驱动器的读通道电路中，其中从存储媒介获得所述输入信号，其中所述输出信号的微分被提供给探测器电路，并且其中基于所述探测器电路的输出获得所述选择器控制。

12.根据权利要求1所述的系统，其中所述系统被并入硬盘驱动器的读通道电路中，其中从存储媒介获得所述输入信号，并且其中所述输出信号的微分被提供给数据处理电路。

13.一种数据处理电路，所述数据处理电路包括：

模拟预处理电路，其中所述模拟预处理电路接收数据输入并且提供经处理的输入，并且其中所述经处理的输入包含误差分量；

校正电路，其中所述校正电路能够被操作用于：

接收所述经处理的输入；

将传递函数应用于所述经处理的输入以减少所述误差分量的至少一部分；

提供输出信号，其中所述输出信号是将所述传递函数应用于所述输入信号所得的结果；和

数据探测器电路，其中所述探测器电路将探测算法应用于所述输出信号的微分。

14.根据权利要求13所述的电路，其中所述校正电路包括接收所述输入信号并且提供所述输出信号的放大器，其中所述输入信号是差分输入信号，其中所述输出信号是差分输出信号，其中所述差分输入信号包括正输入信号和负输入信号，其中所述差分输出信号包括负输出信号和正输出信号，并且其中所述放大器包括：

包括第一输入、第二输入、第一输出和第二输出的差分放大器，其中所述第一输出被电耦接到所述正输出，并且其中所述第二输出被电耦接到所述负输出；

具有栅极、第一引脚和第二引脚的第一晶体管，其中所述第一晶体管的所述栅极被电耦接到偏置电压，其中所述第一晶体管的所述第一引脚被电耦接到所述负输入，并且其中所述第一晶体管的所述第二引脚被电耦接到所述差分放大器的所述第一输入；和

具有栅极、第一引脚和第二引脚的第二晶体管，其中所述第二晶体管的栅极被电耦接到所述偏置电压，其中所述第二晶体管的所述第一引脚被电耦接到所述正输入，并且其中所述第二晶体管的所述第二引脚被电耦接到所述差分放大器的所述第二输入。

15.根据权利要求14所述的电路，其中所述放大器进一步包括：

第一选择器电路，其中所述第一选择器电路当选择器控制被判定为在第一判定电平时提供所述负输入，并且当所述选择器控制被判定为在第二判定电平时提供所述所述正输入；

第二选择器电路，其中所述第二选择器电路当选择器控制被判定为在第二判定电平时提供所述负输入，并且当所述选择器控制被判定为在第一判定电平时提供所述所述正输入；

具有栅极、第一引脚和第二引脚的，第三晶体管，其中所述第三晶体管的所述栅极被电耦接到所述第一选择器电路的输出，并且其中所述第三晶体管的所述第一引脚被电耦接到所述正输入；

具有栅极、第一引脚和第二引脚的第四晶体管，其中所述第四晶体管的所述栅极被电耦接到所述第二选择器电路的输出，并且其中所述第四晶体管的所述第一引脚被电耦接到所述正输入；

具有栅极、第一引脚和第二引脚的第七晶体管，其中所述第七晶体管的所述栅极被电耦接到所述第二选择器电路的所述输出，并且其中所述第七晶体管的所述第一引脚被电耦接到所述负输入；

具有栅极、第一引脚和第二引脚的第八晶体管，其中所述第八晶体管的所述栅极被电耦接到所述第一选择器电路的所述输出，并且其中所述第八晶体管的所述第一引脚被电耦接到所述负输入；

具有栅极、第一引脚和第二引脚的第五晶体管，其中所述第五晶体管的所述栅极被电耦接到所述偏置电压，其中所述第五晶体管的所述第一引脚被电耦接到所述第三晶体管的所述第二引脚并且被电耦接到所述第四晶体管的所述第二引脚，并且其中所述第五晶体管的所述第二引脚被电耦接到所述正输出；和

具有栅极、第一引脚和第二引脚的第六晶体管，其中所述第六晶体管的所述栅极被电耦接到所述偏置电压，其中所述第六晶体管的所述第一引脚被电耦接到所述第七晶体管的所述第二引脚并且被电耦接到所述第八晶体管的所述第二引脚，并且其中所述第六晶体管的所述第二引脚被电耦接到所述负输出。

16.根据权利要求15所述的电路，其中所述第一晶体管，所述第二晶体管，所述第五晶体管和所述第六晶体管每一个均呈现第一尺寸；其中所述第三晶体管和所述第八晶体管呈现第二尺寸；其中所述第四晶体管和所述第七晶体管呈现第三尺寸；其中所述第二尺寸是所述第一尺寸的近似两倍；并且其中所述第二尺寸是所述第三尺寸的近似三倍。

17.根据权利要求14所述的电路，其中所述放大器进一步包括：

具有栅极、第一引脚和第二引脚的第三晶体管，其中所述第三晶体管的所述栅极被电耦接到所述负输入，并且其中所述第三晶体管的所述第一引脚被电耦接到所述正输入；

具有栅极、第一引脚和第二引脚的第四晶体管，其中所述第四晶体管的所述栅极被电耦接到所述正输入，并且其中所述第四晶体管的所述第一引脚被电耦接到所述负输入；

具有栅极、第一引脚和第二引脚的第五晶体管，其中所述第五晶体管的所述栅极被电耦接到所述偏置电压，其中所述第五晶体管的所述第一引脚被电耦接到所述第三晶体管的所述第二引脚，并且其中所述第五晶体管的所述第二引脚被电耦接到所述正输出；和

具有栅极、第一引脚和第二引脚的第六晶体管，其中所述第六晶体管的所述栅极被电耦接到所述偏置电压，其中所述第六晶体管的所述第一引脚被电耦接到所述第四晶体管的所述第二引脚，并且其中所述第六晶体管的所述第二引脚被电耦接到所述负输出。

18.根据权利要求17所述的电路，其中所述第一晶体管，所述第二晶体管，所述第五晶体管和所述第六晶体管每一个均呈现第一尺寸；其中所述第三晶体管呈现第二尺寸；其中所述第四晶体管呈现第三尺寸；其中所述第二尺寸是所述第一尺寸的近似两倍；并且其中所述第二尺寸是所述第三尺寸的近似三倍。

19.根据权利要求17所述的电路，其中所述第一晶体管，所述第二晶体管，所述第五晶体管和所述第六晶体管每一个均呈现第一尺寸；其中所述第三晶体管呈现第二尺寸；其中所述第四晶体管呈现第三尺寸；其中所述第三尺寸是所述第一尺寸的近似两倍；并且其中所述第三尺寸是所述第二尺寸的近似三倍。

20.一种用于信号偏置消除的方法，所述方法包括以下步骤：

接收输入信号，其中所述输入信号包括二阶误差分量；

将传递函数应用于经处理的输入以减少所述二阶误差分量，其中所述传递函数是

和

提供输出信号，其中所述输出信号是将所述传递函数应用于所述输入信号所得的结果。

Images