CN103001647A - 用于非二进制解码偏移控制的系统和方法 - Google Patents

用于非二进制解码偏移控制的系统和方法 Download PDF

Info

Publication number
CN103001647A
CN103001647A CN2012100233360A CN201210023336A CN103001647A CN 103001647 A CN103001647 A CN 103001647A CN 2012100233360 A CN2012100233360 A CN 2012100233360A CN 201210023336 A CN201210023336 A CN 201210023336A CN 103001647 A CN103001647 A CN 103001647A
Authority
CN
China
Prior art keywords
data
series
soft
skew
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100233360A
Other languages
English (en)
Other versions
CN103001647B (zh
Inventor
S·杨
W·谭
Z·李
C-L·王
W·常
F·张
Y·韩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of CN103001647A publication Critical patent/CN103001647A/zh
Application granted granted Critical
Publication of CN103001647B publication Critical patent/CN103001647B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10361—Improvement or modification of read or write signals signal quality assessment digital demodulation process
    • G11B20/10379—Improvement or modification of read or write signals signal quality assessment digital demodulation process based on soft decisions, e.g. confidence values, probability estimates, likelihoods values or path metrics of a statistical decoding algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3983—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for non-binary convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Abstract

本发明的各实施例提供用于数据处理的系统和方法。作为一个示例，披露一种数据处理电路，其包括数据检测器电路、偏移电路和数据解码器电路。该数据检测器电路用于将数据检测算法施加于一系列码元以得到检测输出，而该检测输出包括与非二进制码元对应的一系列软判决数据。偏移电路可用于对一系列软判决数据中的每一个施加偏移以得到一系列经偏移的软判决数据。数据解码器电路用于将数据解码算法施加于与非二进制码元对应的一系列偏移的软判决数据。

Description

用于非二进制解码偏移控制的系统和方法
发明背景
本发明涉及用于存储数据的系统和方法，更具体地涉及用于表征存储设备的系统和方法。
制造存储设备包括运行给定设备以确定其是否满足定义的质量标准的过程。由于该质量标准可能只允许很少次数的故障，因此可能花费很长的测试周期以确定是否发生了很少次数的故障。该长时间周期增加了表征设备的成本。
因此，至少为了前述原因，业内需要先进的用于表征存储设备的系统和方法。
发明内容
本发明涉及用于存储数据的系统和方法，更具体地涉及用于表征存储设备的系统和方法。
本发明的各实施例提供数据处理电路。该数据处理电路包括数据检测器电路、偏移电路和数据解码器电路。数据检测器电路用于将数据检测算法施加于一系列码元以得到检测输出，而检测输出包括与非二进制码元对应的一系列软判决数据。偏移电路可用于对一系列软判决数据中的每一个施加偏移以得到一系列经偏移的软判决数据。数据解码器电路用于将数据解码算法施加于与非二进制码元对应的一系列经偏移的软判决数据。在前述实施例的一些实例中，数据检测算法是非二进制最大后验数据检测算法。在前述实施例的其它实例中，数据检测算法是非二进制维特比数据检测算法。在本发明的一些实施例中，数据解码算法是非二进制低密度奇偶校验解码算法。
在前述实施例的一些实例中，将偏移施加于一系列软判决数据中的每一个包括：将一系列软判决数据转换成对应的一系列相对量度；使该相对量度的子集偏移以得到一系列经偏移的相对量度；以及将一系列经偏移的相对量度转换成相应的一系列经偏移的软判决数据。在一些这样的实例中，一系列软判决数据是指示相应码元值正确的似然性的一系列非二进制软判决数据。在具体实例中，一系列经偏移的软判决数据是指示相应码元值正确的似然性的一系列经偏移的非二进制软判决数据，而一系列经偏移的非二进制软判决数据指示比一系列非偏的移软判决数据的对应实例更低的似然性。
在前述实施例的其它实例中，偏移相对量度的子集以得到一系列经偏移的相对量度包括将该相对量度的子集中的每一个与偏移值相乘。在一些这样的实例中，电路还包括偏移值存储器，该偏移值存储器可用于从偏移电路接收一地址并返回与该地址对应的偏移值。在特定实例中，该地址是从一系列相对量度中的一个推导出的。
本发明的其它实施例提供可预测地增加数据处理电路的差错率的方法。这些方法包括：接收一数据集，其中该数据集包括一系列码元；通过数据检测器电路将数据检测算法施加于一系列码元以得到检测输出，并且检测输出包括与非二进制码元对应的一系列软判决数据；使一系列软判决数据中的每一个偏移以得到一系列经偏移的软判决数据；以及通过数据解码器电路将数据解码算法施加于与非二进制码元对应的一系列经偏移的软判决数据。在一些这样的实例中，使一系列软判决数据中的每一个偏移以得到一系列经偏移的软判决数据包括：将一系列软判决数据转换成对应的一系列相对量度；使该相对量度的子集偏移以得到一系列经偏移的相对量度；以及将一系列经偏移的相对量度转换成相应的一系列经偏移的软判决数据。
该总述仅提供本发明某些实施例的一般概括。本发明许多其它目的、特征、优势和其它实施例将从下面的详细说明、所附权利要求以及附图中变得更为易懂。
附图简述
可通过参照附图来实现对本发明各实施例的进一步理解，这些实施例在本说明书剩余部分中描述。在附图中，在若干附图中使用相同的附图标记来表示相似的部件。在一些情况下，由小写字母构成的副标记关联于附图标记以表示多个相似部件中的一个。当参照附图标记而不指明已有的副标记时，这旨在表示所有这些多个相似的部件。
图1示出根据本发明一些实施例的包括可选操作降级电路的数据处理电路；
图2示出可与前面结合图1描述的数据处理电路关联使用的软数据偏移电路；
图3示出根据本发明一些实施例的包括可选操作降级电路的另一数据处理电路；
图4是示出根据本发明的一些实施例的用于可选软数据偏移的方法的流程图；
图5a是示出对于标准操作和降级操作两者的软数据输出的分布的直方图；
图5b是示出对于标准操作和降级操作两者的归一化软数据输出的分布的直方图；
图6示出根据本发明的一个或多个实施例的包括带性能降级控制电路的接收机的数据发送系统；
图7示出根据本发明的一个或多个实施例的包括带性能降级控制电路的读信道的存储系统；
图8是示出根据本发明的一些实施例的用于确定降级因子或偏移值的方法的流程图；以及
图9示出根据本发明各实施例的基于直方图的偏移值计算电路。
具体实施方式
本发明涉及用于存储数据的系统和方法，更具体地涉及用于表征存储设备的系统和方法。
图1示出根据本发明一些实施例的包括可选操作降级电路的数据处理电路100。数据处理电路100包括模拟前端电路110，该模拟前端电路110接收模拟输入105并提供经处理的模拟信号112。模拟前端电路110可以是业内已知的任何模拟处理电路。在本发明的一个特定实施例中，模拟前端电路110包括放大器电路和连续时间滤波器(即模拟滤波器)，它们工作以对接收的输入作放大和噪声滤波从而得到经处理的模拟信号112。模拟信号105可从多个源得出，所述多个源包括但不仅限于，存储介质或传送介质。基于这里提供的公开内容，本领域内技术人员将能发现可从其得出模拟输入信号105的多个源。
经处理的模拟信号112被提供给模数转换器电路114，该模数转换器电路114对经处理的模拟信号112进行采样以得到相应的一系列数字样本116。模数转换器电路114可以是能将连续时间信号转换至一系列数字值的业内已知的任何电路。数字样本116被提供给均衡器电路120，该均衡器电路120可实现为业内已知的数字有限脉冲响应电路。均衡器电路120执行数字样本116上的均衡以得到经均衡的输出125。基于这里提供的公开内容，本领域内技术人员将能发现可结合本发明的不同实施例使用的多种均衡器电路。
经均衡的输出125被提供给数据检测器电路135和缓冲器电路130。数据检测器电路135将数据检测算法施加至经均衡的输出125以得到检测输出137。数据检测器电路135可以是业内已知的任何数据检测器电路，包括但不限于，维特比算法数据检测器电路或最大值后验数据检测器电路。在一些情形下，检测输出137包括硬判决数据和软判决数据两者。如这里使用的，术语“硬判决数据”意指表示针对给定的一个或多个位周期的某一逻辑电平的数据输出。例如，在二进制系统中，逻辑电平可以是“1”或“0”。又如，在二位二进制系统中，逻辑电平可以是“00”、“01”、“10”或“11”。基于这里给出的公开内容，本领域内技术人员将发现可由数据检测器电路产生的多个硬判决数据。如这里使用的，术语“软判决数据”意指表示数据检测器电路135在一个或多个位周期正确地检测数据的似然性的数据输出。在本发明的一特定实施例中，软判决数据范围从负十五(-15)至正十五(+15)，其中-15表示判决非常不可能正确而+15表示判决非常可能正确。从-14至+14的递增值对应于判决正确的似然性的相应增加。基于这里给出的公开内容，本领域内技术人员将发现可用来表征软判决数据的多个值和范围。
在非二进制数据处理系统中，多组码元被一起处理。例如，在二位中，两位码元的非二进制数据处理系统组被一起处理，其中两位码元的多个组能表征四个可能的输出(即00，01，10，11)。在这些系统中，针对每个可能的码元值计算量度(即欧几里得距离)。在两位码元的情形下，计算四个量度。大量度值表示相应码元值是靠不住的，而小量度值表示较高程度的似然性。当正确选择的码元值不对应于量度的最小值时，码元是错误的。相反，当正确选择的码元值对应于量度的最小值时，码元被确定为正确的。后面描述的解码算法处理多个量度以校正任何错误。检测输出137包括对于码元值的每个可能值的量度作为软数据判决，并可包括或不包括与最小量度对应的码元值。
检测输出137被提供给软数据偏移电路140和选择器电路150两者。软数据偏移电路140可用于使包含在检测输出137中的软判决数据偏移，从而得到经修正的检测输出142。具体地说，来自检测输出137的软判决数据从非二进制量度转换成相对量度，通过施加噪声偏移至相对量度而偏移以得到经偏移的相对量度，并且经偏移的相对量度被转换回到非二进制量度(即更新的二进制量度)。
从非二进制量度至相对量度的转换包括计算接收的非二进制量度之间的相对差以使零值被赋予与最可能的码元值对应的量度，并使非负量度被赋予所有其它可能的码元值。以具有四种可能码元值(即00、01、10、11)和包含在检测输出137中的相应非二进制量度(即M00、M01、M10和M11)的二位非二进制数据处理系统为例，相对量度(RM00、RM01、RM10和RM11)是根据下列等式计算出的：
RM00＝M00-基准量度，
RM01＝M01-基准量度，
RM10＝M10-基准量度，以及
RM11＝M11-基准量度，
其中基准量度是与被写入的真实码元值(即测试图案)对应的量度值。与真实码元值对应的量度值可从存储器重新生成，或使用例如从预编程存储器访问基准量度的另一方法重新生成。
如所能理解的，在被正确选择时，与正确码元值对应的相对量度为零。如果数据检测是正确的，则所有量度将是非负的。替代地，如果检测不是正确的，则具有最小量度的码元将与正确码元不同。在不正确检测的情形下，检测器具有判决码元的相对量度是负的。
软数据偏移电路140使非零相对量度偏移以得到经偏移的相对量度。这可按使检测输出137失真的方式完成，以使源自该失真的差错可预测地关联于在不施加失真的情况下可能导致的差错数目。通过可预测地降级数据处理电路100的操作，产生足够数量的差错以表征其中部署数据处理电路100的系统所需的时间减少，且由于与降级操作对应的差错数可预测地关联于实际的差错数，该表征表示系统的实际操作。在一些情形下，所有非零相对量度由从偏移查找表165访问到的经偏移相对量度167替代。经偏移的相对量度167对应于作为地址169提供给偏移查找表165的相应计算出的相对量度。进而，软数据偏移电路140使用返回的偏移相对量度替代相应的相对量度。
已确定差错主要关联于最可能码元(具有小的相对量度值)，并且对于其它较不可能码元值的偏移函数与差错校正性能具有较少的相关程度。因此，在尝试节省硬件复杂度时，可将相同的偏移值施加于所有非零相对量度。因此，例如单个相对量度被提供给偏移查找表165作为地址169，该偏移查找表165返回单个经偏移的相对量度167。经偏移的相对量度167取代所有非零相对量度而使用。在其它情形下，可基于正确选择的码元值(即最低的相对量度值)来选择偏移值，因为在基于磁性的存储设备中，由于磁性记录物理性质，过渡码元(例如“01”和“10”)相比非过渡码元(例如“11”和“00”)固有地具有更多的噪声。
将经偏移的相对量度转换回非二进制量度基本上是前而描述的从非二进制量度转换至相对量度的逆过程。以相同的二位非二进制数据处理系统为例，更新的非二进制量度(即UNBM00、UNBM01、UBM10和UNBM11)是根据下列等式从经偏移的相对量度(即BRM00、BRM01、BRM10和BRM11)计算出的：
UNBM00＝BRM00-最小值相对量度，
UNBM01＝BRM01-最小值相对量度，
UNBM10＝BRM10-最小值相对量度以及
UNBM11＝BRM11-最小值相对量度，
其中最小值相对量度是具有最低值的经偏移相对量度(BRM00、BRM01、BRM10和BRM11)。经更新的非偏移量度被提供作为经修正的检测输出142的一部分。应当注意，尽管软偏移电路140的示例是二位示例，然而相同的方法可扩展以应用于工作在包含每码元三个或更多个位的码元的非二进制数据处理系统。
另外，软数据偏移电路140从检测输出137提供软判决数据，并从经修正的检测输出142提供软判决数据作为软判决输出144至基于直方图的查找表计算电路180。基于直方图的查找表计算电路180用直方图示出接收的软判决输出144与检测输出137的多个实例对应的实例。与检测输出137的两个不同实例对应的、各自表示不同差错率的直方图(即与第一码字对应的第一系列的检测输出以及与第二码字对应的第二系列的检测输出)被用来计算与检测输出137的两个实例之间的降级对应的偏移值182。
转向图5a，曲线图500示出直方图A(曲线501)和直方图B(曲线503)的一个示例。具体地说，直方图A(曲线501)示出来自检测输出137的软判决输出144、具有-15的对数似然比(很不可能为正确)的归一化数为大约10-5。从-14至15的对数似然比的每个值从大约10-5增大至稍小于100。同样，直方图B(曲线503)示出来自检测输出137的软判决输出144、具有-15的对数似然比(很大可能为正确)的归一化数为大约10-4。从-14至15的对数似然比的每个值从大约10-4增大至稍小于100。与直方图A(曲线501)对应的数据集的差错率小于与直方图B(曲线503)对应的数据集的差错率，这可从来自数据集的低值软判决输出144的递增的似然性看出。转向图5b，曲线图550示出与直方图A(曲线551)对应的累积质量函数和直方图B(曲线553)的累积质量函数的示例。
使用示例直方图A和直方图B，计算偏移值182的过程包括：(1)对作为软判决输出144接收的数据建立直方图以得到直方图A和直方图B，(2)对直方图A和直方图B作归一化以得到与曲线501和曲线503类似的数据，(3)计算接收的直方图数据的归一化累积质量函数以及(4)使用计算出的累积质量函数来计算偏移值182。对直方图A和直方图B作归一化、计算经归一化的质量函数以及计算偏移值182可根据下列伪代码来完成：
Figure BSA00000665408900071
Figure BSA00000665408900081
Figure BSA00000665408900091
前面提到的伪代码假设直方图A的实例数(即直方图A的长度)与直方图B的实例数相同。回到图1，在处理结束时，与偏移值182对应的LUT[i]表征用来取代相应的相对量度值以使直方图A由直方图B取代的经偏移相对量度。这些值被存储至偏移查找表165。如此，当通过地址169(例如与直方图A的元素之一对应的在-15和15之间的对数似然比)选择与直方图A中的其中一个值对应的值时，通过偏移查找表165将相应偏移的相对量度167提供给软数据偏移电路140。进而，软数据偏移电路140用接收的偏移相对量度取代相对量度。这些偏移的相对量度随后被转换成前面提到的更新的非二进制量度。
计算出的偏移值182被存储至偏移查找表165。如前面提到的，计算非零相对量度，并将与非零相对量度对应的地址169提供给偏移查找表165。作为响应，偏移查找表165提供可用来降级电路操作以展现与用于计算偏移值182的两个直方图的差错率差别对应的较高差错率差别的偏移值167。
选择器电路150在检测输出137和经修正的检测输出142之间作出选择以提供作为选择的输出152。检测输出137和经修正的检测输出142之间的选择是基于受偏移控制电路170控制的选择器输入172而作出的。在本发明的一些实施例中，偏移控制电路170是可编程寄存器。当选择器输入172被断言为逻辑“1”时，经修正的检测输出142作为经选择的输出152提供。替代地，当选择器输入172被断言为逻辑“0”时，检测输出137被提供作为选择的输出152。
选择的输出152被提供给数据解码器电路155。数据解码器电路155将数据解码算法应用于选择的输出152以得到经解码的输出157。数据解码器电路155可以是业内已知的任何数据解码器电路。在本发明的一个实施例中，数据解码器电路155是非二进制低密度奇偶校验解码器电路。在经解码的输出157无法收敛(即与最初写入的数据集存在差错或差别时)的情形下，数据检测器电路135可再处理用来推导经解码输出157的数据集，该数据集从缓冲器电路130检索作为经缓冲的数据132。再处理使用经解码的输出157作为向导而进行。施加数据检测算法和数据解码算法两者的组合被称为全局迭代。推导最初数据集的过程可包括许多次全局迭代。
转向图2，图中示出软数据偏移电路200的一种实现，该软数据偏移电路200可取代图1中的软数据偏移电路140。软数据偏移电路200包括非二进制量度-相对量度转换电路205。非二进制量度对应于从检测输出137导出的软判决数据。从非二进制量度至相对量度的转换包括计算所接收的非二进制量度之间的相对差以使零值被赋予与最可能码元值对应的量度，并使非负量度被赋予所有其它可能的码元值。以具有四种可能的码元值(即00、01、10、11)和包含在检测输出137中的相应非二进制量度(即M00、M01、M10和M11)的二位非二进制数据处理系统为例，相对量度(RM00、RM01、RM10和RM11)是根据下列等式计算出的：
RM00＝M00-基准量度，
RM01＝M01-基准量度，
RM10＝M10-基准量度，以及
RM11＝M11-基准量度，
其中基准量度是与被写入的真实码元值(即测试图案)对应的量度值。与真实码元值对应的量度值可从存储器重新生成，或使用例如从预编程存储器访问基准量度的另一方法重新生成。
前面提到的最低量度是通过转换电路205作为地址169提供给偏移查找表165的。回过来，偏移查找表165提供相应的经偏移相对量度167。经偏移相对量度167被提供给经偏移相对量度取代电路220。经偏移相对量度取代电路220用作为经偏移相对量度(BRM00、BRM01、BRM10和BRM11中的三个)接收的相应值来取代非零相对量度(RM00、RM01、RM10和RM11中的三个)。在一些情形下，经偏移的相对量度167是用来取代三个非零相对量度的单个经偏移的相对量度。在其它情形下，经偏移的相对量度167是与三个非零相对量度对应的用于取代的三个值。
经偏移的相对量度(BRM00、BRM01、BRM10、BRM11)作为经偏移的相对量度被提供给更新的非二进制量度转换电路230。转换电路230执行由转换电路205执行的基本逆变换。以相同的二位非二进制数据处理系统为例，更新的二进制量度(即UNBM00、UNBM01、UNBM10和UNBM11)是根据下列等式从经偏移的相对量度(即BRM00、BRM01、BRM10和BRM11)计算出的：
UNBM00＝BRM00-最小值相对量度，
UNBM01＝BRM01-最小值相对量度，
UNBM10＝BRM10-最小值相对量度，以及
UNBM11＝BRM11-最小值相对量度，
其中最小值相对量度是具有最低值的经偏移相对量度(BRM00、BRM01、BRM10和BRM11)。经更新的非偏移量度被提供作为经修正的检测输出142的一部分。应当注意，尽管软偏移电路200的示例是二位示例，然而相同的方法可扩展以应用于工作在包含每码元三个或更多个位的码元的非二进制数据处理系统中。
转向图3，图3示出根据本发明一些实施例的包括可选操作降级电路的另一数据处理电路300。数据处理电路100和数据处理电路300之间的根本差别是：相比由数据处理电路100产生的适应性偏移值，数据处理电路300使用固定或可编程的经偏移的值。在一些情形下，数据处理电路中使用的固定或可编程的偏移值可使用前面联系图1讨论的同一基于直方图的方法来计算得到，而不是适应性更新的。在其它情形下，使用另一方法来计算或选择固定或可编程的偏移值。
数据处理电路300包括模拟前端电路310，该模拟前端电路310接收模拟输入305并提供经处理的模拟信号312。模拟前端电路310可以是业内已知的任何模拟处理电路。在本发明的一个特定实施例中，模拟前端电路310包括放大器电路和连续时间滤波器(即模拟滤波器)，它们用于对接收的输入作放大和噪声滤波从而得到经处理的模拟信号312。模拟信号305可从多个源导出，所述多个源包括但不仅限于，存储介质或传送介质。基于这里提供的公开内容，本领域内技术人员将能认识到可得出模拟输入信号305的多个源。
经处理的模拟信号312被提供给模数转换器电路314，该模数转换器电路314对经处理的模拟信号312进行采样以得到相应的一系列数字样本316。模数转换器电路314可以是能将连续时间信号转换至一系列数字值的业内已知任何电路。数字样本316被提供给均衡器电路320，该均衡器电路320可实现为业内已知的数字有限脉冲响应电路。均衡器电路320在数字样本316上执行均衡以得到经均衡的输出325。基于这里提供的公开内容，本领域内技术人员将能认识到可结合本发明的不同实施例使用的多种均衡器电路。
均衡器输出325被提供给数据检测器电路335和缓冲器电路330。数据检测器电路335将数据检测算法施加至经均衡的输出325以得到检测输出337。数据检测器电路335可以是业内已知的任何数据检测器电路，其包括但不仅限于，维特比算法数据检测器电路或最大值后验数据检测器电路。在一些情形下，检测输出337包括硬判决数据和软判决数据两者。如这里使用的，术语“硬判决数据”意指表示针对给定的一个或多个位周期的某一逻辑电平的数据输出。例如，在二进制系统中，逻辑电平可以是“1”或“0”。又如，在二位二进制系统中，逻辑电平可以是“00”、“01”、“10”或“11”。基于这里给出的公开内容，本领域内技术人员将发现可由数据检测器电路产生的多个硬判决数据。如这里使用的，术语“软判决数据”意指表示数据检测器电路335在一个或多个位周期正确地检测数据的似然性的数据输出。在本发明一特定实施例中，软判决数据范围从负十五(-15)至正十五(+15)，其中-15表示判决非常不可能正确而+15表示判决非常可能正确。从-14至+14的递增值对应于判决正确的似然性的相应增加。基于这里给出的公开内容，本领域内技术人员将发现可用来表征软判决数据的多个值和范围。
在非二进制数据处理系统中，多组码元被一起处理。例如，在二位非二进制数据处理系统中，二位码元的组被一起处理，其中二位码元的多个组能表征四个可能的输出(即00，01，10，11)。在这些系统中，针对每个可能的码元值计算量度(即欧几里得距离)。在二位码元的情形下，计算四个量度。大量度值表示相应码元值是靠不住的，而小量度值表示较高程度的似然性。当正确选择的码元值不对应于量度的最小值时，码元是错误的。相反，当正确选择的码元值对应于量度的最小值时，码元被确定为正确的。后面描述的解码算法处理多个量度以校正任何错误。检测的输出337包括对于码元值的每个可能值的量度作为软数据判决，并可包括或不包括与最小量度对应的码元值。
检测输出337被提供给软数据偏移电路340和选择器电路350两者。软数据偏移电路340可用于使包含在检测输出337中的软判决数据偏移，从而得到经修正的检测输出342。具体地说，来自检测输出337的软判决数据从非二进制量度转换成相对量度，通过施加噪声偏移至相对量度而偏移以得到经偏移的相对量度，并且经偏移的相对量度被转换回到非二进制量度(即更新的二进制量度)。
从非二进制量度至相对量度的转换包括计算接收的非二进制量度之间的相对差以使零值被赋予与最可能的码元值对应的量度，并使非负量度被赋予所有其它可能的码元值。以具有四种可能的码元值(即00、01、10、11)和包含在检测输出137中的相应非二进制量度(即M00、M01、M10和M11)的二位非二进制数据处理系统为例，相对量度(RM00、RM01、RM10和RM11)是根据下列等式计算出的：
RM00＝M00-基准量度，
RM01＝M01-基准量度，
RM10＝M10-基准量度，以及
RM11＝M11-基准量度，
其中基准量度是与被写入的真实码元值(即测试图案)对应的量度值。与真实码元值对应的量度值可从存储器重新生成，或使用例如从预编程存储器访问基准量度的另一方法重新生成。
如所能理解的，在被正确选择时，与正确码元值对应的相对量度为零。由此，对于每个不正确的码元值(即不与最低量度对应的码元值)，如果相应的相对量度是正的，则数据检测算法的应用是正确地选择合适的码元值。相反，如果相对量度中的任何一个是负的，则数据检测算法的应用不正确地选择合适的码元值。
软数据偏移电路340使非零相对量度偏移以得到偏移的相对量度。这可按以下方式完成：使检测输出337失真，以使源自该失真的差错可预测地关联于在不施加失真的情况下可能导致的差错数目。通过可预测地降级数据处理电路300的操作，产生足够数量的差错以表征其中部署数据处理电路300的系统所需的时间减少，且由于与降级操作对应的差错数可预测地关联于实际的差错数，因此该表征表示系统的实际操作。在一些情形下，将所有非零相对量度与相同的固定偏移值相乘。在其它情形下，使所有非零相对量度与基于非零相对量度中的一个或它们的组合而选择的同一偏移值相乘。在又一些其它情形下，使非零相对量度中的每一个与基于对应相对量度选择的相应偏移值相乘。在使用个别偏移值的情形下，可基于相对量度的值和对零的接近性(即最接近零、第二最接近零或第三最接近零)两者来选择偏移值。
已确定差错主要关联于最可能码元(具有小的相对量度值)，并且对于其它较不可能码元值的偏移函数与差错校正性能具有较少的相关程度。因此，在尝试节省硬件复杂度时，可将相同的偏移值施加于所有非零相对量度。在其它情形下，可基于正确选择的码元值(即最低的相对量度值)来选择偏移值，因为在基于磁性的存储设备中，由于磁性记录物理性质，过渡码元(例如“01”和“10”)相比非过渡码元(例如“11”和“00”)固有地具有更多的噪声。
在本发明的一些实施例中，偏移是通过将由软数据偏移电路340计算出的相对量度乘以偏移值367以得到相应经偏移的相对量度(BRM)而完成的。偏移值367由固定的偏移值寄存器365提供，该偏移值寄存器365可以是可编程的或硬线的，这取决于特定应用。软数据偏移电路340随后使用一过程将经偏移的相对量度转换回非二进制量度，该过程大致是前面描述的从非二进制量度至相对量度转换的逆过程。以相同的二位非二进制数据处理系统为例，更新的非二进制量度(即UNBM00、UNBM01、UBM10和UNBM11)是根据下列等式从经偏移的相对量度(即BRM00、BRM01、BRM10和BRM11)计算出的：
UNBM00＝BRM00-最小值相对量度，
UNBM01＝BRM01-最小值相对量度，
UNBM10＝BRM10-最小值相对量度，以及
UNBM11＝BRM11-最小值相对量度，
其中最小值相对量度是具有最低值的经偏移相对量度(BRM00、BRM01、BRM10和BRM11)。经更新的非偏移量度被提供作为经修正的检测输出342的一部分。应当注意，尽管软偏移电路340的示例是二位示例，然而相同的方法可扩展以应用于工作在包含每码元三个或更多个位的码元上的非二进制数据处理系统中。
选择器电路350在检测输出337和经修正的检测输出142之间作出选择以提供作为选择的输出352。检测输出337和经修正的检测输出342之间的选择是基于受偏移控制电路370控制的选择器输入372而作出的。在本发明的一些实施例中，偏移控制电路370是可编程寄存器。当选择器输入372被断言为逻辑“1”时，经修正的检测输出342作为经选择的输出352提供。替代地，当选择器输入372被断言为逻辑“0”时，检测输出337作为选择的输出352提供。
选择的输出352被提供给数据解码器电路355。数据解码器电路355将数据解码算法应用于选择的输出352以得到经解码的输出357。数据解码器电路355可以是业内已知的任何数据解码器电路。在本发明的一个实施例中，数据解码器电路355是非二进制低密度奇偶校验解码器电路。在经解码的输出357无法收敛(即包括来自最初写入的数据集的差错或差别)的情形下，数据检测器电路335可再处理用来推导经解码的输出357的数据集，该数据集从缓冲器电路330检取作为经缓冲的数据332。再处理使用经解码的输出357作为向导而进行。施加数据检测算法和数据解码算法两者的组合被称为全局迭代。推导最初数据集的过程可包括许多次全局迭代。
转向图4，流程图400示出根据本发明一些实施例的用于可选软数据偏移的方法。根据流程图400，接收模拟输入(方框405)。模拟输入可对应于在存储介质上保持的信息。模拟输入被转换至一系列数字采样(方框410)。模数转换过程可以是用于将模拟信号转换成相应数字采样的业内已知的任何过程。数据均衡化过程随后被施加于数字采样以得到经均衡的输出(方框415)。在本发明的一些实施例中，均衡化过程是由一个或多个数字有限脉冲滤波器执行的。基于这里给出的公开内容，本领域内技术人员将认识到可关联于本发明不同实施例使用的多种均衡方法。
数据检测在经均衡的输出上执行(方框420)。数据处理可包括，但不局限于，将数据检测算法施加于经均衡的输出以得到检测输出。在一个实施例中，数据检测过程是业内已知的维特比算法检测过程或最大值后验检测过程。检测输出可包括硬判决数据和软判决数据两者。基于这里给出的公开内容，本领域内技术人员将发现可关联于本发明不同实施例使用的多种数据检测过程和/或算法。
判断是否选择软数据边际(方框425)。可选择这种软数据边际以可预测地增加源自数据处理的差错数。通过可预测地增加源自数据处理的差错数，产生足够数量差错以表征其中部署该过程的系统所需的时间减少。由于与边际化操作对应的差错数可预测地关联于实际数量的差错，因此该表征表示系统的实际操作。
在选择软数据边际的情形下(方框425)，包括作为检测输出的软判决数据的非二进制量度被转换成相对量度(方框430)。从非二进制量度至相对量度的转换包括计算接收的非二进制量度之间的相对差以使零值被赋予与最可能的码元值对应的量度，并使非负量度被赋予所有其它可能的码元值。以具有四种可能的码元值(即00、01、10、11)和包含在检测输出137中的相应非二进制量度(即M00、M01、M10和M11)的二位非二进制数据处理系统为例，相对量度(RM00、RM01、RM10和RM11)是根据下列等式计算出的：
RM00＝M00-基准量度，
RM01＝M01-基准量度，
RM10＝M10-基准量度以及
RM11＝M11-基准量度，
其中基准量度是与被写入的真实码元值(即测试图案)对应的量度值。与真实码元值对应的量度值可从存储器重新生成，或使用例如从预编程存储器访问基准量度的另一方法重新生成。
相对量度随后被偏移以得到经偏移的相对量度(BRM00、BRM01、BRM10和BRM11)(方框435)。这可例如通过基于如前面结合图1描述的非零相对量度中的一个访问偏移查找表来完成。在其它情形下，偏移可通过根据下列等式将每个相对量度乘以一偏移值而完成：
BRM00＝(偏移值)*(RM00)，
BRM01＝(偏移值)*(RM01)，
BRM10＝(偏移值)*(RM10)，以及
BRM11＝(偏移值)*(RM11)。
该偏移值可以是固定值或可编程值，这与前面结合图3描述的相似。
应当注意，也可使用其它方法来施加偏移。例如，在本发明的其它实施例中，偏移可通过根据下列等式从相应的相对量度减去偏移值而完成：
BRM00＝RM00-偏移值，
BRM01＝RM01-偏移值，
BRM10＝RM10-偏移值，以及
BRM11＝RM11-偏移值。
基于这里给出的公开内容，本领域内技术人员将认识到可关联于本发明不同实施例使用的其它施加偏移的方法。
经偏移的相对量度随后被转换成经更新的非二进制量度(UNBM00、UNBM01、UBM10和UNBM11)(方框440)。以相同的二位非二进制数据处理系统为例，更新的非二进制量度(即UNBM00、UNBM01、UBM10和UNBM11)是根据下列等式从经偏移的相对量度(即BRM00、BRM01、BRM10和BRM11)计算出的：
UNBM00＝BRM00-最小值相对量度，
UNBM01＝BRM01-最小值相对量度，
UNBM10＝BRM10-最小值相对量度，以及
UNBM11＝BRM11-最小值相对量度，
其中最小值相对量度是具有最低值的经偏移相对量度(BRM00、BRM01、BRM10和BRM11)。经更新的非偏移量度作为经修正的检测输出的一部分被提供(方框445)。要注意，尽管流程图400的过程是使用二位码元示例进行阐述的，然而相同的方法可扩展以应用于工作在包含每码元三个或更多个位的码元上的非二进制数据处理系统中。
在不选择软数据边际(方框425)或已完成边际化过程(方框430-445)的情形下，执行检测输出的标准处理(方框420)。具体地说，数据解码算法被施加于检测输出以得到经解码的输出(方框450)。解码算法可以是如本领域内技术人员已知的例如非二进制低密度奇偶校验算法。基于这里提供的公开内容，本领域内技术人员将认识到可关联于本发明不同的实施例而施加的多个解码算法。判断经解码的输出是否收敛(即导致初始写入数据的正确识别)(方框455)。在经解码的输出收敛的情形下(方框455)，经解码的输出作为数据输出被提供(方框460)。替代地，在经解码的输出不收敛的情形下(方框455)，将经解码的输出作为向导施加后继的数据检测过程(方框420)。
转向图6，图6示出根据本发明一些实施例的包括带噪声注入电路的接收机620的数据发送系统600。数据发送系统600包括如业内已知的经由传输介质630发送经编码信息的发射机610。经编码的数据通过接收机620从传输介质630接收。接收机620包括性能降级控制电路，该性能降级控制电路可类似于前面结合图1、图2或图3讨论地实现和/或类似于前面结合图4描述地工作。
图7示出根据本发明一些实施例的包括带性能降级控制电路的读信道电路710的存储系统700。存储系统700可以是例如硬盘驱动器。存储系统700还包括前置放大器770、接口控制器720、硬盘控制器766、电动机控制器768、主轴电动机772、磁盘板778和读/写头组件776。接口控制器720控制至/自磁盘板778的寻址和定时。磁盘板778上的数据由多组磁信号构成，当组件正确地定位在磁盘板778上时这组磁信号可由读/写头组件776检测。在一个实施例中，磁盘板778包括根据纵向或垂直记录机制记录的磁信号。
在典型的读操作中，读/写头组件776通过电动机控制器768精确地定位在磁盘板778上的要求数据磁道上。电动机控制器768通过使读/写头组件在硬盘控制器776的指导下移动至磁盘板778上的正确数据磁道而既相对于磁盘板778定位读/写头组件776又驱动主轴电动机772。主轴电动机772使磁盘板778以预定旋转角速度(RPM)旋转。一旦读/写头组件778定位在正确的数据磁道附近，随着磁盘板778由主轴电动机772旋转，表征磁盘板778的磁信号由读/写头组件776感测出。感测出的磁信号作为表征磁盘板778上的磁数据的连续微小模拟信号提供。该微小模拟信号经由前置放大器770从读/写头组件776转移至读通道电路710。前置放大器770工作以放大从磁盘板778访问到的微小模拟信号。进而，读通道电路710对接收的模拟信号解码并数字化以再生最初写至磁盘板778的信息。该数据作为读数据703被提供给接收电路。写操作基本是前面读操作的相反操作，其将写数据701提供给读通道电路710。随后对该数据编码并将其写至磁盘板778。
在一个或多个设置周期中，所包含的性能降级控制电路使电路操作降级以诱发一定数量的其它预料之外的差错。在该过程中，软数据被修正从而以受控制的方式负面地影响电路性能。仅仅作为众多优势中的一个优势，可控制地诱发差错的能力允许比正常差错率发生情形更快的设备表征。这种性能降级可在制造过程中完成，和/或一旦存储设备700就位时完成。性能降级控制电路可类似于前面结合图1、图2或图3描述的那样实现，和/或类似于前面结合图4那样操作。
应当注意，存储系统700可集成在较大的存储系统中，例如基于RAID(不昂贵盘的冗余阵列或独立盘的冗余阵列)的存储系统。还要注意，存储系统700的各种功能或组块可以软件或固件实现，而其它功能或组块可以硬件实现。
转向图8，流程图800示出根据本发明一些实施例的用于确定降级因子或偏移值的方法。遵照流程图800，从图4的方框430接收相对量度。这些相对量度是经转换的软判决数据，该软判决数据指示给定码元值正确的似然性。计算与第一条件对应的相对量度的直方图(方框810)。第一条件是第一数据集(即一系列值)，也就是何时经处理的得出第一差错率。与第一条件(方框810)对应的直方图被归一化(方框815)。归一化可根据下列伪代码来完成：
Figure BSA00000665408900201
直方图A对应于第一条件的直方图。计算第一条件的直方图的累积质量(方框817)。这种计算可根据下列伪代码来完成：
Figure BSA00000665408900202
相同的过程是针对第二条件(即第二误差率)的数据集执行的。具体地，计算与第一条件对应的相对量度的直方图(方框820)。第二条件是第二数据集(即一系列值)，也就是何时经处理的得出第二差错率。与第二条件(方框820)对应的直方图被归一化(方框825)。该归一化可根据下列伪代码来完成。
Figure BSA00000665408900203
直方图B对应于第二条件的直方图。计算第二条件的直方图的累积质量(方框827)。这种计算可根据下列伪代码来完成：
Figure BSA00000665408900211
随后确定在第一条件和第二条件之间转换的偏移值(方框830)。如前面结合图4描述的那样，这些偏移值可用来预测地降级数据处理操作，并且这些偏移值具体地是图4的方框435中使用的偏移值。在一些实施例中，确定偏移值是根据下列伪代码完成的：
Figure BSA00000665408900212
Figure BSA00000665408900221
计算出的偏移值(LUT[])随后被存储至偏移查找表，这些偏移值可从查找表中访问以用于偏移(方框835)。
转向图9，图9示出根据本发明各实施例的基于直方图的偏移值计算电路900。基于直方图的偏移值计算电路900包括直方图产生电路905。直方图产生电路905从检测输出137接收软判决数据，并产生覆盖用于一个数据集的软判决数据的每个值的直方图A 907以及覆盖用于另一数据集的软判决数据的每个值的直方图B 909。直方图A 907和直方图B 909被提供给直方图归一化电路910，该直方图归一化电路910对所接收的两直方图进行归一化以得到经归一化的直方图A 917和经归一化的直方图B 919。在一些实施例中，经归一化的直方图是根据下列伪代码计算的：
Figure BSA00000665408900222
Figure BSA00000665408900231
经归一化的直方图A 917和经归一化的直方图B 919被提供给累积质量计算电路920，该累积质量计算电路920计算归一化直方图A的累积质量A 927以及归一化直方图B 919的累积质量B 929。在一些实施例中，累积质量计算是根据下列伪代码执行的：
Figure BSA00000665408900232
累积质量A 927和累积质量B 929被提供给计算偏移值182的偏移值计算电路930。在一些实施例中，偏移值是根据下列伪代码计算出的：
Figure BSA00000665408900241
应当注意，前面应用中讨论的各个框图可连同其它功能地实现在集成电路中。该集成电路可包括给定的方框、系统或电路或仅方框、系统或电路的一个子集的全部功能。此外，方框、系统或电路中的要素可跨多个集成电路实现。这类集成电路可以是业内已知的任何类型集成电路，包括但不仅限于单片集成电路、倒装式集成电路、多片模块集成电路和/或混合信号集成电路。还要注意，这里描述的方框、系统或电路的多种功能可实现在软件或固件中。在某些这样的情形下，整个系统、方框或电路可使用其软件或固件等效物来实现。在其它情形下，给定系统、方框或电路的一部分可实现在软件或固件中，而其它部分可实现在硬件中。
归纳来说，本发明提供用于数据处理的新颖系统、设备、方法和配置。尽管前面已给出本发明一个或多个实施例的详细描述，然而多种替代、改型和等效物对本领域内技术人员来说是显著的并且不会脱离本发明的精神。因此，前面的描述不应当视为是对如所附权利要求书定义的本发明范围的限制。

Claims (20)

1.一种数据处理电路，所述电路包括：
数据检测器电路，所述数据检测器电路用于将数据检测算法施加于一系列码元以得到检测输出，其中所述检测输出包括与非二进制码元对应的一系列软判决数据；
偏移电路，所述偏移电路用于对一系列软判决数据中的每一个施加偏移以得到一系列经偏移的软判决数据；以及
数据解码器电路，所述数据解码器电路用于将数据解码算法施加于与所述非二进制码元对应的一系列经偏移的软判决数据。
2.如权利要求1所述的数据处理电路，其特征在于，所述数据检测算法是从下面的组中选取的：非二进制最大值后验数据检测算法和非二进制维特比数据检测算法。
3.如权利要求1所述的数据处理电路，其特征在于，所述数据解码算法是非二进制低密度奇偶校验解码算法。
4.如权利要求1所述的数据处理电路，其特征在于，对一系列软判决数据中的每一个施加偏移包括：
将所述一系列软判决数据转换至相应的一系列相对量度；
使所述相对量度的一个子集偏移以得到一系列经偏移的相对量度；以及
将所述一系列经偏移的相对量度转换成对应的一系列经偏移的软判决数据。
5.如权利要求4所述的数据处理电路，其特征在于，使所述相对量度的子集偏移以得到一系列经偏移的相对量度包括：用从查找表访问得到的经偏移相对量度来取代相对量度。
6.如权利要求4所述的数据处理电路，其特征在于，所述一系列软判决数据是指示相应码元值正确的似然性的一系列非二进制软判决数据。
7.如权利要求5所述的数据处理电路，其特征在于，所述一系列经偏移的软判决数据是指示相应码元值正确的似然性的一系列经偏移的非二进制软判决数据，其中所述一系列经偏移的非二进制软判决数据指示比一系列非偏移的软判决数据的对应实例更低的可能性。
8.如权利要求7所述的数据处理电路，其特征在于，所述电路还包括：
偏移值存储器，其中所述偏移值存储器用于从偏移电路接收一地址并返回与所述地址对应的偏移值，其中所述偏移值用作经偏移的相对量度以替换相应的相对量度。
9.如权利要求8所述的数据处理电路，其特征在于，所述地址是从所述一系列相对量度中的一个推导出的。
10.如权利要求4所述的数据处理电路，其特征在于，所述一系列软判决数据包括与所述非二进制码元的相应值对应的四个值(M00、M01、M10和M11)，并且将一系列软判决数据转换至相应的一系列相对量度(RM00、RM01、RM10和RM11)是根据下列等式完成的：
RM00＝M00-基准量度，
RM01＝M01-基准量度，
RM10＝M10-基准量度，以及
RM11＝M11-基准量度，
其中所述基准量度是与预期的码元值对应的量度值。
11.如权利要求4所述的数据处理电路，其特征在于，所述一系列经偏移的软判决数据包括与所述非二进制码元的相应值对应的四个值(M00、M01、M10和M11)，并且将一系列经偏移的相对量度转换至相应的一系列经偏移的软判决数据(UNBM00、UNBM01、UNBM10和UNBM11)是根据下列等式完成的：
UNBM00＝BRM00-最小值相对量度，
UNBM01＝BRM01-最小值相对量度，
UNBM10＝BRM10-最小值相对量度，以及
UNBM11＝BRM11-最小值相对量度，
其中所述最小值相对量度是具有最低值的经偏移相对量度(BRM00、BRM01、BRM10和BRM11)。
12.如权利要求1所述的数据处理电路，其特征在于，所述数据处理电路实现在集成电路中。
13.如权利要求1所述的数据处理电路，其特征在于，所述数据处理电路实现在存储设备中。
14.一种可预测地增加数据处理电路的错误率的方法，所述方法包括：
接收一数据集，其中所述数据集包括一系列码元；
通过数据检测器电路将数据检测算法施加于一系列码元以得到检测输出，其中所述检测输出包括与非二进制码元对应的一系列软判决数据；
使所述一系列软判决数据中的每一个偏移以得到一系列经偏移的软判决数据；以及
通过数据解码器电路将数据解码算法施加于与非二进制码元对应的一系列经偏移的软判决数据。
15.如权利要求14所述的方法，其特征在于，使一系列软判决数据中的每一个偏移以得到一系列经偏移的软判决数据包括：
将所述一系列软判决数据转换至相应的一系列相对量度；
使所述相对量度的一个子集偏移以得到一系列经偏移的相对量度；以及
将所述一系列经偏移的相对量度转换至相应的一系列经偏移的软判决数据。
16.如权利要求15所述的方法，其特征在于，所述一系列经偏移的软判决数据是指示相应码元值正确的似然性的一系列经偏移的非二进制软判决数据，而所述一系列经偏移的非二进制软判决数据指示比一系列非偏移的软判决数据的对应实例更低的似然性。
17.如权利要求15所述的方法，其特征在于，偏移相对量度的子集以得到一系列经偏移的相对量度包括将所述相对量度的子集中的每一个与偏移值相乘。
18.如权利要求17所述的方法，其特征在于，所述方法还包括：
访问偏移值存储器以获得所述偏移值。
19.一种数据存储设备，所述存储设备包括：
存储介质；
传感器设备，所述传感器设备关联于所述存储介质设置并用于从所述存储介质感测信息并提供对应的模拟信号；
模数转换器电路，所述模数转换器电路用于将模拟信号的导数转换成一系列数字采样；
均衡器电路，所述均衡器电路用于对所述一系列数字采样进行均衡化以得到经均衡的输出，其中所述经均衡的输出包括一系列码元：
数据检测器电路，所述数据检测器电路用于将数据检测算法施加于一系列码元以得到检测输出，其中所述检测输出包括与非二进制码元对应的一系列软判决数据；
偏移电路，所述偏移电路用于对一系列软判决数据中的每一个施加偏移以得到一系列经偏移的软判决数据；以及
数据解码器电路，所述数据解码器电路用于将数据解码算法施加于与非二进制码元对应的一系列经偏移的软判决数据。
20.如权利要求19所述的数据存储设备，其特征在于，对一系列软判决数据中的每一个施加偏移包括：
将所述一系列软判决数据转换至相应的一系列相对量度；
使所述相对量度的一个子集偏移以得到一系列经偏移的相对量度；以及
将所述一系列经偏移的相对量度转换至相应的一系列经偏移的软判决数据。
CN201210023336.0A 2011-09-08 2012-01-16 用于非二进制解码偏移控制的系统和方法 Expired - Fee Related CN103001647B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/227,538 2011-09-08
US13/227,538 US8661324B2 (en) 2011-09-08 2011-09-08 Systems and methods for non-binary decoding biasing control

Publications (2)

Publication Number Publication Date
CN103001647A true CN103001647A (zh) 2013-03-27
CN103001647B CN103001647B (zh) 2015-09-09

Family

ID=46548234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210023336.0A Expired - Fee Related CN103001647B (zh) 2011-09-08 2012-01-16 用于非二进制解码偏移控制的系统和方法

Country Status (4)

Country Link
US (1) US8661324B2 (zh)
EP (1) EP2568611A3 (zh)
JP (1) JP5653953B2 (zh)
CN (1) CN103001647B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797670B2 (en) 2012-06-19 2014-08-05 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743500B2 (en) 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743499B2 (en) 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743498B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
SG10201407854XA (en) * 2013-11-26 2015-06-29 Agency Science Tech & Res Error correction method and module for non-volatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627415A (zh) * 2003-11-28 2005-06-15 株式会社东芝 使用在盘驱动器中的迭代解码进行数据再现的方法和装置
WO2010082946A1 (en) * 2009-01-16 2010-07-22 Lsi Corporation Error correction capability adjustment of ldpc codes for storage device testing
US20110072335A1 (en) * 2009-09-18 2011-03-24 Lsi Corporation Branch-metric calibration using varying bandwidth values

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
US5325402A (en) 1991-04-30 1994-06-28 Nec Corporation Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
EP0522578A3 (en) 1991-07-12 1993-06-16 Pioneer Electronic Corporation Noise removing circuit
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
EP0631277A3 (en) 1993-06-22 1995-02-22 Quantum Corp Data sector format without identity code and data control unit for disk drive.
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
US5471500A (en) 1994-03-08 1995-11-28 At&T Ipm Corp. Soft symbol decoding
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
SG52990A1 (en) 1996-07-09 1998-09-28 Ibm Improvements to radial self-propagation pattern generation for disk file servowriting
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6671404B1 (en) 1997-02-14 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for recognizing patterns
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
SE516157C2 (sv) 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
DE10085214T1 (de) 1999-11-22 2002-10-31 Seagate Technology Llc Verfahren und Vorrichtung für Data-Error-Recovery mit Defekt-Schwellwertdetektor und Viterbi-Verstärkungsfaktor
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
JP2001274698A (ja) 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
JP4191393B2 (ja) * 2001-06-11 2008-12-03 富士通株式会社 情報記録再生装置及び方法並びに信号復号回路
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US20030112896A1 (en) 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US7236757B2 (en) 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7173783B1 (en) 2001-09-21 2007-02-06 Maxtor Corporation Media noise optimized detector for magnetic recording
US6731442B2 (en) 2001-10-02 2004-05-04 Seagate Technologies Llc Method and apparatus for detecting media defects
JP3759711B2 (ja) 2001-11-09 2006-03-29 富士通株式会社 磁気ディスクシステム
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
JP2005510182A (ja) 2001-11-21 2005-04-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データレートに非同期のサンプリングレートで動作するアダプティブ・イコライザ
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
AU2003249708A1 (en) 2002-07-03 2004-01-23 Hughes Electronics Corporation Method and system for memory management in low density parity check (ldpc) decoders
US7194674B2 (en) 2002-07-29 2007-03-20 Sharp Kabushiki Kaisha Adaptive waveform equalization for viterbi-decodable signal and signal quality evaluation of viterbi-decodable signal
JP2004080210A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7113356B1 (en) 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7237180B1 (en) * 2002-10-07 2007-06-26 Maxtor Corporation Symbol-level soft output Viterbi algorithm (SOVA) and a simplification on SOVA
JP4088133B2 (ja) * 2002-10-24 2008-05-21 富士通株式会社 リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7505537B1 (en) 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
JP4095504B2 (ja) 2003-07-31 2008-06-04 株式会社東芝 ディスク記憶装置及びシンクマーク書込み方法
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
KR100510549B1 (ko) 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
DE602004011445T2 (de) 2003-11-03 2009-01-15 Broadcom Corp., Irvine FEC-Dekodierung mit dynamischen Parametern
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7673213B2 (en) 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
CA2499334A1 (en) 2004-03-05 2005-09-05 General Dynamics C4 Systems, Inc. A method and system for capacity analysis for on the move adhoc wireless packet-switched networks
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7346832B2 (en) 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7889823B2 (en) 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
KR100629509B1 (ko) 2005-05-16 2006-09-28 삼성전자주식회사 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
US7394608B2 (en) 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
JP4356670B2 (ja) 2005-09-12 2009-11-04 ソニー株式会社 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7929597B2 (en) 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
US7712008B2 (en) 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7808956B2 (en) 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
US7802163B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7801200B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US20080049825A1 (en) 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
JP4652310B2 (ja) * 2006-10-31 2011-03-16 富士通株式会社 復号器及び再生装置
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
EP2179509A4 (en) 2007-09-28 2011-05-18 Agere Systems Inc SYSTEMS AND METHOD FOR DATA PROCESSING WITH REDUCED COMPLEXITY
WO2009045203A1 (en) 2007-10-01 2009-04-09 Agere Systems Inc. Systems and methods for media defect detection
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8161348B2 (en) 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8095855B2 (en) 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US8161357B2 (en) 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US7872978B1 (en) 2008-04-18 2011-01-18 Link—A—Media Devices Corporation Obtaining parameters for minimizing an error event probability
US8599973B2 (en) 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
WO2009142620A1 (en) 2008-05-19 2009-11-26 Agere Systems Inc. Systems and methods for mitigating latency in a data detector feedback loop
US8407553B2 (en) 2008-08-15 2013-03-26 Lsi Corporation RAM list-decoding of near codewords
US8660220B2 (en) 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
EP2347416A4 (en) 2008-11-20 2012-05-30 Lsi Corp SYSTEMS AND METHOD FOR NOISE-REDUCED DATA DETECTION
EP2340507A4 (en) 2009-03-05 2012-05-30 Lsi Corp IMPROVED TURBO COMPENSATION PROCESS FOR ITERATIVE DECODER
US8347155B2 (en) 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627415A (zh) * 2003-11-28 2005-06-15 株式会社东芝 使用在盘驱动器中的迭代解码进行数据再现的方法和装置
WO2010082946A1 (en) * 2009-01-16 2010-07-22 Lsi Corporation Error correction capability adjustment of ldpc codes for storage device testing
US20110072335A1 (en) * 2009-09-18 2011-03-24 Lsi Corporation Branch-metric calibration using varying bandwidth values

Also Published As

Publication number Publication date
US8661324B2 (en) 2014-02-25
CN103001647B (zh) 2015-09-09
JP5653953B2 (ja) 2015-01-14
JP2013058297A (ja) 2013-03-28
EP2568611A3 (en) 2013-07-10
US20130067297A1 (en) 2013-03-14
EP2568611A2 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
US8670955B2 (en) Systems and methods for reliability assisted noise predictive filtering
US8176400B2 (en) Systems and methods for enhanced flaw scan in a data processing device
US8121224B2 (en) Systems and methods for filter based media defect detection
US8479086B2 (en) Systems and methods for efficient parameter modification
US8539328B2 (en) Systems and methods for noise injection driven parameter selection
US20120212849A1 (en) Systems and Methods for Data Pre-Coding Calibration
CN103001647A (zh) 用于非二进制解码偏移控制的系统和方法
US8861109B1 (en) Data processing system with adjacent track interference metric
US20130007556A1 (en) Multiuse Data Channel
US8681441B2 (en) Systems and methods for generating predictable degradation bias
US9244752B2 (en) Systems and methods for detecting media flaws
US9110821B2 (en) Systems and methods for improved short media defect detection
US8689062B2 (en) Systems and methods for parameter selection using reliability information
US8699164B1 (en) Data recovery using no sync mark retry
US8854760B1 (en) Systems and methods for preventing adjacent track erasure
US8612843B2 (en) Systems and methods for qualitative media defect determination
US8797665B2 (en) Systems and methods for channel quality determination
US9019641B2 (en) Systems and methods for adaptive threshold pattern detection
US8732562B2 (en) Systems and methods for improved short media defect detection
US8819521B2 (en) Systems and methods for short media defect detection using non-binary coded information
US20140115431A1 (en) Systems and Methods for Positive Feedback Short Media Defect Detection
CN103457613A (zh) 包括eet反馈的数据处理系统及方法
US9224420B1 (en) Syncmark detection failure recovery system
US8693125B1 (en) Cross clock phase measurement
US20140146413A1 (en) Systems and Methods for Enhanced Servo Data Processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: California, USA

Applicant after: LSI Corp.

Address before: California, USA

Applicant before: LSI Corporation

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: LSI CORP. TO: INFINEON TECHNOLOGIES CORP.

ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES CORP.

Effective date: 20150813

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150813

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: LSI Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181024

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150909

Termination date: 20200116