JP2005510182A - データレートに非同期のサンプリングレートで動作するアダプティブ・イコライザ - Google Patents

Abstract

本発明は、デジタル送信及び記録システム用のＬＭＳベースの非同期式受信機に関する。本受信機は、受信系列ｒ_nを受けて、イコライズされた系列ｙ_nを送出するためのデジタルアダプティブイコライザＥＱを有する。イコライザＥＱは、サンプリングレート１／Ｔ_Sで動作し、データレート１／Ｔに非同期である。ＬＭＳ技法を使用したイコライザ適応方法が説明され、制御ループを介してデータレートに非同期にイコライザのタップを適応する。第一のサンプリングレートコンバータ（ＳＲＣ１）は、イコライズされた系列ｙ_nへのイコライゼーションの後、データレート１／Ｔでのタイミング回復を実行する。第二のサンプリングレートコンバータ（ＳＲＣ２）は、受信系列ｒ_nの遅延されたバージョンを、データレート１／Ｔでの中間制御系列ｉ_kに変換するために設けられる。

Description

本発明は、デジタル送信及び記録システム全般に関する。特に、本発明は、データレート１／Ｔと非同期のクロックレート１／Ｔ_Sでサンプリングされた受信系列ｒ_nから、データレート１／Ｔでデータ系列ａ_kを送出するためのシステムに関する。

本受信機は、該クロックレート１／Ｔ_Sで動作し、制御ループを介して制御ベクトル系列Ｓ _n により制御されるイコライザ係数ベクトルＷ _n を有し、該受信系列ｒ_nからイコライズされた系列ｙ_nを送出するためのアダプティブ・イコライザ、該データレート１／Ｔで誤差発生器に供給される等価な入力系列ｘ_kに該イコライズされた系列ｙ_nを変換するための第一のサンプリングレート変換器、及び該入力系列ｘ_kから該データ系列ａ_kを送出するとともに、該制御ループで使用される誤差系列ｅ_kを送出するための誤差発生器とを有している。

また、本発明は、チャネルを介してデジタル系列を送信するための送信機、及び先に述べた受信機であって、該チャネルから該デジタル系列を抽出するための受信機を有するデジタルシステムに関する。

さらに、本発明は、かかる受信機のためのイコライザ適応方法に関する。最後に、本発明は、かかる受信機用のコンピュータプログラムプロダクト、及びかかるコンピュータプログラムを実行するための信号に関する。

本発明は、デジタル送信及び記録システムでの使用向け各種の非同期式の受信機に適用されるものである。本発明は、ＤＶＲ（Digital Video Recording）システムのような光記録システムで特に有効なものである。

米国特許第5999355号では、開始節で説明された受信機のような非同期式受信機が記載されている。この引用される特許によれば、イコライザは、Ｔ_S秒間隔で配置されるタップを有するタップ付き遅延線（有限インパルス応答フィルタ）であり、このイコライザの制御は、古典的なＬＭＳ（Least Mean Square）アルゴリズムに基づいている。すなわち、すなわち、タップ系列と適切な誤差系列との相関をとることで、イコライザのタップ値の更新が行われる。古典的なＬＭＳ技術は、同期式受信機に一般に適用され、この受信機では、誤差系列とタップ系列が同じサンプリングレートを有しており、位相同期している。したがって、引用された特許に記載される非同期式受信機は、誤差及びタップ系列が同じサンプリングレートを有し、かつ位相同期するため、少なくとも２つの手段を有している。上述した２つの手段は、データレート１／Ｔでの同期誤差系列をサンプリングレート１／Ｔ_Sでの等価な誤差系列に変換するための逆サンプリングレート変換（ＩＳＲＣ）、及びイコライザのタップ系列の遅延されたバージョンを提供して、イコライザ出力からの等価な誤差系列の情報で生じる「ラウンドトリップ」遅延を整合する遅延手段を含んでいる。この「ラウンドトリップ」遅延は時間変化する。これは、ＳＲＣ及び逆ＳＲＣの両者が、時間変化する遅延を導入するためである。

整合される遅延は、「ラウンドトリップ」遅延に関する期待値又は平均値を表している。「ラウンドトリップ」遅延と整合される遅延の間の不一致は、誤った解法に集束する適応スキームを生じる傾向にある。さらに、整合遅延は、シンボル間隔Ｔ_Sの整数倍である必要がないため、整合遅延の実現は、ある補間の形態を必要とする場合がある。これにより、システムの複雑さが追加される。また、逆ＳＲＣは、適応に関連する回路の全体の複雑さが同期式のＬＭＳベースの適応での複雑さよりもかなり大きいように、この複雑さを増加する。

本発明の目的は、先に説明された問題点を回避する代替となる適応トポロジーを使用した非同期式受信機を提供することにある。

本発明によれば、開始節で述べられた受信機が提供される。この場合、制御ループは、受信系列ｒ_nの遅延されたバージョンをデータレート１／Ｔで中間制御系列ｉ_kに変換するための第二のサンプリングレート変換器、誤差系列ｅ_k及び該中間制御系列ｉ_kから、該データレート１／Ｔで同期制御ベクトル系列Ｚ _k を導出するための制御情報生成手段、及び該同期制御ベクトル系列Ｚ _k から該制御ベクトル系列Ｓ _n を導出するための時間補間手段を有している。

イコライザの入力は、予め定義された遅延器で遅延された後、データレートの領域に変換される。予め定義された遅延は、時間変化するものではなく、周知である。予め定義された遅延は、イコライザを通した遅延であり、タップ数が２Ｍ＋１（インデックスは、−ＭからＭに変化する）で示される場合、遅延は、Ｍ＋の余分のパイプライン遅延に等しい。両方の信号、すなわちそれぞれのサンプリングレートコンバータの出力での信号がデータレート領域にあると、イコライザの係数の更新を容易に計算することができる。

本発明の好適な実施の形態によれば、時間補間手段は、ゼロ次（zeroth-order）の補間を実行するラッチからなるバンクを含んでいる。ラッチを使用する可能性は、制御ループにより生成されるタップ設定が緩やかに、かつ小さなステップでのみ変動するという認識に基づいている。結果として、非常に簡単な手段で再標本化することができる。ラッチからなるバンクは、同期領域から非同期領域への変換を満足させる。

本発明の別の実施の形態によれば、制御ループは、制御ループで生成された所与のはじめにＴ間隔で配置された（T-spaced）系列を、等価なＴ_S間隔で配置された系列に変換する空間変換手段をさらに有しており、この場合、制御ループの出力での制御ベクトル系列のタップは、Ｔ_S間隔で配置される。制御信号は、同期領域で生成される。したがって、これら制御信号は、Ｔ間隔イコライザ（T-spaced equalizer）を制御することに適している。イコライザは、サンプリングレート１／Ｔ_Sで動作するので、Ｔ_S秒単位の間隔で配置されるタップを実際に有している。したがって、本発明は、Ｔ間隔で配置される情報をＴ_S間隔で配置される情報に変換するための空間変換手段を提供する。

本発明、及び本発明を実現するために選択的に使用される場合がある追加機能は、以下に説明される添付図面から明らかとなり、該添付図面を参照して説明される。

以下の説明は、参照符号に関する。同じ機能エンティティは、一般に、全ての図面において同じブロックのラベルにより示される。以下、ベクトルは下線が付された記号により示され、記号ｋ及びｎは、それぞれサンプリングレート１／Ｔ及び１／Ｔ_Sの系列を示す取り決めを適用するものとする。たとえば、この取り決めによれば、表記ａ_kは、サンプリングレート１／Ｔのスカラー系列を示し、表記Ｓ _n は、サンプリングレート１／Ｔ_Sのベクトル系列を示す。ベクトルの長さは、記号Ｎ及び該ベクトルのために使用される記号を示す下付きにより表示される。したがって、たとえば、ベクトルＳ _n の長さは、Ｎ_Sで示される。

図１は、デジタル送信及び記録システム用の非同期式ベースバンド受信機の広範なトポロジーを例示している。本受信機は、受信信号ｒ（ｔ）から、データレート１／Ｔでデータ系列ａ_kを生成する。受信信号ｒ（ｔ）は、アナログの低域通過フィルタＬＰＦに印加される。このＬＰＦの主要な役割は、帯域外の雑音を抑圧することにある。ＬＰＦの出力は、アナログ−デジタル変換器ＡＤＣによりデジタル化され、このＡＤＣは、エイリアシングを回避するために十分高い、データレート１／Ｔに非同期な水晶発振子による自走サンプリングレート１／Ｔ_Sで動作する。ＡＤＣの出力は、イコライザＥＱに印加され、ＥＱは、内部シンボル干渉及び雑音を規定する役割を果たしている。イコライザは、サンプリングレート１／Ｔ_Sで動作する。すなわち、データレート１／Ｔに非同期で動作する。サンプリングレートコンバータＳＲＣは、データ系列ａ_kを送出するためのビット検出器ＤＥＴの入力としての役割を果たす等価な同期出力を生成する。ＳＲＣは、図１には明示的に示されていないタイミング回復ループの部分を形成している。非同期クロック領域及び同期クロック領域は、それぞれ記号１／Ｔ_S及び１／Ｔで図１に示されている。

システムパラメータの変動に対処するため、イコライザＥＱは、適応的であることが必要とされることがある。このため、誤差情報回路ＥＦＣによりビット検出器ＤＥＴから誤差情報が抽出され、制御モジュールＣＴＬを介してイコライザタップを制御（更新）するために使用される。同期クロック（１／Ｔ）領域で誤差情報が生じ、非同期（１／Ｔ_S）領域で制御が行われる。両者間で、逆サンプリングレートコンバータＩＳＲＣが必要とされる。実際に、イコライザは、Ｔ_S秒間隔で配置されるタップを有するタップ付遅延線（有限インパルス応答フィルタ）である場合がある。

既存の非同期の適応技法は、ＬＭＳ（Least Mean Square）アルゴリズムに基づいている。ＬＭＳによれば、イコライザタップのための更新情報は、タップ系列を適切な誤差系列と相互相関をとることで導出される。このため、タップ及び誤差信号は、サンプリングレート及び位相において共に同期していることが必要とされる。この第一の条件は、ＩＳＲＣを介して適合される。第二の条件は、相互相関を取る前に、タップ信号を遅延することで、ＳＲＣ、ビット検出器、誤差情報回路及びＩＳＲＣの全体の待ち時間が整合することを要求する。ＩＳＲＣ及び遅延の整合（delay matching）の両者は、この解法の複雑さを増加する。さらに、遅延の整合は、ＳＲＣとＩＳＲＣの待ち時間に関する時間変化特性のため、正確でない場合がある。結果として、適応の性能が低下する場合がある。

図２は、適応トポロジーを有する本発明に係る受信機を示しており、この適応トポロジーは、前に説明された問題点を克服するものである。図２には、データ受信機の一部のみ、すなわち、デジタルイコライザの適応に関連する部分が示されている。特に、サンプリングレートコンバータＳＲＣ及び時間補間手段ＴＩを制御する受信機のタイミング回復サブシステムは示されていない。受信機は、受信された入力系列ｒ_nからデータ系列ａ_kを生成するため、適応イコライザＥＱ、サンプリングレートコンバータのペアＳＲＣ１及びＳＲＣ２、及び検出器ＤＥＴを有している。検出器ＤＥＴは、誤差発生器２１の一部であり、誤差発生器２１は、ビット検出器で発生されるビット判定からイコライザの制御ループで使用するための誤差系列ｅ_kを生成する。イコライザの適応は、たとえばJ.W.M.Bergmans著“Digital Baseband Transimission and Recording”Kluwer Academic Publishers, Boston, 1996で出版された書籍で説明されたようにＬＭＳ技法に基づいている。これらの技術の中心は、タップ信号（受信された系列ｒ_n）と誤差信号との相関をとることで、タップ更新情報が生成されることである。誤差及びタップ信号は、同じサンプリングレートを有すると共に、さらに位相同期し、誤差信号における待ち時間は、タップ信号をこれに応じて遅延することで整合される。

図２において、ｒ_nは、たとえば、記録チャネルからのアナログ再生信号の周期的なサンプリングにより得られた系列を示している。サンプリングは、自走クロックレート１／Ｔ_Sで実行され、このクロックレートは、一般に、データレート１／Ｔと等しくない。系列ｒ_nは、その出力でイコライズされた系列ｙ_nを生成するため、Ｔ_S間隔で配置されるタップｗ_nを有するイコライザＥＱを通過する。好ましくは、イコライザＥＱは、ＦＩＲ（有限インパルス応答）トランスバーサルフィルタであるが、線形結合器を含む任意のイコライザとすることができる。イコライザの目的は、（たとえば、記録）チャネルのレスポンスを規定された目標のレスポンスに成形すること、及びノイズスペクトルを規定することにある。イコライザＥＱには、サンプリングレートコンバータＳＲＣが後続され、このコンバータは、Ｔ_S間隔で配置されるイコライズされた系列ｙ_nを、ビット検出器ＤＥＴを有する誤差発生器２１の入力に供給される等価なＴ間隔で配置される系列ｘ_kに変換する。このＴ間隔で配置される入力系列ｘ_kは、理想的には、チャネルデータ系列ａ_kのデータレート１／Ｔに同期する。実際、ビット検出器ＤＥＴは、チャネルビットａ_kの予測値
〔外１〕

を生成する。ビット検出器が正しい判定を生成すると仮定すると、データ系列ａ_k及びその予測値
〔外２〕

は、同じである。したがって、ビット検出器の出力は、全ての図においてａ_kで示される。偶然のビットエラーは、システムの性能に大幅な影響を与えない。代替的に、送信のはじめで、最初の適応がこの予め決定されたデータ系列のレプリカに基づくように、（プリアンブルと呼ばれることがある）予め決定されたデータ系列が実際のデータに先行する場合がある。この予め決定されたデータは、任意のビットエラーなしにデータ受信機において、ローカルに同期をとることができる。このいわゆる「補助情報を使用した（data-aided）」動作モードにおいて適応の最初のステージを実行すること、及び一旦適応ループが集束したとき図２に示されるような「判定指向（decision-directed）」動作モードにスイッチすることは、一般的なやり方である。図２には、明示的に示されていないが、ここでの記載は、この「補助情報を使用した」動作モードに関することを理解されたい。

図２の残りの部分は、本発明に従い、ＬＭＳ技法を使用してイコライザのタップ係数ベクトル系列Ｗ _n を適応的に更新するための制御ループのメカニズムを例示している。制御ループに含まれる全てのデジタル処理は、たとえば、適切なコンピュータプログラムを実行するマイクロプロセッサにより実現される。ブロック間の太い矢印は、ベクトル信号の転送を示し、スカラー信号は、細い矢印により示されている。したがって、制御ループは、以下の構成要素を有している。

第二のサンプリングレート変換器は、受信系列ｒ_nの遅延されたバージョンをデータレート１／Ｔで中間制御系列ｉ_kに変換する。この第二のＳＲＣは、ＳＲＣ２で示されており、第一のＳＲＣ１と同じであることが好ましい。制御情報生成手段２２は、誤差系列ｅ_k及び中間制御系列ｉ_kから、該データレート１／Ｔで同期制御ベクトル系列Ｚ _k を導出する。時間補間手段ＴＩは、該同期制御ベクトル系列Ｚ _k から制御ベクトル系列Ｓ _n を導出する。

図２では、制御ベクトル系列Ｓ _n は、イコライザを直接制御する。すなわち、イコライザのタップベクトル系列Ｗ _n は、Ｓ _n と一致するだけである。

制御情報生成手段により生成された同期制御ベクトル系列Ｚ _k は、Ｎ_zの積分器２２からなるバンクにより形成され、このバンクの入力は、外積２４のｅ_k・Ｉ _k から導出される。ここで、Ｉ _k は、Ｎ_iの中間系列から構成される中間ベクトル系列である。好ましくは、全てのベクトルの長さは等しい。したがって、Ｎ_z＝Ｎ_i＝２Ｍ＋１である。数２Ｍ＋１は、イコライザＥＱにおけるタップ数ｗ_nである。この中間ベクトル系列Ｉ _k は、受信系列ｒ_nから導出される。予め定義された遅延τは、受信系列τ_nに印加される。遅延されたバージョンの受信系列ｒ_nは、中間系列ｉ_kから中間ベクトル系列Ｉ_kを形成するための直並列変換を実行するシフトレジスタＳＲの前に、中間系列ｉ_kを形成するためにサンプリングレートコンバータＳＲＣ２に供給される。

このように、イコライザの入力は、予め定義された遅延で遅延された後、データレート領域に変換される。この予め定義された遅延は、時間変化するものではなく、周知である。両信号、すなわち、それぞれのサンプリングレートコンバータの出力での信号が一旦データレート領域にあると、イコライザの係数の更新が容易に更新される。適応スキームは、以下に詳細に説明される。

積分器２２の出力での変数は、ｚ_k ^jで示され、以下の式に従う。
ｚ_k+1 ^j＝ｚ_k ^j＋μΔ_k ^j， ｊ：−Ｍ，．．．Ｍ （１）
ここで、ｚ_k ^jは、瞬間ｋでのｊ番目の積分器の出力、μは、閉ループの時定数を決定する（ステップサイズと呼ばれることがある）スモールスケーリングファクタ、Δ_k ^jは、繰り返しｋでのタップエラー予測値、２Ｍ＋１は、イコライザのタップ数である。

ＬＭＳスキームによれば、予測値Δ_k ^jは、以下に与えられる。
Δ_k ^j＝ｅ_k・Ｉ_k-j， ｊ：−Ｍ，．．．Ｍ （２）
ここで、ｅ_kは、ＳＲＣ出力と（遅延されたバージョンの）所望の検出器入力ｄ_k＝（ａ*ｇ）_kとの間の誤差であり、ｇ_kは、イコライザの適応のための（フィルタＧの）ターゲットレスポンスである。Ｉ_k-jは、遅延されたバージョンの受信系列ｒ_nであり、データレート１／Ｔに変換される。

完璧さのため、式（２）及び図２は、誤差系列ｅ_k及び入力系列ｒ_nからタップエラー予測値Δ_k ^jを導出するための各種の可能なやり方のうちの１つのみを説明していることを述べておく。たとえば、２つの系列ｅ_k及びｒ_nのいずれかは、実現を簡単にするように量子化され、式（２）における乗算は、選択的な更新メカニズムで置き換えることができる。

図２は、積分器の出力での同期制御ベクトル系列Ｚ _k がＴ秒毎に（同期領域で）更新され、イコライザが非同期領域で動作するため、イコライザ係数ベクトルＷ _n がＴ_S秒毎に更新される必要があることを示している。時間補間手段ＴＩにより必要な時間ベースの変換が実行され、積分器からなるバンクの出力での同期制御ベクトル系列Ｚ _k から、サンプリングレート１／Ｔ_Sで非同期制御ベクトル系列Ｓ _n が導出される。タップ値は、両方のサンプリングレートに関して緩やかにのみ変化するため、たとえば、ゼロ次の補間を実行するラッチからなるバンクを介するといった、最も簡単な考えられるやり方で時間補間が行われる。Ｔ_SがＴから余りに変動するとき、追加の問題が生じ、この問題によって、空間補間とよばれる追加の機能が要求される。

イコライザは、Ｔ_S秒間隔で配置されるタップを有しており、すなわち、イコライザは、連続するタップ信号を得るためＴ_S秒のステップで入力系列を遅延する役割を果たす。次いで、この連続するタップ信号は、重みｗ_n ^jで線形結合される。ｊ：−Ｍ，．．．，Ｍである。この重みは、係数ベクトル系列Ｗ _n により定義される。しかし、積分器からなるバンクの出力での制御ベクトル系列ｓ _n は、Ｔ間隔イコライザに関する。すなわち、系列ｓ _n の連続する成分ｓ_j（ｊ：−Ｍ，．．．，Ｍ）は、原理的に、Ｔ間隔で配置されるタップをもつイコライザの重みを意味している。

この基準となるＴ秒というタップ間隔とＴ_S秒という実際のタップ間隔との間の相違によって、イコライザが落ち着く定常解の観点、及びループ効率に関する品質の低下の観点の両者において、適応の性能に関する品質の低下となる。結果として、図２のトポロジーは、たとえば、１／Ｔ_S及び１／Ｔが互いに接近しており、好ましくは、２０〜４０％未満で異なる応用といった、ほぼ同期した応用（near-synchronous application）に主に適している。この条件は、たとえば、ハードディスクドライブ用の大部分のチャネルＩＣ（Integrated Circuits）において、多くの実際のシステムで適合される。

広い範囲の応用で本発明を使用可能とするため、図３には、図２に記載されるスキームの改善が提案される。この改善によれば、制御ループは、空間変換手段をさらに有しており、この手段は、時間補間手段の出力で非同期制御ベクトル系列Ｓ _n から、イコライザの係数ベクトル系列Ｗ _n を導出する。これにより、イコライザ係数ベクトルＷ _n を制御するため、制御ループで生成された始めにＴ間隔で配置される系列を等価なＴ_S間隔で配置される系列に変換することになる。図３では、これらの空間変換手段は、記号ＳＩで示される。更新の変数ｓ_n ^jは、Ｔ間隔イコライザの係数を示しているため、このＴ間隔で配置される情報をＴ_S間隔で配置される情報に変換することが確かに必要とされる。これにより、係数ｓ^jに関する補間が必要とされ、この補間は、空間インターポレータブロックＳＩにより実行される。概念的に、更新の変数ｓ^jは、基礎となる時間連続イコライザフィルタのＴ間隔で配置されるサンプルであり、このイコライザフィルタのインパルス応答は、ｗ（ｔ）、すなわちｓ^j＝ｗ（ｊＴ），ｊ：−Ｍ，．．．，Ｍで示される。ｗ（ｔ）が利用可能であるとすると、必要なイコライザ係数ｗ_i＝ｗ（ｉ×Ｔ_S）を生成するため、位置ｔ_i＝ｉ×Ｔ_S，ｉ：−Ｍ，．．．，Ｍで再標本化する必要がある。変数ｔは、時間を示すのではないが、ここでは位置を示しており、所定の間隔（フィルタのスパン）からの連続する値としている。同じ意味で、変数ｉは、位置のインデックスであり、時間とは独立である。すなわち、ｔ_iは、ｉにより完全に決定され、時間につれて変化しない。しかし、ｗ（ｔ）のＴ間隔で配置されるサンプルのみ、すなわちｓ^jが利用可能であるため、Ｔ_S間隔で配置された変数ｗ_iを生成するため、これらのサンプルの補間が使用される必要がある。

補間に関する最も簡単な形態の１つは、線形補間であり、この線形補間は、計算の見地から好ましいが、たとえば、より簡単な最近傍補間のような他の補間の形態を考慮することもできる。再標本化の位置ｔ_i＝ｉ×Ｔ_Sは、ｔ_i＝（ｍ_i＋ｃ_i）Ｔ，０≦ｃ_i＜１等価的に表すことができ、さらに、

である。Ｃ_iが０と１の間で変化するとき、ｔ_iは、ｍ_iＴと（ｍ_i＋１）Ｔの間で変化し、ｗ（ｔ）は、ｗ（ｍ_iＴ）＝ｓ_i ^mとｗ（（ｍ_i＋１）Ｔ）＝ｓ_i ^m+1との間で変化する。線形補間の１つの方法によれば、位置ｔ_iでのｗ（ｔ）の値は、以下のように計算される。
ｗⁱ＝ｗ（ｔ_i）＝（１−ｃ_i）×ｓ^mi＋ｃ_i×ｓ^mi+1 （４）
式（４）により、図３の空間インターポレータＳＩは、ラッチの出力にてＴ間隔で配置されるタップｓ^jを、イコライザのタップを表すＴ_S間隔で配置されるタップ設定ｗ_iに変換する。この変換を実行するため、式（３）で示されるように、チャネルビットレートとサンプリングレートの割合Ｔ_S／Ｔを知るか、予測することが必要である。しかし、この比の予測値は、図３のサンプリングレートコンバータＳＲＣ１で既に利用可能である。ＳＲＣは、瞬間ｔ_k＝ｋＴにて、Ｔ_S間隔で配置される系列ｙ_nを再標本化する。この瞬間ｔ_kは、ｔ_k＝（ｍ_k＋μ_k）Ｔ_Sと表すことができる。

位相誤差が存在する場合、連続するサンプリングの瞬間の間の差は、ｔ_k−ｔ_k-1＝Ｔ＋τ_kＴに従って基準値Ｔから変化する。ここで、τ_kは、再構築されたＴ間隔で配置されたクロックにおける位相誤差である。次いで、以下の式に到達する。

ＳＲＣ１を制御するタイミング回復ループは、位相誤差の平均を強制的にゼロにする役割を果たす。したがって、式（５）の左側に品質の平均は、Ｔ／Ｔ_Sの実際の値に落ち着くか、又は線形補間について必要とされる割合の逆数である。

図４は、図２又は図３に示される受信機を有する本発明に係るシステムの例を示している。本システムは、たとえば、デジタル記録システムである。このデジタル記録システムは、記録媒体４２にデジタル系列４３を記録するためのレコーダ４１、及び該記録媒体から記録された系列４５を読み出すための受信機４４を有している。記録媒体４２は、たとえば、光ディスクである場合がある。

これまでの図面及び該図面の説明は、本発明を限定するよりはむしろ例示することを目的としている。特許請求の範囲に包含される様々な代替が存在することは明らかである。この点に関して、以下のまとめの記載がなされる。ハードウェア及びソフトウェア、或いはその両者の観点により機能を実現する様々なやり方が存在する。この点に関して、図面は、非常に概念的なものであって、それぞれの図は、本発明の単なる１つの可能な実施の形態を表している。したがって、図面は、異なる機能を異なるブロックとして表すものであるが、これは、ハードウェア又はソフトウェアの単一の構成要素が幾つかの機能を排除するものではない。また、１つの機能がハードウェア又はソフトウェア、或いはその両者の構成要素のアセンブリにより実行されることを排除するものではない。

デジタル送信及び記録システムで使用するための、広範な非同期式受信機のトポロジーを例示する機能ブロック図である。 本発明に係る受信機のトポロジーを例示する機能ブロック図である。 本発明の第一の実施の形態に係る受信機のトポロジーを例示する機能ブロック図である。 本発明に係るデジタルシステムを例示する概念的なブロック図である。

Claims (11)

1. データレートに非同期のクロックレートでサンプリングされた受信系列から、該データレートでデータ系列を送出するための受信機であって、
   該クロックレートで動作し、制御ループを介して制御ベクトル系列により制御されるイコライザ係数ベクトルを有し、該受信系列からイコライズされた系列を送出するためのアダプティブ・イコライザと、
   該データレートで誤差発生器に供給される等価な入力系列に該イコライズされた系列を変換するための第一のサンプリングレート変換器と、
   該入力系列から該データ系列を送出するとともに、該制御ループで使用される誤差系列を送出するための誤差発生器とを有し、
   該制御ループは、
   該受信系列の遅延されたバージョンを該データレートで中間制御系列に変換するための第二のサンプリングレート変換器と、
   該誤差系列及び該中間制御系列から、該データレートで同期制御ベクトル系列を導出するための制御情報生成手段と、
   該同期制御ベクトル系列から該制御ベクトル系列を導出するための時間補間手段と、
   を有する受信機。
2. 該時間補間手段は、ゼロ次の補間手段を含む、
   請求項１記載の受信機。
3. 該ゼロ次の補間手段は、少なくとも１つのラッチを有する、
   請求項２記載の受信機。
4. 該制御ループは、該制御ループで生成された所与の最初にＴ間隔で配置される系列を、該イコライザ係数ベクトルを制御するための等価なＴ_S間隔で配置される系列に変換するための空間変換手段をさらに有する、
   請求項１乃至３のいずれか記載の受信機。
5. 該空間変換手段は、線形補間を実行するために配置される、
   請求項４記載の受信機。
6. 該空間変換手段は、最近傍補間を実行するための配置される、
   請求項４記載の受信機。
7. 該空間変換手段は、該時間補間手段の出力で該制御ベクトル系列から該イコライザ係数ベクトルを導出するための空間変換手段を含む、
   請求項４乃至６のいずれか記載の受信機。
8. チャネルサポートを介してデジタル系列を送信するための送信機と、
   該チャネルサポートから該デジタル系列を抽出する受信機とを有し、
   該受信機は、請求項１乃至７のいずれか記載の受信機である、
   デジタルシステム。
9. アダプティブ・イコライザを有する受信機における、系列を受信してクロックレートでサンプリングし、データレートでデータ系列を送出するイコライザ適応方法であって、
   イコライザ係数ベクトルを使用して受信系列からイコライズされた系列を送出するアダプティブ・イコライジングステップと、
   該データレートで誤差発生ステップにより処理される等価な入力系列に該イコライズされた系列を変換する第一のサンプリングレート変換ステップと、
   該入力系列から該データレートで誤差系列及び該データ系列を発生する誤差発生ステップと、
   該イコライザ係数ベクトルを制御するため、該誤差系列及び該受信系列から制御ベクトル系列を発生する制御ステップとを有し、
   該制御ステップは、
   該受信系列の遅延されたバージョンを該データレートで中間制御系列に変換する第二のサンプリングレート変換手段と、
   該誤差系列及び該中間制御系列から、該データレートで同期制御ベクトルを導出する制御情報生成ステップと、
   該同期制御ベクトル系列から該制御ベクトル系列を導出する時間補間ステップと、
   を有する方法。
10. 受信機にロードされたとき、該受信機に請求項９記載の方法を実行させる命令のセットを計算するための受信機用のコンピュータプログラムプロダクト。
11. 請求項９記載の方法を実行するために配置されるコンピュータプログラムを実行するための信号。

Images