JP2005507613A - Ｚｆ形式適応非同期受信機 - Google Patents

Abstract

本発明は、ディジタル伝送及び記録システム用の非同期受信機に関連する。本受信機は、データレート１／Ｔとは非同期のサンプリングレート１／Ｔｓで動作するディジタル適応等化器が先行する、タイミング復元用のサンプリングレート変換器（ＳＲＣ）を有する。ゼロ強制（ＺＦ）法を利用する適応等化方法は、制御ループを通じて等化器タップをデータレートとは非同期に調整するよう説明される。このため、制御ループは、同期領域（１／Ｔ）から非同期領域（１／Ｔｓ）へ信号を変換する時間基準変換を実行する時間補間手段及びＴ間隔信号をＴｓ間隔信号に変換する間隔変更手段を有する。

Description

【技術分野】
【０００１】
本発明は、あるデータレート１／Ｔとは非同期のあるクロックレート１／Ｔｓでサンプルされた受信シーケンスから前記データレート１／Ｔでデータシーケンスを伝送する受信機に関連し、当該受信機は：
− 前記受信シーケンスから等化されたシーケンスを伝送する適応等化器であって、前記クロックレート１／Ｔｓで動作し、制御ループを通じて制御ベクトルシーケンスにより制御される等化器係数ベクトルを有するところの適応等化器；
− 前記等化されたシーケンスを、前記データレート１／Ｔで誤差生成部に与えられる等価な入力シーケンスに変換するサンプリングレート変換器；
− 前記入力シーケンス及び前記制御ループで使用される誤差シーケンスから、前記データシーケンスを伝送する誤差生成部；
を有する。
【０００２】
また、本発明は、チャネルを通じてディジタルシーケンスを送信する送信機及びチャネルからディジタルシーケンスを抽出する受信機を有するディジタルシステムにも関連し、その受信機は上記のような受信機である。
【０００３】
更に、本発明は、前記受信機のためのイコライザ適応法に関連する。そして、そのような受信機に関するコンピュータプログラムプロダクトに、及びそのコンピュータプログラムを搬送する信号に関連する。
【０００４】
本発明は、ディジタル伝送及び記録システムで使用するための様々な非同期受信機に広く適用される。本発明は、ＤＶＲ（ディジタルビデオ記録）システムのような光学記録システムに特に有利である。
【背景技術】
【０００５】
米国特許番号第５，９９９，３５５号（特許文献１）は、冒頭に言及したような非同期受信機を開示する。引用されるその特許によれば、等化器（イコライザ）は、Ｔｓ秒のタップ間隔を有するタップ遅延線（有限インパルス応答フィルタ）であり、等化器の制御は典型的なＬＭＳ（最小平均二乗法）アルゴリズムに基づく。即ち、等化器のタップ値の更新は、そのタップシーケンスと適切な誤差シーケンスとの相関をとることで行なわれる。
【特許文献１】
米国特許番号第５，９９９，３５５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
典型的なＬＭＳ法は通常的には同期式受信機に適用され、そこでは、誤差及びタップシーケンスは同じサンプリングレートを有し、位相が同期している。引用される特許に説明される非同期受信機は、誤差及びタップシーケンスが同じサンプリングレートを有し且つ位相が同期するように、少なくとも２つの条件を有する。後者の条件は、誤差シーケンスにおける任意の遅延が、それに応じてタップシーケンスを遅らせることで合わせられるべきであることを意味する。上述の２つの条件は、データレート１／Ｔにおける同期誤差シーケンスをサンプリングレート１／Ｔｓの等価的な誤差シーケンスに変換する逆サンプリングレート変換（ＩＳＲＣ）を含み、且つ等化器出力からの等価的な誤差シーケンスの情報に生じる「往復（ラウンドトリップ）」遅延に適合する等化器タップシーケンスの遅延されたバージョンを与える遅延手段を含む。ＳＲＣ及び逆ＳＲＣが変動する時間遅延を導入するので、この「往復」遅延は事前に正確には知られない。調整している遅延（マッチング遅延）は、「往復」遅延の予測される又は平均的な値を表す。その「ラウンドトリップ」及びマッチング遅延の間の相違は、その適応法を不適切な解に収束させる虞がある。更に、マッチング遅延は、整数個のシンボル間隔Ｔｓである必要はないので、マッチング遅延の実現は何らかの補間形式を必要とする。このことは、システムの複雑さを増やす。また、適応的な関連回路の全体的な複雑さは、同期式ＬＭＳ適合化法におけるものよりも顕著に大きいので、逆ＳＲＣはこの複雑さを増やす。
【０００７】
本発明の課題は、上記の問題を回避するゼロ強制（ＺＦ：ｚｅｒｏ ｆｏｒｃｉｎｇ）法に基づいて、代替的な適合性トポロジを用いる非同期受信機を提供することである。本発明は、既存のＬＭＳ法と比較して非常に小さな複雑さでほぼ最適な適応特性を可能にする。
【課題を解決するための手段】
【０００８】
本発明によれば、冒頭に説明したような受信機において、制御ループが：
− 前記誤差シーケンス及び前記データシーケンスから、前記データレートで同期制御ベクトルシーケンスを導出する制御情報生成手段；及び
− 前記同期制御ベクトルシーケンスから前記制御ベクトルシーケンスを導出する時間補間手段；
を有する。
【０００９】
等化器タップの適合性を制御するＺＦ法を利用することは、マッチング遅延及びＩＳＲＣを利用することを回避させる。得られる手法は、本質的には、同期式ＺＦ法と同程度に簡潔であり、これまでの同期式ＬＭＳ法より簡易である。しかしながら、パフォーマンスはこの種のＬＭＳ法に匹敵し得る。
【００１０】
本発明の好適実施例では、時間補間手段が、ゼロ次補間を実行するラッチ群のバンクを含む。ラッチを利用する可能性は、制御ループによって形成されたタップ設定が緩やかに且つ小さなステップでのみ変動することの認識に基づく。結果として、それらは非常に簡易な手段で正確に再度サンプリングされることが可能である。ラッチのバンクは、同期から非同期領域への変換に充分である。
【００１１】
本発明の別の態様では、制御ループが更に間隔変換手段を有し、その手段は、制御ループ内で生成された与えられた初期のＴ間隔シーケンスを等価的なＴｓ間隔シーケンスに変換し、制御ループの出力における制御ベクトルシーケンスのタップがＴｓ間隔であるようにする。制御信号は同期領域で精製される。従って、それらはＴ間隔等化器を制御することに関する。等化器はサンプリングレート１／Ｔｓで動作するので、それは実際にはＴｓ時間単位のタップ間隔を有する。従って、本発明はＴ間隔情報をＴｓ間隔情報に変換する間隔変換手段を与える。
【００１２】
本発明及び本発明を実施するために選択的に使用され得る更なる特徴は、以下に説明される図面を参照しながら説明され、明らかになるであろう。
【発明を実施するための最良の形態】
【００１３】
以下の注釈は、参照符号に関するものである。同じ機能エンティティは、通常的には全図で同じブロックラベルで示される。複数の機能ブロックを示すために数字で参照符号が表される場合には、機能ブロックの幾つかの実施例の間で区別するために、ある機能ブロックから別の機能ブロックにて最初の桁が変わるであろう。この場合に、最初の桁は通常的にはその実施例を示す図に関連する。一例として、間隔変換機能を実行する同じ機能ブロックは、図４及び図７に示される間隔変換機能の２つの例の間でそれぞれ区別するために、図４では４２として図７では７２として参照される。後に、下線付の符号によりベクトルが記されること及びシンボルｋ、ｎがサンプリングレート１／Ｔ及び１／Ｔｓのシーケンスを表すことの表記法を採用するであろう。例えば、この表記法では、記号ａ_ｋはサンプリングレート１／Ｔのスカラシーケンスを表し、記号Ｓｎはサンプリングレート１／Ｔｓのベクトルシーケンスを表す。ベクトルの長さは記号Ｎと、そのベクトルに使用されるシンボルを示す添え字とによって記される。従って、例えば、ベクトルＳｎの長さはＮｓで記される。
【００１４】
図１は、ディジタル伝送及び記録システムに関する非同期ベースバンド受信機の一般的な形態を示す。受信機は、受信した信号ｒ（ｔ）からデータレート１／Ｔでデータシーケンスａ_ｋを生成する。受信信号ｒ（ｔ）はアナログローパスフィルタＬＰＦに印加され、そのフィルタの主な機能は帯域外雑音を抑制することである。ＬＰＦ出力はアナログディジタル変換器ＡＤＣでディジタル化され、その変換器は、エイリアシングを防止するのに充分高い、データレート１／Ｔとは非同期の、水晶制御フリーランサンプリングレート１／Ｔｓで動作する。ＡＤＣ出力は、シンボル間干渉及びノイズを調整するよう機能する等化器ＥＱに印加される。等化器は、サンプリングレート１／Ｔｓで動作する、即ちデータレート１／Ｔとは非同期である。サンプリングレート変換器ＳＲＣは等価同期出力を生成し、その出力は、データシーケンスａ_ｋを搬送するためのビット検出器ＤＥＴの入力になる。ＳＲＣは、図１には明示的に示されていないタイミング回復ループの一部を形成する。非同期及び同期クロック領域は、記号１／Ｔｓ及び１／Ｔにより図１にそれぞれ示される。
【００１５】
システムパラメータの変動に対処するために、等化器はしばしば適応的である必要がある。このため、誤差情報が、誤差形成回路ＥＦＣによりビット検出器ＤＥＴから抽出され、制御モジュールＣＴＬにより等化器タップを制御（更新）するために使用される。誤差情報は同期（１／Ｔ）クロック領域に生じるが、制御は非同期領域（１／Ｔｓ）で行なう必要がある。それらの間で、逆サンプリングレート変換器ＩＳＲＣが必要とされる。実際には、等化器は、Ｔｓ秒のタップ間隔を有するタップ遅延線（有限インパルス応答フィルタ）であることが間々ある。
【００１６】
既存の非同期適応法はＬＭＳ（最小平均二乗法）アルゴリズムに基づく。ＬＭＳでは、等化器タップの更新情報は、タップシーケンスを適切な誤差シーケンスと相互相関させることによって導出される。これを行なうために、タップ及び誤差信号はサンプリングレートにおいて及び位相において共に同期している必要がある。最初の条件はＩＳＲＣにより満たされる。第２のものは、ＳＲＣ、ビット検出器、誤差形成回路及びＩＳＲＣの全体の遅延が、相互相関に先立って、タップ信号をそれに応じて遅延させることによって合わせられていることを要する。ＩＳＲＣ及び遅延マッチングの双方はこの解決手段（ソリューション）の複雑さを増進させる。更に、ＳＲＣ及びＩＳＲＣの遅延の時間変動性に起因して、遅延マッチングは正確でないかもしれない。その結果、適合化パフォーマンスは劣化する虞がある。
【００１７】
図２は、本発明による受信機を示し、その受信機は上述の問題点を克服する適応化形態を有する。図２には、データ受信機の一部分のみ、即ちディジタル等化適合部に関する部分が示されている。特に、サンプリングレート変換器（ＳＲＣ）及び時間補間手段（ＴＩ）を制御する、受信機のタイミング復元サブシステムは示されていない。受信機は、受信した入力シーケンスｒ_ｎからデータシーケンスａ_ｋを生成するために、適応等化器（ＥＱ）、サンプリングレート変換器（ＳＲＣ）及び検出器（ＤＥＴ）を有する。等化器の適応化は、例えば、Ｊ．Ｗ．Ｍ．Ｂｅｒｇｍａｎｓ：“Ｄｉｇｉｔａｌ Ｂａｓｅｂａｎｄ Ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ Ｒｅｃｏｒｄｉｎｇ”，ｐｕｂｌｉｓｈｅｄ ｂｙ Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ，Ｂｏｓｔｏｎ，１９９６［文献］の書籍に説明されているようなゼロ強制（ＺＦ）法に基づいている。この技法の核心は、タップ更新情報が、適応（制御）ループの前述の誤差シーケンスｅ_ｋと、データシーケンスａ_ｋの（即ち、等価的には、ビット判定の）フィルタ処理されたバージョンｖ_ｋ＝（ａ＊ｈ）_ｋとの相互相関によって導出されることであり、ここで、ｈ_ｋは［文献］の８章に説明されている適切なインパルス応答であり、記号「＊」は線形な畳み込みを示す。更に、シーケンス双方が同時に生成されるので、遅延マッチングはほとんど自明である。ＬＭＳにおけるように、タップ値はインテグレータのバンクによってタップ更新情報から導出される。適応ループを閉じるために、同期から非同期クロック領域へこのバンクの出力を変換するために、時間基準変換器が必要とされる。
【００１８】
図２では、ｒ_ｎは、例えば記録チャネルからのアナログ再生信号の周期的なサンプリングにより得られたシーケンスを示す。サンプリングは、一般にデータレート１／Ｔとは等しくないフリーランクロックレート１／Ｔｓで行なわれる。シーケンスｒ_ｎは、出力にて等化されたシーケンスｙ_ｎを生成するＴｓ間隔のタップｗ_ｎを有する等化器ＥＱに伝送される。好ましくは、等化器ＥＱはＦＩＲ（有限インパルス応答）トランスバーサルフィルタであるが、線形な合成部を有する任意の等化器とすることができる。等化器の目的は、その（例えば、レコーディング）チャネルの応答を整形すること及びノイズスペクトルを調整することである。等化器ＥＱの後にはサンプルレート変換器ＳＲＣが続き、ＳＲＣはＴｓ間隔の等化されたシーケンスｙ_ｎを等価なＴ間隔のシーケンスｘ_ｋに変換し、そのシーケンスは、ビット検出器ＤＥＴを有する誤差生成器２１の入力に与えられる。Ｔ間隔の入力シーケンスｘ_ｋは、チャネルデータシーケンスａ_ｋのデータレート１／Ｔに理想的には同期している。チャネルビットａ_ｋの推定＾ａ_ｋは、ビット検出器により生成される。ビット検出器は適切な判定を行なうこと、及びデータシーケンス及びその推定＾ａ_ｋは一致していることを仮定する。一時的なビットエラーは、システムのパフォーマンスに顕著には影響しない。或いは、伝送開始時に、所定のデータシーケンスのレプリカ（複製）に基づく初期の適応化のために、所定のデータシーケンス（しばしば、プレアンブルと呼ばれる）が実際のデータに先行し、そのレプリカは何らのビットエラーもなしにデータ受信機内でローカルに合成されることが可能である。所謂「データ支援」動作モードにおける適応化の初期段階を実行すること、及び適応ループが収束した場合に図２に示されるような「判定管理」動作モードに切り替えることはよくある手法である。図２に明示的には示されていないが、本説明はその「データ支援」動作モードにも関連することが理解されよう。図２の残りの部分は、本発明によるＺＦ法を用いて、等化器タップ係数ベクトルシーケンスｗ _ｎ を適応的に更新するための制御ループ機構を示す。その制御ループに含まれる全てのディジタル処理は、例えば、適切なコンピュータプログラムを実行するマイクロプロセッサにより実現されることが可能である。ブロック間の太い矢印はベクトル信号の伝搬を示し、スカラー信号は細い矢印により示される。
【００１９】
従って、制御ループは以下の要素を有する：
− 誤差シーケンスｅ_ｋ及びデータシーケンスａ_ｋから、データレート１／Ｔで同期制御ベクトルシーケンスＺ _ｋ はを導出する制御情報生成手段、及び
− その同期制御ベクトルシーケンスＺ _ｋ から制御ベクトルシーケンスＳ _ｎ を導出する時間補間手段ＴＩ。
【００２０】
図２では、制御ベクトルシーケンスＳ _ｎ は、等化器を直接的に制御する、即ち等化器タップベクトルシーケンスＳ _ｎ が単にＳ _ｎ に一致する。
【００２１】
制御情報生成手段で生成された同期制御ベクトルシーケンスＺ _ｋ は、Ｎｚ個の積分器のバンク２２によって形成され、バンクの入力は乗算器２４から導出されｅ_ｋ Ｖｋ、ｅ_ｋ ＶｋはＮｖ個の基準シーケンスより成る基準ベクトルシーケンスである。基準ベクトルシーケンスは、データシーケンスをフィルタＨに適用することで得られ、そのフィルタのインパルス応答ｈ_ｋは、適応特性を最適化すること（例えば、［文献］の８章）、基準シーケンスｖｋからベクトルシーケンスＶｋを形成するためにシフトレジスタＳＲにより実行される直並列変換に先立って、基準シーケンスｖ_ｋを形成することのために使用されることが可能な設計自由度がある。ＺＦ等価器適応法が以下に説明される。
【００２２】
ｚ_ｋ ^ｊで示される積分器２２の出力における変数は、次式に従う：
ｚ_ｋ＋１ ^ｊ＝ｚ_ｋ ^ｊ＋μΔ_ｋ ^ｊ， ｊ＝０，．．．，Ｎ_ｚ−１ （１）
ここで：
− ｚ_ｋ ^ｊは瞬時点ｋにおけるｊ番目の積分器の出力であり、μは閉ループ時定数を決定する微小スケール因子（ステップサイズとも言及される）であり、
− Δ_ｋ ^ｊは瞬時点ｋにおけるタップエラー推定であり、及び
− Ｎ_ｚは積分器の数である。
【００２３】
ＺＦ法によれば、その推定値Δ_ｋ ^ｊは次式により与えられる：
【００２４】
【数１】

ここで：
− ｅ_ｋは、ＳＲＣ出力と、所望の検出器入力ｄ_ｋ＝（ａ＊ｇ）_ｋ（の遅延したもの）との間の誤差であり、ここで：
− ｇ_ｋはその等価器適応に関する（フィルタＧの）目標応答であり、
− ｖ_ｋはデータシーケンスａ_ｋの（推定されたものの）フィルタ処理されたバージョンであり、
− ｈ_ｋは適切なインパルス応答（［文献］の８章参照）であり、
− Ｄはそのシステム内の他の遅延に依存する適切な遅延である。この遅延の目的は、誤差信号ｅ_ｋとシーケンスｖ_ｋを時間的に整合させるためである。
【００２５】
［文献］の８章で詳細に説明されているように、場合によってはＤは負であることもあり得る。そのような場合には、ｅｋに対する（負の即ち物理的ではない）遅延Ｄの代わりに、基準シーケンスｖｋに（正の）遅延 −Ｄが適用されてもよい。完全を期するため、数式（２）及び図２は、誤差シーケンスｅ_ｋ及びデータシーケンスａ_ｋからタップ誤差推定値Δ_ｋ ^ｊを導出する様々な可能な手法の１つを説明するに過ぎないことを述べておく。例えば、２つのシーケンスｅ_ｋ及び（＾ａ＊ｈ）_ｋの何れかは、簡易に実現するために大きく量子化されることが可能であり、（２）における乗算が選択的な更新手段で置換されることも可能である。
【００２６】
図２は、積分器の出力における同期制御ベクトルシーケンスＺ _ｋ はＴ秒毎に更新されるが（同期領域）、等化器は非同期領域で動作するので等価器係数ベクトルＷ _ｎ はＴｓ秒ごとに更新される必要があることを示す。積分器のバンクの出力における同期制御ベクトルシーケンスＺ _ｋ から、サンプリングレート１／Ｔｓにおける非同期制御ベクトルシーケンスＳ _ｎ を導出するために、必要な時間基準変換が時間補間手段ＴＩによって実行される。タップ値は双方のサンプリングレートに関して緩やかに変化するにすぎないので、時間補間は、例えば、ゼロ次補間を実行するラッチのバンクにより、考えられる最も簡易な手法で実行されることが可能である。その結果、非同期ゼロ強制等化は、同期式のものと実質的に同程度に簡潔である。このことは、同期形式にて既にＺＦより複雑であってその非同期化はかなりのオーバーヘッドを更に付加するＬＭＳとは異なる。その簡潔性にもかかわらず、ＺＦループの実効性（パフォーマンス）は、適切に望まれるならば、ＬＭＳによるものに近い。更なる論点がある。等化器はＴｓ秒のタップ間隔を有する、即ち、連続的なタップ信号を取得するためにＴｓ秒ずつ入力シーケンスを遅らせるよう動作し、その信号は、係数ベクトルシーケンスＷ _ｎ により規定される重みｗ_ｎ ^ｊ（ｊ＝１，．．．，Ｎｗ）により線形に合成される。しかしながら、積分器のバンクの出力における制御ベクトルシーケンスｓ _ｎ は、Ｔ間隔の等化器に関連し、即ち、ｓ _ｎ の一連の成分ｓ^ｊ，ｊ＝１，．．．，Ｎｓは、間隔Ｔを有する等化器の重み係数のようになる。この名目的なＴ秒のタップ間隔及びＴｓ秒の実際のタップ間隔の間の相違は、等化器が安定する定常状態解の観点及びループ効率の劣化の観点の双方から、適応特性の劣化になる。その結果、図２の形態は、ほぼ同期の用途に主に適しており、例えば、１／Ｔ及び１／Ｔｓが互いに接近し、好ましくは約２０−４０％より少ない相違である用途に適している。この条件は、例えば、ハードディスクドライブに関する多くのチャネルＩＣ（集積回路）のような多くの実際のシステムに適合する。
【００２７】
より広範な用途で本発明を利用することができるように、図２に説明される手法の改善がなされる。この改善によれば、制御ループは更に間隔変換手段を有し、その手段は、時間補間手段の出力の非同期制御ベクトルシーケンスＳ _ｎ から等化器係数ベクトルシーケンスＷ _ｎ を導出する。これは、制御ループ内で生成された当初のＴ間隔シーケンスを、等化器係数ベクトルＷ _ｎ を調整するための等価なＴｓ間隔シーケンスに変換する。図３では、これらの間隔変換手段は記号ＳＩで示される。更新変数ｓ_ｎ ^ｊはＴ間隔等化器の係数を記述するので、実際にはこのＴ間隔情報をＴｓ間隔情報に変換する必要がある。これは、間隔補間ブロックＳＩにより実行される、係数ｓ^ｊに関する補間を必要とする。概念的には、更新変数ｓ^ｊは、基礎となる時間連続等化フィルタのＴ間隔サンプルであり、そのフィルタのインパルス応答はｗ（ｔ）で表され、即ちｓ^ｊ＝ｗ（ｊＴ），ｊ＝１，．．．，Ｎｓである。ｗ（ｔ）は利用可能であるものとし、必要な等化器係数ｗ^ｊ＝ｗ（ｉ×Ｔｓ）を生成するために、時点ｔｉ＝ｉ×Ｔｓ（ｉ＝０，．．．，Ｎ_ｗ−１）にて再度サンプリングすることを要するものとする。変数ｔはここでは時間でなく場所を示し、ある間隔（フィルタの区間）内の連続的な値をとるものとする。同様に、ｉは時間とは独立な場所の指標であり、即ちｔｉはｉによって完全に決定され、時間と共には変化しない。しかしながら、ｗ（ｔ）のＴ間隔サンプル、即ちｓ^ｊのみが利用可能であるので、これらのサンプルの補間は、Ｔｓ間隔の変数ｗ^ｊを生成するために使用される必要がある。
【００２８】
補間の最も簡潔な形式の１つは演算の観点から有利な線形補間であるが、最隣接補間（ｎｅａｒｅｓｔ−ｎｅｉｇｈｂｏｒ ｉｎｔｅｒｐｏｌａｔｉｏｎ）のような他の補間形式（それでも幾分簡潔である）が想定されることも可能である。再サンプル位置ｔｉ＝ｉ×Ｔｓは、等価的にｔ_ｉ＝（ｍ_ｉ＋ｃ_ｉ）Ｔ と書くことができ、ここで、０≦ｃ_ｉ＜１ であり、
【００２９】
【数２】

である。ｃ_ｉは０と１の間で変化するので、ｔ_ｉはｍ_ｉＴ及び（ｍ_ｉ＋１）Ｔの間で変化し、ｗ（ｔ）はｗ（ｍ_ｉＴ）＝ｓ^ｍ _ｉ及びｗ（（ｍ_ｉ＋１）Ｔ）＝ｓ^ｍ＋１ _ｉの間で変化する。ある線形補間法によれば、時点ｔ_ｉにおけるｗ（ｔ）の値は：
ｗ^ｊ＝ｗ（ｔ_ｉ）＝（１−ｃ_ｉ）×ｓ^ｍｉ＋ｃ_ｉ×ｓ^ｍｉ＋１ （４）
のようにして算出される。
【００３０】
（４）式によれば、図３の間隔補間器ＳＩは、ラッチの出力におけるＴ間隔タップｓ^ｊを、等化器タップを表現するＴｓ間隔タップ設定ｗ^ｉに変換する。この変換を実行するために、式（３）に示されるようなサンプリングレートに対するチャネルビットレートの比率Ｔｓ／Ｔを知る又は推定する必要がある。しかしながら、この比率の推定は、図３のサンプリングレート変換器ＳＲＣ内で既に利用可能である。ＳＲＣは、瞬時点ｔ_ｋ＝ｋＴ（ｔ_ｋ＝（ｍ_ｋ＋μ_ｋ）Ｔｓと書き直すことができる）にてＴｓ間隔シーケンスｙ_ｎを再サンプルする。位相誤差がある場合には、連続的なサンプリング時点間の相違が、ｔ_ｋ−ｔ_ｋ−１＝Ｔ＋τ_ｋＴに従って、Ｔの名目値から変化し、ここでτ_ｋは再構成されたＴ間隔クロックにおける位相誤差である。以上により、以下の式に帰着する：
【００３１】
【数３】

ＳＲＣを制御するタイミング復元ループは、位相誤差の平均値をゼロに強制するように動作する。従って、（５）式の左辺の量の平均は、Ｔ／Ｔｓの実際の値に落ち着く、又は線形補間に必要な比率の逆数に落ち着く。
【００３２】
（４）式の変換法は比較的簡易であるが、実現性の観点からは最適なものではないかもしれない。１つの理由は、それが多ビット数の幾分複雑な乗算を含んでいるからである。これは、補間フィルタ係数ｃ_ｉをより少数ビットに量子化することである水準まで緩和されることが可能であるが、より簡易な方法が可能である。これらの方法は、ラッチ及び積分器の前に間隔変換を実行することで行なわれ、本質的にはＺＦ更新アルゴリズムにそれを折り返すことで行なわれる。これは、図４の一般的形態になる。
【００３３】
図４の形態では、間隔変換は部分遅延手段４２により実行され、その手段は、Ｔｓ時間単位刻みの遅延を、データシーケンスａ_ｋのフィルタ処理されたものに適用することで、データシーケンスａ_ｋからＴｓ間隔の基準ベクトルシーケンスＶ _ｋ を導出する。誤差シーケンスｅ_ｋ及び基準ベクトルシーケンスＶ _ｋ から導出される同期制御ベクトルシーケンスＺ _ｋ は、Ｎｚ個の係数ｚ^ｊ（ｊ＝０，．．．，Ｎ_ｚ−１）を有し、図３のＴ秒に対して、Ｔｓ秒の間隔を有する。この理由は、図４の形態では、間隔変換が、部分遅延手段４２により同期時間領域で行なわれるからである。部分遅延手段は、線形行列Ｍを含んでもよく、非同期等化器タップ更新を行なうためにビット判定＾ａ_ｋを適切な変数に変換することで、間隔補間及びディジタルフィルタ処理を実行する。行列ＭはシフトレジスタＳＲの出力に作用し、シフトレジスタは、ビット推定＾ａ_ｋに直並列変換を施す。この形態は非常に一般的であり、任意のターゲット応答及び任意の補間形式を網羅することができる。
【００３４】
後に、受信機の実効性を妨げることなしに、図４の受信機形態の初段で（４）の間隔変換をどのように実行するかが示される。レート１／Ｔで実行される反復による反復時点ｋ＋１にて、時間補間処理前に、（４）式から：
【００３５】
【数４】

が得られる。（１），（６）を用いると、
【００３６】
【数５】

と書ける。（７）に含まれる処理は、（４）におけるものより簡単ではない。しかし、（７）は複雑さを減らす為に更に変形されることが可能である。このためエンドユーザが（２）を行なう。表式を短くするために、以下ではＤがゼロに設定される。（７）のΔ^ｊ _ｋの表式に関し、我々は次式に至る：
【００３７】
【数６】

Δ^ｊ _ｋの計算を簡単にするために通常的になされる簡略化は、ｖ_ｋをｓｇｎ（ｖ_ｋ）で置換することであり、ここで、演算子ｓｇｎ（ｘ）は、変数Ｘの符号を抽出する操作を表す。多くの用途では、特に光記録受信機では、インパルス応答ｈ_ｋは、ｓｇｎ（ｖ_ｋ）＝ｓｇｎ（＾ａ＊ｈ）_ｋ＝ａ_ｋであるように一般的には選択される。＾ａ_ｋ＝ａ_ｋであるように、検出器は何らの判定誤りも生成しないことが黙示的に想定されている。一時的なビットエラーは、一般的には、以後の結果及びシステムのパフォーマンスに顕著には影響しない。（８）にてｖ_ｋをｓｇｎ（ｖ_ｋ）＝ａ_ｋで置換すると、簡略化された更新法を得ることができる：
【００３８】
【数７】

（９）式内の α_ｉ＝（１−ｃ_ｉ）×ａ_ｋ−ｍｉ＋ｃ_ｉ×ａ_{ｋ−ｍｉ―１} なる量は、ａ_ｋ∈｛−１，１｝であるので、乗算を必要とせずに簡単な論理計算により計算することができる。これは、α_ｉを次のように書き直すことで明瞭になる：
【００３９】
【数８】

更に、Ｎｗは固定されているので、比率Ｔｓ／Ｔが適応化を通じてほとんど一定にとどまるならば、値ｍ_ｉ及びｃ_ｉは指標ｉの各々について一覧表示（テーブル化）されることが可能であり、そのような場合は、サンプリングレートがそれに応じて調整される、定常的線形速度（ＣＬＶ：Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）モードや定常的角速度（ＣＡＶ：ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌｏｃｉｔｙ）モードにおける場合である。第４変数α_ｉの値もテーブル化されることが可能である。
【００４０】
図５及び図６は、図４の一般形態における部分遅延手段４２に関する２つの異なる例を示す。２つの例は、２つの異なる場合に関連し、Ｔｓ＞Ｔに対応するアンダーサンプリング（サンプリング不足）の場合と、Ｔｓ＜Ｔのオーバーサンプリング（過剰サンプリング）の場合にそれぞれ対応する。（９）の実現法は各々の場合に考察される。
【００４１】
図５はアンダーサンプリングの場合に関連し、実用上関心度の高い場合である、というのは、サンプリング装置、等化器及びＳＲＣはチャネルビットレート１／Ｔより低いレート１／Ｔｓで動作するからである。回転するディスクを有する記録システムでは、これは、高い回転速度で特に有利になる。ＤＶＲシステムを例にとる。ＤＶＲチャネルのカットオフ周波数は１／３Ｔ近辺であるので、２／３Ｔのナイキストレートまで実質的に情報非損失サンプリングが可能である。（９）の線形補間法の可能な簡略化が、計算の複雑さの理由により考察される。これは、（９）にてαｉをｓｇｎ（α_ｉ）で置換することによって可能になる。（９）から、この符号は、
【００４２】
【数９】

に従ってｃ_ｉにより決定される。これは、いわゆる最隣接補間と呼ばれる最隣接サンプルアルゴリズムを効果的に導出し、（９）の係数更新が、誤差ｅ_ｋと情報ビットａ_ｋ−Ｊｉとの相関を減らし、ここでＪ_ｉはｔ_ｉ＝ｉＴｓにできるだけ近いＪ_ｉＴに関して選択され、
【００４３】
【数１０】

である。ｃ_ｉ≒０．５及びａ_ｋ−ｍｉ≠ａ_{ｋ−ｍｉ−１}であるときは常に（１１）に曖昧さが生じる。この場合に、ｉＴｓはｍ_ｉＴ及び（ｍ_ｉ＋１）Ｔの中間にあり、一方の代わりに他方を選択するとＺＦ係数更新における符号反転になる。これは、この場合にはｓｇｎ（ａ_ｉ）が本質的に何らの制御情報も伝送していないことを示唆する。ｃ_ｉ≒０．５に関する漸増的な雑音を回避するために、係数更新は遷移無く調整されるべきであり、即ち、
【００４４】
【数１１】

のように３値が効果的に使用されるべきである。
【００４５】
等化器係数の更新に関する結果のアルゴリズムは、その同期式ＺＦのものと同程度に簡潔である。結果の形態は図５に示される。これは、線形行列Ｍが（１１）及び（１３）の操作を実行するセレクタＳＥＬに変わる図４の特殊な場合である。セレクタは、変数ｍ_ｉ及びｃ_ｉ（ｉ＝０，．．．，Ｎ_ｗ−１）により制御され、演算部ＣＡＬにより与えられ、ＣＡＬにはＳＲＣにより得られたＴ／Ｔｓの値が与えられる。演算部は（３）に記述される操作を実行する。
【００４６】
図３の形態を参照するに、アンダーサンプリングの場合、Ｔ秒のタップ間隔を有するｓ _ｎ は、Ｔｓ秒のタップ間隔を有するｗ_ｎよりも多くの係数を有する。従って、使用される積分器２２の数は、等化器タップ数Ｎ_ｗより多い。図４に示されるように、積分段の前で間隔変換を行なうことで、積分器入力における変数がＴｓ間隔になり、積分器数がＮ_ｗに減少し、関連するハードウエアを節約できる。
【００４７】
図６はオーバーサンプリングの場合に関連するが、実用的価値は低く、特にスペクトルがナイキスト周波数以下に帯域制限される光記録チャネルでは低い。しかしながら、場合によっては、再生信号をオーバーサンプリングする必要があり、例えば、光記録システムにおける（ＣＡＶモードにおける）ディスク読み出し中のチャネルビットレートの変動に対処する場合である。再生信号がオーバ−サンプリングされる場合には（即ちＴｓ＜Ｔ）、Ｔ間隔の制御ベクトルの間隔変換は補間を必要とする。
【００４８】
ディジタル記録のような用途では、線形補間が良好になされる傾向にある。しかしながら、最隣接補間のような簡易な補間手法は、良好に動作することは保証されず、特に高いオーバーサンプリングレートの場合には保証されない。オーバーサンプリングの場合の部分遅延手段４２の好適実施例は、図６に示される。これは、（１０）により表現される線形補間の実際的な実現手段である。係数セレクタＣＳＥＬの目的は、（３）を利用することで演算部ＣＡＬで演算された変数ｍ_ｉの下で、検出器出力シーケンスから所望の補間ａ_ｋ−ｍｉ及びａ_{ｋ−ｍｉー１}を選択することである。以後、ｉ＝０，．．．，Ｎ_ｗ−１に関する全ての補間値が１つのベクトルに集められ、（１０）の変数α_ｉを生成するために行列Ｑが乗算される。行列ＱはＮ_ｗ個の行とＬ個の列を有し、ここでＬは補間ベクトル長である。Ｑ_ｉで示されるＱの各行は、厳密に２つの非ゼロ要素を有する：
【００４９】
【数１２】

ここで、ｎ_ｉ＝０，．．．，Ｌ−２である。図６における行列乗算は概念的なものに過ぎない、というのは、αｉの計算は、（１０）が示すように、何らの乗算もせずに行なわれることが可能だからである。オーバーサンプリングの場合のＺＦ非同期等化器更新に関する結果のアルゴリズムは、アンダーサンプリングの場合のものとほとんど同程度に簡潔である。
【００５０】
図７に示されるように、本発明の他の実施例によれば、部分遅延手段７２は、以下の要素を有する：
− フィルタ出力
【００５１】
【数１３】

が目標フィルタ出力ｄ_ｋに類似するように、データシーケンスａ_ｋをフィルタ処理する離散時間フィルタ＾Ｇ、及び
− Ｔｓ時間単位刻みで遅延を離散時間フィルタ出力
【００５２】
【数１４】

に適用する部分シフトレジスタ（ＦＳＲ）。
【００５３】
この実施例では、基準ベクトルシーケンスＶ _ｋ は、図７に示されるように、２つの段階で生成される。第１段階は、ａ_ｋがフィルタ＾Ｇに適用される離散時間フィルタ動作を実行し、そのフィルタのインパルス応答＾ｇ_ｋはターゲット応答ｇ_ｋに類似するものである（或いは、そのチャネルのサンプリングされたインパルス応答に類似するものである。）。このフィルタの出力は、所望の検出器入力ｄ_ｋに類似するので、
【００５４】
【数１５】

で示される。多くの可能性の中から、＾ｇｋの２つの選択肢が対象とされる：
（ｃ）
【００５５】
【数１６】

である場合に、＾ｇ_ｋ＝ｇｋ、及び
（ｄ）
【００５６】
【数１７】

である場合に、＾ｇ_ｋ＝δｋ。
何れの場合でも、
【００５７】
【数１８】

は図４の形態では既に利用可能であり、この計算に何らの付加的なハードウエアも必要としない。ＦＳＲで示されるブロックにより実行される、図７の形態における第２段階は、Ｔｓ秒刻みの遅延を
【００５８】
【数１９】

に適用し、基準ベクトルシーケンスの近似的なバージョンＶ _ｋ を求める。部分的な遅延の合成は、補間を必要とする。＾ｇ_ｋは帯域制限されるので、最隣接（０次）及び線形補間のような補間の簡易な手法が、良好に実行される傾向にある。高次の補間は通常的には必要としない。
【００５９】
図８は、図１乃至７の１つに示される受信機を有する本発明によるシステム例を示す。本システムは、例えば、ディジタル記録システムとすることができる。これは、記録サポート８２にてディジタルシーケンス８３を記録するレコーダ８１と、記録されたシーケンス８５を記録サポートから読み出す受信機８４とを有する。記録サポート８２は例えば光ディスクである。
【００６０】
以上の図面及び説明は本発明を制限するものではない。添付の特許請求の範囲の範疇には多数の代替例が存在し得ることは明白であろう。この点に関し、以下に終わりの注釈がなされる。
【００６１】
ハードウエア若しくはソフトウエア又は双方を利用して機能を実行する様々な手法が存在する。この点に関し、図面は非常に抽象的であり、各々は本発明の可能な実施例の１つを表現するに過ぎない。図面は様々な機能を異なるブロックとして示しているが、ハードウエア又はソフトウエアの単独の要素が複数の機能を実行することを排除するものではない。また、ある機能が、ハードウエア、ソフトウエア又は双方の要素の組合せで実行されることを排除するものでもない。
【図面の簡単な説明】
【００６２】
【図１】ディジタル伝送及び記録システムに使用する一般的な非同期受信機形態を示す機能ブロック図である。
【図２】本発明による受信機形態を示す機能ブロック図である。
【図３】本発明の第１実施例による受信機形態を示す機能ブロック図である。
【図４】本発明の第２実施例による受信機形態を示す機能ブロック図である。
【図５】本発明の第３実施例による受信機形態を示す機能ブロック図である。
【図６】本発明の第４実施例による受信機形態を示す機能ブロック図である。
【図７】本発明の第５実施例による受信機形態を示す機能ブロック図である。
【図８】本発明によるディジタルシステムを示す概略ブロック図である。

Claims (14)

1. あるデータレートとは非同期のあるクロックレートでサンプルされた受信シーケンスから前記データレートでデータシーケンスを伝送する受信機であって、
   − 前記受信シーケンスから等化されたシーケンスを伝送する適応等化器であって、前記適応等化器は、前記クロックレートで動作し、制御ループを通じて制御ベクトルシーケンスにより制御される等化器係数ベクトルを有するところの適応等化器；
   − 前記等化されたシーケンスを、前記データレートで誤差生成部に与えられる等価な入力シーケンスに変換するサンプリングレート変換器；
   − 前記入力シーケンス及び前記制御ループで使用される誤差シーケンスから、前記データシーケンスを伝送する誤差生成部；
   を有し、前記制御ループは：
   − 前記誤差シーケンス及び前記データシーケンスから、前記データレートで同期制御ベクトルシーケンスを導出する制御情報生成手段；及び
   − 前記同期制御ベクトルシーケンスから前記制御ベクトルシーケンスを導出する時間補間手段；
   を有することを特徴とする受信機。
2. 前記時間補間手段が、ゼロ次補間手段を有する
   ことを特徴とする請求項１記載の受信機。
3. 前記ゼロ次補間手段が、少なくとも１つのラッチを有する
   ことを特徴とする請求項２記載の受信機。
4. 前記制御ループが、更に、前記制御ループ内で生成された所与の初期のＴ間隔シーケンスを、前記等化器係数ベクトルを制御するためのＴｓ間隔シーケンスに変換する間隔変更手段を有するたれた内でぷないでが、すけんすもない。
   ことを特徴とする請求項１乃至３の何れか１項に記載の受信機。
5. 前記間隔変更手段が、線形補間を実行するように形成される
   ことを特徴とする請求項４記載の受信機。
6. 前記間隔変更手段が、最隣接補間を実行するように形成される
   ことを特徴とする請求項４記載の受信機。
7. 前記間隔変更手段が、前記時間補間手段の出力にて前記制御ベクトルシーケンスから前記等化器係数ベクトルを導出する間隔補間手段を含む
   ことを特徴とする請求項４乃至６の何れか１項に記載の受信機。
8. 前記間隔変更手段が、前記データシーケンスのフィルタ処理されたものにＴｓ時間単位刻みで遅延を与えることで、前記データシーケンスからＴｓ間隔基準ベクトルシーケンスを導出する部分遅延手段を有し、前記同期制御ベクトルシーケンスが、前記誤差シーケンス及び前記基準ベクトルシーケンスから導出される
   ことを特徴とする請求項４乃至６の何れか１項に記載の受信機。
9. 前記誤差生成部が：
   − 目標応答を有し、前記入力シーケンスを受信し、前記データシーケンスを伝送するビット検出器；
   − 前記データシーケンスを受信し、目標フィルタ出力を伝送し、前記目標応答を定めるインパルス応答を有する目標フィルタ；及び
   − 前記誤差シーケンスを得るために、前記目標フィルタ出力を前記入力シーケンスと比較する比較手段；
   を有し、前記部分遅延手段が：
   − 前記データシーケンスのフィルタ処理されたものが前記目標フィルタ出力に類似するように、前記データシーケンスをフィルタ処理する離散時間フィルタ；及び
   − 前記データシーケンスのフィルタ処理されたものにＴｓ時間単位刻みの遅延を与える部分シフトレジスタ；
   を有することを特徴とする請求項８記載の受信機。
10. ディジタル記録システムで使用される
    ことを特徴とする請求項１乃至９の何れか１項に記載の受信機。
11. チャネルサポートによりディジタルシーケンスを送信する送信機と、前記チャネルサポートから前記ディジタルシーケンスを抽出する受信機とを有するディジタルシステムであって、前記受信機は、請求項１乃至９の何れか１項に記載の受信機であることを特徴とするディジタルシステム。
12. 適応等化器を有する受信機において、あるクロックレートでサンプルされたシーケンスを受信し、あるデータレートでデータシーケンスを伝送する適応等化方法であって：
    − 等化器係数ベクトルを用いて、受信した前記シーケンスから等化されたシーケンスを伝送する適応等化ステップ；
    − 前記等化されたシーケンスを、前記データレートで誤差生成ステップにより処理された等価な入力シーケンスに変換するサンプリングレート変換ステップ；
    − 前記入力シーケンスから、誤差シーケンス及び前記データシーケンスを前記データレートで生成する誤差生成ステップ；
    − 前記誤差シーケンス及び前記データシーケンスから、前記等化器係数ベクトルを制御するための制御ベクトルシーケンスを生成する制御ステップ；
    を有し、前記制御ステップは：
    − 前記誤差シーケンス及び前記データシーケンスから、前記データレートで同期制御ベクトルシーケンスを導出する制御情報生成ステップ；及び
    − 前記同期制御ベクトルシーケンスから前記制御ベクトルシーケンスを導出する時間補間ステップ；
    を有することを特徴とする適応等化方法。
13. 前記受信機にロードされた場合に、請求項１２記載の方法を前記受信機に実行させる命令群を処理する受信機用のコンピュータプログラム。
14. 請求項１２記載の方法を実行するよう形成されるコンピュータプログラムを搬送する信号。