JP3811873B2 - ディジタル復調器におけるシンボルタイミング復元回路 - Google Patents
ディジタル復調器におけるシンボルタイミング復元回路 Download PDFInfo
- Publication number
- JP3811873B2 JP3811873B2 JP26622897A JP26622897A JP3811873B2 JP 3811873 B2 JP3811873 B2 JP 3811873B2 JP 26622897 A JP26622897 A JP 26622897A JP 26622897 A JP26622897 A JP 26622897A JP 3811873 B2 JP3811873 B2 JP 3811873B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output value
- output
- unit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
Description
【０００１】
【発明の属する技術分野】
本発明は、受信された変調信号をディジタル方式で復調するディジタル復調器において、シンボルタイミングを復元するシンボルタイミング復元回路に係り、特に可変レートで受信された信号に対して正確なシンボルレートを探して復元できるシンボルタイミング復元回路に関する。
【０００２】
【従来の技術】
ディジタル通信システムにおいて、受信器は、チャンネルを通して伝送された変調信号を受信し、所定のサンプリングクロックにてサンプリングしてディジタル信号に変化させる。次に、送信器で用いられた変調形態に応じて該周波数と位相を有するキャリアー信号を前記ディジタル信号から復元し、復元されたキャリアー信号を用いて復調を行い、元の情報信号を復元する。受信器が具備するタイミング復元回路は、受信器の性能に大きな影響を及ぼす正確なサンプリングクロックを決める役割を果たす。
【０００３】
受信器の種類のうちディジタルモデムにおいて、サンプリングがデータシンボルに同期して行われる場合には、アナログモデムと同様にローカルクロックの位相を調節してサンプリングクロックを調整するフィードバックループあるいは受信された変調信号からタイミング波を再生成してサンプリングクロックを調整するフィードフォワードループを用いる。一方、サンプリングがデータシンボルに同期して行われない場合、すなわちサンプリングクロックがシンボルタイミングと関係ない場合には、補間によりタイミング調整が行われるべきである。すなわち、非同期のサンプルの間を補間して、モデムで正確なストローブ値、すなわちサンプリングがシンボルに同期された場合に生成されるものと同一なストローブ値を生成する。
【０００４】
ここで、補間とはローカルクロックやタイミング波ではなく、信号に対するタイミング調整動作のことを称することであり、高速のディジタル信号処理を可能にする。
【０００５】
図１は、一般的なディジタルタイミング復元回路を示したブロック図であり、フィードバックループを用いてタイミング復元を行うことを例に挙げたものである。前記ディジタルタイミング復元回路は、サンプリングクロック発生器１１、第１サンプラ１２、補間器１３、データフィルター１４、タイミングエラー検出器１５、ループフィルター１６及び制御部１７から構成される。
【０００６】
図１において、サンプリングクロック発生器１１ではエイリアシング(aliasing)が発生しないＴｓ周期でサンプリングクロックを発生する。第１サンプラ１２では帯域制限された受信信号(Ｘ(ｔ))をサンプリングクロックに応じてサンプリングした信号(Ｘ(ｍＴs))を生成して出力する。
【０００７】
補間器１３ではサンプリングされた信号(Ｘ(ｍＴｓ))を補間間隔Ｔｉで補間したインタポラント(ｙ(ｋＴｉ))を生成して出力する。データフィルター１４は、インタポラント(ｙ(ｋＴｉ))をフィルタリング処理して最終ストローブデータを生成して出力する。タイミングエラー検出器１５は、ストローブデータからタイミングエラーを検出し、ループフィルター１６は、検出されたタイミングエラーからノイズ成分を取り除く。制御部１７は、フィルタリングされたタイミングエラーを用いて補間器１３の動作を制御することにより、正確なタイミング復元を行わせる。
【０００８】
次に、補間器１３をディジタル回路で具現化するための過程を図２に基づき説明することにする。
【０００９】
図２は、図１に示した補間器１３の動作を説明するためのブロック図であり、補間器１３は、ディジタル／アナログ変換器２１(以下、Ｄ／Ａ変換器という)と補間フィルター２２及び第２サンプラ２３から構成される。図２において、第１サンプラ１２(図１参照)からサンプリングされた信号(Ｘ(ｍＴｓ))は、Ｄ／Ａ変換器２１を通して再びアナログ信号(ｘ(ｔ))に変換された後、補間フィルター２２を通してフィルタリングされ補間された信号(ｙ(ｔ))として出力され、再び第２サンプラ２３で再サンプリングされインタポラント(ｙ(ｋＴｉ))として出力される。ここで、第２サンプラ２３のサンプリング間隔、すなわちインタポラント間の間隔(Ｔｉ)は、制御部１７(図１参照)から供給される。
【００１０】
補間フィルター２２のインパルス応答をｈI(ｔ)とすると、補間フィルター２２の出力ｙ(ｔ)は、下記の式１のように示される。
【００１１】
【数１】
【００１２】
次に、第２サンプラ２３を通してｔ＝ｋＴｉの時点でｙ(ｔ)を再サンプリングして得られた新たなサンプル、すなわちインタポラントｙ(ｋＴｉ)は下記の式２のように示される。
【００１３】
【数２】
【００１４】
前記式２において、入力信号ｘ(ｍ)と補間フィルター２２のインパルス応答ｈI(ｔ)、第１サンプラ１２のサンプリング間隔ｍＴｓ及び第２サンプラ２３のサンプリング間隔ｋＴｉが分かっていれば、式２で示されるインタポラントを完全にディジタル的に計算することができる。
【００１５】
次に、式２に用いられた変数を定義するために、ｍを信号インデックスとする場合、フィルターインデックス(ｉ)、基準ポイントインデックス(ｍk)、小数間隔(μk)はそれぞれ下記の式３のように示され得る。
【００１６】
【数３】
【００１７】
前記式３において、ｉｎｔ[ｚ]はｚを超えない最大の整数のことを意味し、０≦μk＜１である。
【００１８】
ここで、小数間隔(μk)は、実際の補間器１３の再サンプリング間隔を調整するために重要であり、制御部１７で計算され第２サンプラ２３に供給される。
【００１９】
一方、第１サンプラ１２の周期Ｔｓと第２サンプラ２３の周期Ｔｉの関係からμkの変化を見てみると、次の通りである。第一に、ＴｓとＴｉが相互約分されないと、μkは無理数になり、それぞれのインタポラントを求める度に変わるようになる。第二に、ＴｓとＴｉが類似な値を有しながらサンプリングがほとんど同期化されると、μkは、非常にゆっくりと変わり、量子化させれば定数を有するようになる。第三に、ＴｓとＴｉが約分されるが相互に同一でないと、μkは周期的に変動するようになる。
【００２０】
一方、前記式２は、前記式３の変数置換を通して下記の式４のように示され得る。
【００２１】
【数４】
【００２２】
前記式４によりモデムにおけるディジタル補間が可能になる。式４において、補間フィルター２２のインパルス応答ｈI[(ｉ＋μk)Ｔｓ]値は、フィルターのタップ係数になる。
【００２３】
そして、連続された二つのインタポラントの時間間隔ｋＴｉと（ｋ＋１）Ｔｉは下記のとおりである。
【００２４】
【数５】
【００２５】
前記式５の二つの式の差により下記の標準ポイントインデックスｍk+1値は、下記の式６のようになるのがわかる。
【００２６】
【数６】
【００２７】
ここで、式３の定義に応じて基準ポイントインデックスｍk，ｍk+1は定数で、小数間隔は０≦μk，μk+1＜１で、基準ポイントインデックス増加分Δｍkは、式７のようになる。
【００２８】
【数７】
【００２９】
同じように、式６から増加分の小数部分fp[]が０であることがわかるので、次の小数間隔μk+1は、下記の式８のようになる。
【００３０】
【数８】
【００３１】
従って、前記に説明したとおり図１の制御部１７では式８のように計算して、前記補間器１３に提供するようにハードウェアで具現化し、前記補間器１３は、前記制御部１７から提供された基準ポイントインデックスの増加分Δｍkと小数間隔μkを用いて前記式４のようにインタポラントを計算するようにハードウェアで具現化することのみで、ディジタル復調器の正確なシンボルタイミング復元回路を具現化することができる。
【００３２】
【発明が解決しようとする課題】
本発明は、前記のような問題点を解決するために案出されたものであり、可変レートディジタル復調器で受信された信号に対して正確なシンボルタイミングを探して復元できるようにしたシンボルタイミング復元回路を提供することにその目的がある。
【００３３】
【課題を解決するための手段】
前記目的を達成するために本発明のディジタル復調器のシンボルタイミング復元回路は、所定の周期でクロック信号を発生するクロック発生手段と、前記クロック信号に応じて受信信号からサンプリングされたサンプル信号を出力するサンプリング手段と、周期毎に所定の小数間隔により計算されたフィルタータップ係数に前記サンプル信号を補間して生成されたインタポラントを補間周期で出力する補間器と、前記インタポラントをフィルター処理してストローブデータを出力するデータフィルターと、前記ストローブデータからタイミングエラーを測定してタイミングエラー信号を出力するタイミングエラー検出器と、前記タイミングエラー信号のノイズ成分を取り除いてタイミングエラー信号の平均値を出力するループフィルターと、前記補間器に小数間隔を提供し、前記データフィルター、前記タイミングエラー検出器、及び前記ループフィルターの信号処理動作を制御するための制御部とから構成され、前記制御部は、前記クロック信号で生成された小数間隔と前記タイミングエラー信号の平均値信号、補間周期対サンプリング周期の比で計算動作を行う計算手段と、初期化状態で前記計算手段の出力値を補償する補償手段と、前記補償手段の出力値から小数部分を抽出して、前記補間器と計算手段に小数間隔として出力する小数抽出部と、前記補償手段の出力値から整数部分を抽出する整数抽出部と、前記整数抽出部の出力値に応じて前記補間器が出力するインタポラントの有効性を指示する制御信号を生成して、前記計算手段、前記データフィルター、前記タイミングエラー検出器及び前記ループフィルター等に出力する判断部とから構成されることを特徴とする。
【００３４】
このような構成により、制御部は、サンプリングル周期毎に小数間隔を計算して補間器に提供し、前記提供された小数間隔により計算されたフィルタータップ係数と入力されたサンプル信号をベクトル乗してインタポラントを出力し、かつ制御信号に応じて正確なシンボルタイミングで再サンプリングされた信号のみを選択して出力できるように全体回路を制御するようになる。
【００３５】
【発明の実施の形態】
以下、本発明の一実施の形態を添付した図面に基づき更に詳細に説明する。
【００３６】
ディジタル復調器における本発明によるシンボルサンプルタイミング復元回路は、図３に表したとおり、クロック発生器３１、サンプラ３２、補間器３３、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び制御部３７から構成されている。
【００３７】
前記クロック発生器３１は、受信信号(Ｘ(ｔ))同士でエイリアシングが発生しないように所定のサンプリング周期(Ｔｓ)でクロック信号を発生させ、前記クロック信号に応じて、前記サンプラ３２は、受信信号(Ｘ(ｔ))をサンプリングしてサンプル信号(Ｘ(ｍＴｓ))をＴｓ周期で出力する。
【００３８】
前記補間器３３は、前記サンプル信号(Ｘ(ｍＴｓ))を順次に入力され入力ベクトル列で格納し、前記制御部３７から提供された小数間隔μkに応じるフィルタータップ係数と相互ベクトル乗を行い、すべて加算してインタポラント(ｙ(ｋＴｉ))を出力する。
【００３９】
前記データフィルター３４は、前記インタポラント(ｙ(ｋＴｉ))を入力されダウンサンプリングでフィルターリング処理してシンボルタイミング復元に用いられる最終ストローブデータを出力する。
【００４０】
この際、前記タイミングエラー検出器３５は、前記ストローブデータをフィードバック入力されタイミングエラーφを測定して出力し、前記ループフィルター３６は、前記タイミングエラーφ信号をフィルタリング処理してノイズを取り除いた平均値のタイミングエラー信号Δφを出力する。
【００４１】
前記制御部３７は、前記平均値のタイミングエラー信号Δφを入力され小数間隔μkを計算して前記補間器３３に提供すると同時に、基本ポイントインデックス増加分Δｍkに応じて前記補間器３３の出力であるインタポラント(ｙ(ｋＴｉ))が有効であるかどうかを判断し、前記データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後端装置(図示せず)等が正確なシンボルタイミングで再サンプルされた信号のみを選択して信号処理するように制御する有効データ指示信号(valid_data_indicator)を出力する。
【００４２】
一方、図３に示したシンボルタイミング復元回路の補間器３３は、図４に表したように、Ｌ個の状態があるシフトレジスタ４１、フィルタータップ係数計算部４２、Ｌ個の乗算器４３及び加算器４４から構成されている。
【００４３】
前記Ｌ個のシフトレジスタ４１は、ディジタル信号に変換されたサンプル信号(Ｘ(ｍＴｓ))をサンプルリング周期Ｔｓの１クロック毎一個ずつ順次に入力され右側にシフトさせながら格納してから、Ｌ個のサンプル信号を乗算器４３に並列で出力する。
【００４４】
そして、前記フィルタータップ係数計算部４２は、入力された小数間隔μkに応じて対応するＬ個のタップ係数を計算して、前記乗算器４３に出力する。
【００４５】
前記Ｌ個の乗算器４３は、前記シフトレジスタ４１に格納されたＬ個のサンプル信号と前記フィルタータップ係数計算部４２のＬ個のフィルタータップ係数同士で乗算して出力し、前記加算器４４ではＬ個の乗算器４３の出力をすべて加算してインタポラント(ｙ(ｋＴｉ))を出力する。
【００４６】
この際、本発明の補間器３３のシフトレジスタ４１は、サンプリング周期Ｔｓのクロックによって右の方にシフト動作するために次のクロックに同期されて、入力されたサンプル信号に対する補間を行う。したがって、クロック毎に計算されたインタポラント等は、基本ポイントインデックス増加分Δｍk＝１に固定されている。
【００４７】
しかし、前記基本ポイントインデックス増加分Δｍkが２以上である場合には、補間するデータは、前記シフトレジスタが前記基本ポイントインデックス増加分Δｍkずつシフトした後に出力されたデータである。
【００４８】
従って、前記のようにサンプリング周期毎補間器３３の動作を正確に制御するためには、基本ポイントインデックス増加分Δｍkから現在のインタポラントが有効であるかどうかを半断して制御信号を生成する機能が制御部３７で具現化されなければならない。
【００４９】
一方、図５に示すように、図３に示したサンプリング復元回路の制御部３７は、計算部５１、クランパ５２、小数抽出部５３、整数抽出部５４、及び制御信号発生部５５から構成されている。
【００５０】
そこで、前記計算部５１は、以前の小数間隔μk-1を格納する小数間隔格納部５７、固定された補間周期対サンプリング周期の比を格納する比格納部５８、前記比格納部５８に格納された値（Ｔｉ/Ｔｓ）と前記ループフィルター３６の出力値であるタイミングエラー信号の平均値Δφを加算して出力する第一加算器５９、第一加算器５９の出力値に前記小数間隔格納部５７に格納された以前の小数間隔μk-1を加算して出力する第２加算器６０から構成されている。
【００５１】
したがって、前記計算器５１の出力値は下記式９のように表現される。
【００５２】
【数９】
【００５３】
ここで、補間周期Ｔｉがサンプリング周期Ｔｓより実質的に大きいのでＴｉ/Ｔｓは“１”より大きな値を有するようになる。
【００５４】
したがって、前記計算部５１の出力値は、常に１より大きな値を有するが、例外的にシステムの初期時には前記計算部５１の出力値より小さい値を有することができる。これにより、前記クランパ５２は、前記計算部５１の出力値が１以上である時にはそのとおり通過させるが、システム初期時に前記計算部５１が１より小さい値を出力する時には、前記計算部５１の値を１で補償して前記小数抽出部５３と整数抽出部５４に出力する。
【００５５】
前記小数抽出部５３は、前記クランパ５２の出力から小数部分を抽出して前記計算部５１の小数小間隔格納部５７と前記補間器３３のフィルタータップ係数計算部４２に出力する。
【００５６】
この際、前記小数抽出部５３が前記クランパ５２の出力値から抽出した小数部分が前記補間器３３のフィルタータップ係数計算に用いる小数間隔μkになる。
【００５７】
一方、前記クランパ５２の出力値から抽出された整数部は、基本ポイントインデックス増加分Δｍkとタイミングエラー信号の平均値Δφを加算した値であり、前記整数抽出部５４は、この整数値を前記制御信号発生部５５に出力する。
【００５８】
ここで、前記整数抽出部５４の出力値の意味は、前記補間器３３で補間するサンプル信号Ｘ(ｍＴｓ）を前記整数抽出部５４の出力値ずつシフトした後に出力されたインタポルラントが有効なデータであることを示す。
【００５９】
したがって、前記制御信号発生部５５では、前記整数抽出部５４の出力値を順次的に遅延減少させて、基準値と比較してその結果による制御信号を発生して補間器３３以後の信号処理を選択的に行うように制御する。
【００６０】
前記制御信号発生部５５は、臨時格納部６１、選択信号発生部６２、マルチプレクサ６３、減算器６４及び判断部６５から構成されている。そこで、前記臨時格納部６１は、以前のクロックで以前減算器６４の出力値を格納して前記選択信号発生部６２及び前記マルチプレクサ６３の一側入力部に出力し、前記減算器６４の現在の出力値を格納する。
【００６１】
前記選択信号発生部６２は前記臨時格納部６１の格納値を１と比較して、その結果による出力値を前記マルチプレクサ６３に選択信号として出力すると共に前記減算器６４へ出力する。
【００６２】
この際前記選択信号発生部６２は、前記臨時格納部６１の格納値が“１”より大きい場合には“１”、その格納値が“１”未満の場合には“０”を出力する。
【００６３】
前記マルチプレクサ６３は、前記選択信号発生部６２の選択信号に応じて、前記整数抽出部５４の出力値又は前記臨時格納部６１の出力値のうちに何れか一つを選択して前記減算器６４に出力する。
【００６４】
この際、前記マルチプレクサ６３は、前記選択信号が“１”のとき、前記臨時格納部６１の出力値を選択して出力し、前記選択信号が“０”のとき、前記整数抽出部５４の出力値を選択して出力するように動作する。そして、前記減算器６４は、前記マルチプレクサ６３の出力値から前記選択信号発生部６２の選択信号値を減算した結果値を前記臨時格納部６１に格納すると同時に前記判断部６５に出力する。
【００６５】
従って、前記制御信号発生部５５における前記臨時格納部６１に“１”又は“０”が格納された場合には整数抽出部５４の出力値をそのまま判断部６５に出力し、前記臨時格納部６１に“２”以上の値が格納されていると、前記臨時格納部６１の値を１ずつ減少させて、前記判断部６５に提供する。
【００６６】
前記判断部６５は、前記減算器６４の出力値を“２”と比較した結果に応じて、前記計算部５１の小数間隔格納部５７、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後段回路の動作を制御する。
【００６７】
即ち、前記減算器６４の出力値“１”である場合には有効データ指示信号(valid_data_indicator)を出力して、前記小数間隔格納部５７、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後段回路が正常に動作するように制御する。
【００６８】
もし、前記減算器６４の出力値が“２”以上である場合には有効データ指示信号(valid_data_indicator)を出力しないので、前記小数間隔格納部５７、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後段回路が次のクロックで動作しないように制御する。
【００６９】
前記のように構成された制御部３７の動作を一例を挙げて説明する。まず、制御部３７の入力信号であるタイミングエラー信号が常にΔφ＝０であり、補間周期対サンプルリング周期の比がＴｉ／Ｔｓ＝１.３だと仮定する。これにより、時間ｋ(＝ｔ／Ｔｉ)に応じる各種信号値を下記の表１に示した。
【００７０】
【表１】
【００７１】
ここで、Ｔｉ/Ｔｓ＋μk-1は、前記クランパ５２の出力信号値を表示したものであり、基本ポイントインデックス増加分Δｍkは、前記整数抽出部５４の出力信号を表示したものであり、有効データ指示信号は、前記判断部６５の出力信号である。
【００７２】
まず、時間ｋが−１である場合にはシステムが初期化される時点として、前記小数間隔格納部５７と臨時格納部６１は、０にリセットされ、前記判断部６５は、有効データ指示信号(valid_data_indicator)を出力する。そして、ｋ＝０である場合には、前記クランパ５２の出力信号は、１.３である。従って、前記小数抽出部５３から前記補間器３３に出力される小数間隔μ0＝０.３であり、判断部６５の入力値は１であるので、補間器３３以後の信号処理を正常に行うように有効データ信号“１”を出力する。
【００７３】
同様に、ｋ＝１である場合に、前記クランパ５２の出力信号値は、μ0＋Ｔｉ／Ｔｓ＝０.３＋１.３=１.６となる。従って、前記小数抽出部５３から出力される小数間隔μ1＝０.６であり、判断部６５の入力値は１であるので、有効データ指示信号“１”を出力する。
【００７４】
一方、ｋ＝３である場合には、前記クランパ５２の出力信号値は、μ2＋Ｔｉ／Ｔｓ＝０.９＋１.３＝２.２であり、判断部６５の入力値は２であるので、有効データ指示信号(valid_data_indicator)“０”を出力する。その結果、小数抽出部５３の出力値が小数間隔格納部５７に格納されない。そして、ｋ＝４である場合には、前記クロックで小数間隔格納部５７は更新されないで、クランパ５２の出力信号値は、ｋ＝３である時と同一な値２.２を出力する。
【００７５】
一方、臨時格納部６１に２が格納されているので、減算器５５の出力値は、臨時格納部６１の格納値２から１を減少させた値１を判断部６５に出力する。従って、前記判断部６５は、有効データ指示信号(valid_data_indicator)“１”を出力する。
【００７６】
本実施の形態では、補間周期対サンプルリンング周期の比Ｔｉ／Ｔｓが１.３なので、基本ポイントインデックス増加分Δｍk＝１、２だけ存在したが、Ｔｉ／Ｔｓがかなり大きい場合には、基本ポイントインデックス増加分Δｍk＝３、４、５、…など大きな値を有するようになり、その値に対応するクロック周期ほど有効データ指示信号(valid_data_indicator)が“ロー”値を有するようになる。
【００７７】
【発明の効果】
以上、本発明による補間器は、サンプル周期Ｔｓ毎に制御部から提供される小数間隔を用いてフィルター係数を計算した後に補間を行い、制御部により、補間器の後段装置で補間器の出力のうち有効なデータのみを信号処理できるようになり、可変レートで受信される信号を正確なシンボルタイミングで復元するディジタル復調器を簡略化する。
【図面の簡単な説明】
【図１】ディジタル復調器における一般的なタイミング復元回路を示したブロック図である。
【図２】図１に示された補間器を示したブロック図である。
【図３】本発明によるタイミング復元回路を示したブロック図である。
【図４】図３に示された補間器の細部ブロック図である。
【図５】図３に示された制御部の細部ブロック図である。
【符号の説明】
３１ クロック発生器
３２ サンプラ
３３ 補間器
３４ データフィルター
３５ タイミングエラー検出器
３６ ループフィルター
３７ 制御器
【発明の属する技術分野】
本発明は、受信された変調信号をディジタル方式で復調するディジタル復調器において、シンボルタイミングを復元するシンボルタイミング復元回路に係り、特に可変レートで受信された信号に対して正確なシンボルレートを探して復元できるシンボルタイミング復元回路に関する。
【０００２】
【従来の技術】
ディジタル通信システムにおいて、受信器は、チャンネルを通して伝送された変調信号を受信し、所定のサンプリングクロックにてサンプリングしてディジタル信号に変化させる。次に、送信器で用いられた変調形態に応じて該周波数と位相を有するキャリアー信号を前記ディジタル信号から復元し、復元されたキャリアー信号を用いて復調を行い、元の情報信号を復元する。受信器が具備するタイミング復元回路は、受信器の性能に大きな影響を及ぼす正確なサンプリングクロックを決める役割を果たす。
【０００３】
受信器の種類のうちディジタルモデムにおいて、サンプリングがデータシンボルに同期して行われる場合には、アナログモデムと同様にローカルクロックの位相を調節してサンプリングクロックを調整するフィードバックループあるいは受信された変調信号からタイミング波を再生成してサンプリングクロックを調整するフィードフォワードループを用いる。一方、サンプリングがデータシンボルに同期して行われない場合、すなわちサンプリングクロックがシンボルタイミングと関係ない場合には、補間によりタイミング調整が行われるべきである。すなわち、非同期のサンプルの間を補間して、モデムで正確なストローブ値、すなわちサンプリングがシンボルに同期された場合に生成されるものと同一なストローブ値を生成する。
【０００４】
ここで、補間とはローカルクロックやタイミング波ではなく、信号に対するタイミング調整動作のことを称することであり、高速のディジタル信号処理を可能にする。
【０００５】
図１は、一般的なディジタルタイミング復元回路を示したブロック図であり、フィードバックループを用いてタイミング復元を行うことを例に挙げたものである。前記ディジタルタイミング復元回路は、サンプリングクロック発生器１１、第１サンプラ１２、補間器１３、データフィルター１４、タイミングエラー検出器１５、ループフィルター１６及び制御部１７から構成される。
【０００６】
図１において、サンプリングクロック発生器１１ではエイリアシング(aliasing)が発生しないＴｓ周期でサンプリングクロックを発生する。第１サンプラ１２では帯域制限された受信信号(Ｘ(ｔ))をサンプリングクロックに応じてサンプリングした信号(Ｘ(ｍＴs))を生成して出力する。
【０００７】
補間器１３ではサンプリングされた信号(Ｘ(ｍＴｓ))を補間間隔Ｔｉで補間したインタポラント(ｙ(ｋＴｉ))を生成して出力する。データフィルター１４は、インタポラント(ｙ(ｋＴｉ))をフィルタリング処理して最終ストローブデータを生成して出力する。タイミングエラー検出器１５は、ストローブデータからタイミングエラーを検出し、ループフィルター１６は、検出されたタイミングエラーからノイズ成分を取り除く。制御部１７は、フィルタリングされたタイミングエラーを用いて補間器１３の動作を制御することにより、正確なタイミング復元を行わせる。
【０００８】
次に、補間器１３をディジタル回路で具現化するための過程を図２に基づき説明することにする。
【０００９】
図２は、図１に示した補間器１３の動作を説明するためのブロック図であり、補間器１３は、ディジタル／アナログ変換器２１(以下、Ｄ／Ａ変換器という)と補間フィルター２２及び第２サンプラ２３から構成される。図２において、第１サンプラ１２(図１参照)からサンプリングされた信号(Ｘ(ｍＴｓ))は、Ｄ／Ａ変換器２１を通して再びアナログ信号(ｘ(ｔ))に変換された後、補間フィルター２２を通してフィルタリングされ補間された信号(ｙ(ｔ))として出力され、再び第２サンプラ２３で再サンプリングされインタポラント(ｙ(ｋＴｉ))として出力される。ここで、第２サンプラ２３のサンプリング間隔、すなわちインタポラント間の間隔(Ｔｉ)は、制御部１７(図１参照)から供給される。
【００１０】
補間フィルター２２のインパルス応答をｈI(ｔ)とすると、補間フィルター２２の出力ｙ(ｔ)は、下記の式１のように示される。
【００１１】
【数１】
次に、第２サンプラ２３を通してｔ＝ｋＴｉの時点でｙ(ｔ)を再サンプリングして得られた新たなサンプル、すなわちインタポラントｙ(ｋＴｉ)は下記の式２のように示される。
【００１３】
【数２】
前記式２において、入力信号ｘ(ｍ)と補間フィルター２２のインパルス応答ｈI(ｔ)、第１サンプラ１２のサンプリング間隔ｍＴｓ及び第２サンプラ２３のサンプリング間隔ｋＴｉが分かっていれば、式２で示されるインタポラントを完全にディジタル的に計算することができる。
【００１５】
次に、式２に用いられた変数を定義するために、ｍを信号インデックスとする場合、フィルターインデックス(ｉ)、基準ポイントインデックス(ｍk)、小数間隔(μk)はそれぞれ下記の式３のように示され得る。
【００１６】
【数３】
前記式３において、ｉｎｔ[ｚ]はｚを超えない最大の整数のことを意味し、０≦μk＜１である。
【００１８】
ここで、小数間隔(μk)は、実際の補間器１３の再サンプリング間隔を調整するために重要であり、制御部１７で計算され第２サンプラ２３に供給される。
【００１９】
一方、第１サンプラ１２の周期Ｔｓと第２サンプラ２３の周期Ｔｉの関係からμkの変化を見てみると、次の通りである。第一に、ＴｓとＴｉが相互約分されないと、μkは無理数になり、それぞれのインタポラントを求める度に変わるようになる。第二に、ＴｓとＴｉが類似な値を有しながらサンプリングがほとんど同期化されると、μkは、非常にゆっくりと変わり、量子化させれば定数を有するようになる。第三に、ＴｓとＴｉが約分されるが相互に同一でないと、μkは周期的に変動するようになる。
【００２０】
一方、前記式２は、前記式３の変数置換を通して下記の式４のように示され得る。
【００２１】
【数４】
前記式４によりモデムにおけるディジタル補間が可能になる。式４において、補間フィルター２２のインパルス応答ｈI[(ｉ＋μk)Ｔｓ]値は、フィルターのタップ係数になる。
【００２３】
そして、連続された二つのインタポラントの時間間隔ｋＴｉと（ｋ＋１）Ｔｉは下記のとおりである。
【００２４】
【数５】
前記式５の二つの式の差により下記の標準ポイントインデックスｍk+1値は、下記の式６のようになるのがわかる。
【００２６】
【数６】
ここで、式３の定義に応じて基準ポイントインデックスｍk，ｍk+1は定数で、小数間隔は０≦μk，μk+1＜１で、基準ポイントインデックス増加分Δｍkは、式７のようになる。
【００２８】
【数７】
同じように、式６から増加分の小数部分fp[]が０であることがわかるので、次の小数間隔μk+1は、下記の式８のようになる。
【００３０】
【数８】
従って、前記に説明したとおり図１の制御部１７では式８のように計算して、前記補間器１３に提供するようにハードウェアで具現化し、前記補間器１３は、前記制御部１７から提供された基準ポイントインデックスの増加分Δｍkと小数間隔μkを用いて前記式４のようにインタポラントを計算するようにハードウェアで具現化することのみで、ディジタル復調器の正確なシンボルタイミング復元回路を具現化することができる。
【００３２】
【発明が解決しようとする課題】
本発明は、前記のような問題点を解決するために案出されたものであり、可変レートディジタル復調器で受信された信号に対して正確なシンボルタイミングを探して復元できるようにしたシンボルタイミング復元回路を提供することにその目的がある。
【００３３】
【課題を解決するための手段】
前記目的を達成するために本発明のディジタル復調器のシンボルタイミング復元回路は、所定の周期でクロック信号を発生するクロック発生手段と、前記クロック信号に応じて受信信号からサンプリングされたサンプル信号を出力するサンプリング手段と、周期毎に所定の小数間隔により計算されたフィルタータップ係数に前記サンプル信号を補間して生成されたインタポラントを補間周期で出力する補間器と、前記インタポラントをフィルター処理してストローブデータを出力するデータフィルターと、前記ストローブデータからタイミングエラーを測定してタイミングエラー信号を出力するタイミングエラー検出器と、前記タイミングエラー信号のノイズ成分を取り除いてタイミングエラー信号の平均値を出力するループフィルターと、前記補間器に小数間隔を提供し、前記データフィルター、前記タイミングエラー検出器、及び前記ループフィルターの信号処理動作を制御するための制御部とから構成され、前記制御部は、前記クロック信号で生成された小数間隔と前記タイミングエラー信号の平均値信号、補間周期対サンプリング周期の比で計算動作を行う計算手段と、初期化状態で前記計算手段の出力値を補償する補償手段と、前記補償手段の出力値から小数部分を抽出して、前記補間器と計算手段に小数間隔として出力する小数抽出部と、前記補償手段の出力値から整数部分を抽出する整数抽出部と、前記整数抽出部の出力値に応じて前記補間器が出力するインタポラントの有効性を指示する制御信号を生成して、前記計算手段、前記データフィルター、前記タイミングエラー検出器及び前記ループフィルター等に出力する判断部とから構成されることを特徴とする。
【００３４】
このような構成により、制御部は、サンプリングル周期毎に小数間隔を計算して補間器に提供し、前記提供された小数間隔により計算されたフィルタータップ係数と入力されたサンプル信号をベクトル乗してインタポラントを出力し、かつ制御信号に応じて正確なシンボルタイミングで再サンプリングされた信号のみを選択して出力できるように全体回路を制御するようになる。
【００３５】
【発明の実施の形態】
以下、本発明の一実施の形態を添付した図面に基づき更に詳細に説明する。
【００３６】
ディジタル復調器における本発明によるシンボルサンプルタイミング復元回路は、図３に表したとおり、クロック発生器３１、サンプラ３２、補間器３３、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び制御部３７から構成されている。
【００３７】
前記クロック発生器３１は、受信信号(Ｘ(ｔ))同士でエイリアシングが発生しないように所定のサンプリング周期(Ｔｓ)でクロック信号を発生させ、前記クロック信号に応じて、前記サンプラ３２は、受信信号(Ｘ(ｔ))をサンプリングしてサンプル信号(Ｘ(ｍＴｓ))をＴｓ周期で出力する。
【００３８】
前記補間器３３は、前記サンプル信号(Ｘ(ｍＴｓ))を順次に入力され入力ベクトル列で格納し、前記制御部３７から提供された小数間隔μkに応じるフィルタータップ係数と相互ベクトル乗を行い、すべて加算してインタポラント(ｙ(ｋＴｉ))を出力する。
【００３９】
前記データフィルター３４は、前記インタポラント(ｙ(ｋＴｉ))を入力されダウンサンプリングでフィルターリング処理してシンボルタイミング復元に用いられる最終ストローブデータを出力する。
【００４０】
この際、前記タイミングエラー検出器３５は、前記ストローブデータをフィードバック入力されタイミングエラーφを測定して出力し、前記ループフィルター３６は、前記タイミングエラーφ信号をフィルタリング処理してノイズを取り除いた平均値のタイミングエラー信号Δφを出力する。
【００４１】
前記制御部３７は、前記平均値のタイミングエラー信号Δφを入力され小数間隔μkを計算して前記補間器３３に提供すると同時に、基本ポイントインデックス増加分Δｍkに応じて前記補間器３３の出力であるインタポラント(ｙ(ｋＴｉ))が有効であるかどうかを判断し、前記データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後端装置(図示せず)等が正確なシンボルタイミングで再サンプルされた信号のみを選択して信号処理するように制御する有効データ指示信号(valid_data_indicator)を出力する。
【００４２】
一方、図３に示したシンボルタイミング復元回路の補間器３３は、図４に表したように、Ｌ個の状態があるシフトレジスタ４１、フィルタータップ係数計算部４２、Ｌ個の乗算器４３及び加算器４４から構成されている。
【００４３】
前記Ｌ個のシフトレジスタ４１は、ディジタル信号に変換されたサンプル信号(Ｘ(ｍＴｓ))をサンプルリング周期Ｔｓの１クロック毎一個ずつ順次に入力され右側にシフトさせながら格納してから、Ｌ個のサンプル信号を乗算器４３に並列で出力する。
【００４４】
そして、前記フィルタータップ係数計算部４２は、入力された小数間隔μkに応じて対応するＬ個のタップ係数を計算して、前記乗算器４３に出力する。
【００４５】
前記Ｌ個の乗算器４３は、前記シフトレジスタ４１に格納されたＬ個のサンプル信号と前記フィルタータップ係数計算部４２のＬ個のフィルタータップ係数同士で乗算して出力し、前記加算器４４ではＬ個の乗算器４３の出力をすべて加算してインタポラント(ｙ(ｋＴｉ))を出力する。
【００４６】
この際、本発明の補間器３３のシフトレジスタ４１は、サンプリング周期Ｔｓのクロックによって右の方にシフト動作するために次のクロックに同期されて、入力されたサンプル信号に対する補間を行う。したがって、クロック毎に計算されたインタポラント等は、基本ポイントインデックス増加分Δｍk＝１に固定されている。
【００４７】
しかし、前記基本ポイントインデックス増加分Δｍkが２以上である場合には、補間するデータは、前記シフトレジスタが前記基本ポイントインデックス増加分Δｍkずつシフトした後に出力されたデータである。
【００４８】
従って、前記のようにサンプリング周期毎補間器３３の動作を正確に制御するためには、基本ポイントインデックス増加分Δｍkから現在のインタポラントが有効であるかどうかを半断して制御信号を生成する機能が制御部３７で具現化されなければならない。
【００４９】
一方、図５に示すように、図３に示したサンプリング復元回路の制御部３７は、計算部５１、クランパ５２、小数抽出部５３、整数抽出部５４、及び制御信号発生部５５から構成されている。
【００５０】
そこで、前記計算部５１は、以前の小数間隔μk-1を格納する小数間隔格納部５７、固定された補間周期対サンプリング周期の比を格納する比格納部５８、前記比格納部５８に格納された値（Ｔｉ/Ｔｓ）と前記ループフィルター３６の出力値であるタイミングエラー信号の平均値Δφを加算して出力する第一加算器５９、第一加算器５９の出力値に前記小数間隔格納部５７に格納された以前の小数間隔μk-1を加算して出力する第２加算器６０から構成されている。
【００５１】
したがって、前記計算器５１の出力値は下記式９のように表現される。
【００５２】
【数９】
ここで、補間周期Ｔｉがサンプリング周期Ｔｓより実質的に大きいのでＴｉ/Ｔｓは“１”より大きな値を有するようになる。
【００５４】
したがって、前記計算部５１の出力値は、常に１より大きな値を有するが、例外的にシステムの初期時には前記計算部５１の出力値より小さい値を有することができる。これにより、前記クランパ５２は、前記計算部５１の出力値が１以上である時にはそのとおり通過させるが、システム初期時に前記計算部５１が１より小さい値を出力する時には、前記計算部５１の値を１で補償して前記小数抽出部５３と整数抽出部５４に出力する。
【００５５】
前記小数抽出部５３は、前記クランパ５２の出力から小数部分を抽出して前記計算部５１の小数小間隔格納部５７と前記補間器３３のフィルタータップ係数計算部４２に出力する。
【００５６】
この際、前記小数抽出部５３が前記クランパ５２の出力値から抽出した小数部分が前記補間器３３のフィルタータップ係数計算に用いる小数間隔μkになる。
【００５７】
一方、前記クランパ５２の出力値から抽出された整数部は、基本ポイントインデックス増加分Δｍkとタイミングエラー信号の平均値Δφを加算した値であり、前記整数抽出部５４は、この整数値を前記制御信号発生部５５に出力する。
【００５８】
ここで、前記整数抽出部５４の出力値の意味は、前記補間器３３で補間するサンプル信号Ｘ(ｍＴｓ）を前記整数抽出部５４の出力値ずつシフトした後に出力されたインタポルラントが有効なデータであることを示す。
【００５９】
したがって、前記制御信号発生部５５では、前記整数抽出部５４の出力値を順次的に遅延減少させて、基準値と比較してその結果による制御信号を発生して補間器３３以後の信号処理を選択的に行うように制御する。
【００６０】
前記制御信号発生部５５は、臨時格納部６１、選択信号発生部６２、マルチプレクサ６３、減算器６４及び判断部６５から構成されている。そこで、前記臨時格納部６１は、以前のクロックで以前減算器６４の出力値を格納して前記選択信号発生部６２及び前記マルチプレクサ６３の一側入力部に出力し、前記減算器６４の現在の出力値を格納する。
【００６１】
前記選択信号発生部６２は前記臨時格納部６１の格納値を１と比較して、その結果による出力値を前記マルチプレクサ６３に選択信号として出力すると共に前記減算器６４へ出力する。
【００６２】
この際前記選択信号発生部６２は、前記臨時格納部６１の格納値が“１”より大きい場合には“１”、その格納値が“１”未満の場合には“０”を出力する。
【００６３】
前記マルチプレクサ６３は、前記選択信号発生部６２の選択信号に応じて、前記整数抽出部５４の出力値又は前記臨時格納部６１の出力値のうちに何れか一つを選択して前記減算器６４に出力する。
【００６４】
この際、前記マルチプレクサ６３は、前記選択信号が“１”のとき、前記臨時格納部６１の出力値を選択して出力し、前記選択信号が“０”のとき、前記整数抽出部５４の出力値を選択して出力するように動作する。そして、前記減算器６４は、前記マルチプレクサ６３の出力値から前記選択信号発生部６２の選択信号値を減算した結果値を前記臨時格納部６１に格納すると同時に前記判断部６５に出力する。
【００６５】
従って、前記制御信号発生部５５における前記臨時格納部６１に“１”又は“０”が格納された場合には整数抽出部５４の出力値をそのまま判断部６５に出力し、前記臨時格納部６１に“２”以上の値が格納されていると、前記臨時格納部６１の値を１ずつ減少させて、前記判断部６５に提供する。
【００６６】
前記判断部６５は、前記減算器６４の出力値を“２”と比較した結果に応じて、前記計算部５１の小数間隔格納部５７、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後段回路の動作を制御する。
【００６７】
即ち、前記減算器６４の出力値“１”である場合には有効データ指示信号(valid_data_indicator)を出力して、前記小数間隔格納部５７、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後段回路が正常に動作するように制御する。
【００６８】
もし、前記減算器６４の出力値が“２”以上である場合には有効データ指示信号(valid_data_indicator)を出力しないので、前記小数間隔格納部５７、データフィルター３４、タイミングエラー検出器３５、ループフィルター３６及び後段回路が次のクロックで動作しないように制御する。
【００６９】
前記のように構成された制御部３７の動作を一例を挙げて説明する。まず、制御部３７の入力信号であるタイミングエラー信号が常にΔφ＝０であり、補間周期対サンプルリング周期の比がＴｉ／Ｔｓ＝１.３だと仮定する。これにより、時間ｋ(＝ｔ／Ｔｉ)に応じる各種信号値を下記の表１に示した。
【００７０】
【表１】
ここで、Ｔｉ/Ｔｓ＋μk-1は、前記クランパ５２の出力信号値を表示したものであり、基本ポイントインデックス増加分Δｍkは、前記整数抽出部５４の出力信号を表示したものであり、有効データ指示信号は、前記判断部６５の出力信号である。
【００７２】
まず、時間ｋが−１である場合にはシステムが初期化される時点として、前記小数間隔格納部５７と臨時格納部６１は、０にリセットされ、前記判断部６５は、有効データ指示信号(valid_data_indicator)を出力する。そして、ｋ＝０である場合には、前記クランパ５２の出力信号は、１.３である。従って、前記小数抽出部５３から前記補間器３３に出力される小数間隔μ0＝０.３であり、判断部６５の入力値は１であるので、補間器３３以後の信号処理を正常に行うように有効データ信号“１”を出力する。
【００７３】
同様に、ｋ＝１である場合に、前記クランパ５２の出力信号値は、μ0＋Ｔｉ／Ｔｓ＝０.３＋１.３=１.６となる。従って、前記小数抽出部５３から出力される小数間隔μ1＝０.６であり、判断部６５の入力値は１であるので、有効データ指示信号“１”を出力する。
【００７４】
一方、ｋ＝３である場合には、前記クランパ５２の出力信号値は、μ2＋Ｔｉ／Ｔｓ＝０.９＋１.３＝２.２であり、判断部６５の入力値は２であるので、有効データ指示信号(valid_data_indicator)“０”を出力する。その結果、小数抽出部５３の出力値が小数間隔格納部５７に格納されない。そして、ｋ＝４である場合には、前記クロックで小数間隔格納部５７は更新されないで、クランパ５２の出力信号値は、ｋ＝３である時と同一な値２.２を出力する。
【００７５】
一方、臨時格納部６１に２が格納されているので、減算器５５の出力値は、臨時格納部６１の格納値２から１を減少させた値１を判断部６５に出力する。従って、前記判断部６５は、有効データ指示信号(valid_data_indicator)“１”を出力する。
【００７６】
本実施の形態では、補間周期対サンプルリンング周期の比Ｔｉ／Ｔｓが１.３なので、基本ポイントインデックス増加分Δｍk＝１、２だけ存在したが、Ｔｉ／Ｔｓがかなり大きい場合には、基本ポイントインデックス増加分Δｍk＝３、４、５、…など大きな値を有するようになり、その値に対応するクロック周期ほど有効データ指示信号(valid_data_indicator)が“ロー”値を有するようになる。
【００７７】
【発明の効果】
以上、本発明による補間器は、サンプル周期Ｔｓ毎に制御部から提供される小数間隔を用いてフィルター係数を計算した後に補間を行い、制御部により、補間器の後段装置で補間器の出力のうち有効なデータのみを信号処理できるようになり、可変レートで受信される信号を正確なシンボルタイミングで復元するディジタル復調器を簡略化する。
【図面の簡単な説明】
【図１】ディジタル復調器における一般的なタイミング復元回路を示したブロック図である。
【図２】図１に示された補間器を示したブロック図である。
【図３】本発明によるタイミング復元回路を示したブロック図である。
【図４】図３に示された補間器の細部ブロック図である。
【図５】図３に示された制御部の細部ブロック図である。
【符号の説明】
３１ クロック発生器
３２ サンプラ
３３ 補間器
３４ データフィルター
３５ タイミングエラー検出器
３６ ループフィルター
３７ 制御器
Claims (4)
- 所定の周期でクロック信号を発生するクロック発生手段と、
前記クロック信号に応じて受信信号からサンプリングされたサンプル信号を出力するサンプリング手段と、
周期毎に所定の小数間隔により計算されたフィルタータップ係数に前記サンプル信号を補間して生成されたインタポラントを補間周期で出力する補間器と、
前記インタポラントをフィルター処理してストローブデータを出力するデータフィルターと、
前記ストローブデータからタイミングエラーを測定してタイミングエラー信号を出力するタイミングエラー検出器と、
前記タイミングエラー信号のノイズ成分を取り除いてタイミングエラー信号の平均値を出力するループフィルターと、
前記補間器に小数間隔を提供し、前記データフィルター、前記タイミングエラー検出器、及び前記ループフィルターの信号処理動作を制御するための制御部とを備え、
前記制御部は、
前記クロック信号で生成された小数間隔、前記タイミングエラー信号の平均値信号、及び補間周期対サンプリング周期の比を用いて計算動作を行う計算手段と、
初期化状態で前記計算手段の出力値を補償する補償手段と、
前記補償手段の出力値から小数部分を抽出して、前記補間器と計算手段に小数間隔として出力する小数抽出部と、
前記補償手段の出力値から整数部分を抽出する整数抽出部と、
前記整数抽出部の出力値に応じて前記補間器が出力するインタポラントの有効性を指示する制御信号を生成して、前記計算手段、前記データフィルター、前記タイミングエラー検出器及び前記ループフィルターに出力する制御信号発生部とを備えるディジタル復調器のシンボルタイミング復元回路。 - 前記補間器は、
サンプリング周期で前記サンプリング手段から出力されたサンプル信号を入力され順次に格納して、補間周期に応じて並列で出力する格納部と、
前記制御部から提供された小数間隔に応じてそれぞれの該サンプル信号に対するフィルタータップ係数を計算して出力するフィルタータップ係数計算手段と、
前記格納部のサンプル信号と前記フィルタータップ係数計算手段から出力されたフィルタータップ係数をそれぞれ乗じて出力する乗算手段と、
前記乗算手段の出力値を加算して前記データフィルターにインタポラントとして出力する加算手段とを備えることを特徴とする請求項１に記載のディジタル復調器のサンプルタイミング復元回路。 - 前記計算手段は、
補間周期対サンプリング周期の比値を格納する第一格納部と、
前記制御部の制御信号により前記小数抽出部の出力値を格納する第二格納部と、
前記ループフィルターの出力値に前記第一格納部の出力値を加算する第一加算器と、
前記第一加算器の出力値に前記第二格納部の出力値を加算して前記補償手段に出力する第二加算器とを備えることを特徴とする請求項１に記載のディジタル復調器のサンプルタイミング復調回路。 - 前記制御信号発生部は、
臨時格納部と、
前記臨時格納部の出力値と“１”を比較した結果に応じて選択信号を出力する選択信号発生部と、
前記選択信号に応じて前記整数抽出部の出力値と前記臨時格納部の出力値のうち何れか一つを選択して出力する選択手段と、
前記選択手段の出力値から前記選択信号値を減算して前記臨時格納部を更新する減算手段と、
前記減算手段の出力値と“２”を比較し、その結果に応じて制御信号を出力する判断部とを備えることを特徴とする請求項１に記載のディジタル復調器のシンボルタイミング復元回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-43230 | 1996-09-30 | ||
| KR1019960043230A KR100195756B1 (ko) | 1996-09-30 | 1996-09-30 | 가변 레이트 복조기의 심볼 타이밍 복원 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200594A JPH10200594A (ja) | 1998-07-31 |
| JP3811873B2 true JP3811873B2 (ja) | 2006-08-23 |
Family
ID=19475757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26622897A Expired - Fee Related JP3811873B2 (ja) | 1996-09-30 | 1997-09-30 | ディジタル復調器におけるシンボルタイミング復元回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6055284A (ja) |
| JP (1) | JP3811873B2 (ja) |
| KR (1) | KR100195756B1 (ja) |
| CN (1) | CN1161921C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463507B1 (ko) * | 1997-12-31 | 2005-09-30 | 엘지전자 주식회사 | 에이치디티브이의 타이밍 북구장치 |
| US6452948B1 (en) * | 1998-06-10 | 2002-09-17 | Sicom, Inc. | Method for baud-clock phase synchronization in a TDMA digital communications system and apparatus therefor |
| KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
| KR100330236B1 (ko) * | 1998-12-31 | 2002-08-08 | 삼성전자 주식회사 | 무선통신시스템에서 수신단의 타이밍 복구회로 |
| KR100652563B1 (ko) * | 1999-12-17 | 2006-12-01 | 엘지전자 주식회사 | 디지탈 심볼 복구용 보간기 |
| US20010055354A1 (en) * | 2000-03-03 | 2001-12-27 | Danny Fung | Method & apparatus for data rate synchronization |
| US6879623B2 (en) * | 2001-03-28 | 2005-04-12 | Motorola, Inc. | Method and apparatus for timing recovery in a communication device |
| KR100374648B1 (ko) * | 2001-06-28 | 2003-03-03 | 삼성전자주식회사 | 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법 |
| US7006457B2 (en) * | 2001-08-30 | 2006-02-28 | Thomson Licensing | Modem front-end apparatus and method |
| JP3913734B2 (ja) * | 2001-11-20 | 2007-05-09 | 三洋電機株式会社 | 無線受信装置、シンボルタイミング制御方法、およびシンボルタイミング制御プログラム |
| US6775341B2 (en) | 2001-11-30 | 2004-08-10 | Motorola, Inc. | Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter |
| KR100438519B1 (ko) * | 2001-12-28 | 2004-07-03 | 한국전자통신연구원 | 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법 |
| KR100937404B1 (ko) * | 2002-07-13 | 2010-01-18 | 엘지전자 주식회사 | 타이밍 복원 장치 |
| KR20040006661A (ko) * | 2002-07-13 | 2004-01-24 | 엘지전자 주식회사 | 타이밍 복원 장치 |
| KR100493026B1 (ko) * | 2002-09-09 | 2005-06-07 | 삼성전자주식회사 | 전화선 모뎀을 위한 강건한 심벌 타이밍 복구 회로 |
| US7576779B2 (en) * | 2003-07-07 | 2009-08-18 | Fujifilm Corporation | Control apparatus and controlled apparatus utilized in system supporting both command-based model and user-interface export model, control system and computer used in said system |
| US7486747B1 (en) | 2004-07-09 | 2009-02-03 | L-3 Communications Corporation | Digital timing recovery operable at very low or less than zero dB Eb/No |
| GB0421930D0 (en) * | 2004-10-01 | 2004-11-03 | Nokia Corp | Signal receiver |
| JP4213132B2 (ja) * | 2005-03-28 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | タイミングリカバリ回路及び間引きクロック生成方法 |
| US20090154626A1 (en) * | 2007-12-15 | 2009-06-18 | Anderson Warren R | Continuous receiver clock alignment and equalization optimization |
| CN101610146B (zh) * | 2009-07-23 | 2011-11-16 | 西安空间无线电技术研究所 | 全数字解调中并行插值位同步系统及同步方法 |
| CN102377557B (zh) * | 2010-08-23 | 2014-08-27 | 联咏科技股份有限公司 | 时序恢复控制器及其操作方法 |
| CN103178805B (zh) * | 2011-12-20 | 2018-02-02 | 亚太卫星宽带通信（深圳）有限公司 | 插值滤波器输出控制方法、装置及系统 |
| CN110247751B (zh) * | 2018-11-15 | 2022-05-03 | 浙江芯昇电子技术有限公司 | 正交幅度调制qam信号位同步的方法、装置及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4707841A (en) * | 1984-08-21 | 1987-11-17 | University Of Toronto, Innovations Foundation | Digital data receiver for preamble free data transmission |
| US4692931A (en) * | 1984-10-31 | 1987-09-08 | Nec Corporation | Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable |
| US5504785A (en) * | 1993-05-28 | 1996-04-02 | Tv/Com Technologies, Inc. | Digital receiver for variable symbol rate communications |
| GB9511551D0 (en) * | 1995-06-07 | 1995-08-02 | Discovision Ass | Signal processing system |
-
1996
- 1996-09-30 KR KR1019960043230A patent/KR100195756B1/ko not_active IP Right Cessation
-
1997
- 1997-09-30 CN CNB971141649A patent/CN1161921C/zh not_active Expired - Fee Related
- 1997-09-30 JP JP26622897A patent/JP3811873B2/ja not_active Expired - Fee Related
- 1997-09-30 US US08/941,654 patent/US6055284A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200594A (ja) | 1998-07-31 |
| KR19980023730A (ko) | 1998-07-06 |
| CN1189729A (zh) | 1998-08-05 |
| US6055284A (en) | 2000-04-25 |
| KR100195756B1 (ko) | 1999-06-15 |
| CN1161921C (zh) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811873B2 (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| US5625649A (en) | Clock recovery circuit of demodulator | |
| US5513209A (en) | Resampling synchronizer of digitally sampled signals | |
| KR100925672B1 (ko) | 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기 | |
| US4453259A (en) | Digital synchronization technique | |
| US4692931A (en) | Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable | |
| JPH0828702B2 (ja) | クロック再生器 | |
| JP2002325027A (ja) | サンプリング・レート変換のための装置及び方法 | |
| US5062123A (en) | Kalman predictor for providing a relatively noise free indication of the phase of a carrier laden with noise | |
| JP3419397B2 (ja) | クロック同期回路及びクロック同期方法 | |
| JP3148834B2 (ja) | ディジタル変調信号用キャリヤ再生方法および装置 | |
| JP3225405B2 (ja) | セルラ通信システムにおけるタイミング回復およびフレーム同期 | |
| CA2054247C (en) | Demodulation circuit for phase modulated signals | |
| US7333579B2 (en) | Robust symbol timing recovery circuit for telephone line modem | |
| US6501811B1 (en) | Sampling system | |
| JP3688147B2 (ja) | サンプリングシステム | |
| KR100957181B1 (ko) | 간섭없는 엘엠에스 기반 적응형 비동기식 수신기 | |
| KR100652563B1 (ko) | 디지탈 심볼 복구용 보간기 | |
| JPH08237309A (ja) | データ再生方法およびデータ再生装置 | |
| EP0191468A2 (en) | An apparatus for generating a velocity error signal | |
| JPH11261661A (ja) | ボータイミング同期方式 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| US5982826A (en) | Synchronous clock regeneration system for generating a clock waveform at a specified frequency | |
| JPH0323020B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |