JP4726337B2 - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータ Download PDFInfo
- Publication number
- JP4726337B2 JP4726337B2 JP2001195008A JP2001195008A JP4726337B2 JP 4726337 B2 JP4726337 B2 JP 4726337B2 JP 2001195008 A JP2001195008 A JP 2001195008A JP 2001195008 A JP2001195008 A JP 2001195008A JP 4726337 B2 JP4726337 B2 JP 4726337B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- conversion
- analog input
- signal
- start request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、アナログ入力端子に入力されるアナログ入力信号を論理的に判断し、有意なアナログ入力電圧が入力された場合にだけ自動的にそのアナログ入力電圧をＡ／Ｄ変換し、アナログ入力電圧による複数の値を判別することにより、例えば、キー入力のために必要な端子を削減すると同時に消費電流を抑えることを実現可能にするワンチップマイクロコンピュータに関するものである。
【０００２】
【従来の技術】
図９は従来のキーマトリックスによる入力回路を示す回路図であり、図において、１はワンチップマイクロコンピュータ、Ｐ００〜Ｐ０３は入力端子、Ｐ２０〜Ｐ２３は出力端子である。２ａ〜２ｄは入力信号線、３ａ〜３ｄは出力信号線、４ａ〜４ｐは入力信号線２ａ〜２ｄおよび出力信号線３ａ〜３ｄ間に接続されたスイッチである。
図１０は従来のキーマトリックスによる入力回路の動作を示すタイミングチャートである。
図１１は従来のＡ／Ｄ変換器による入力回路を示す回路図であり、図において、５は抵抗、６ａ〜６ｄはスイッチである。また、ワンチップマイクロコンピュータ１において、７はアナログ入力端子、８はＡ／Ｄ変換器、９はＡ／Ｄ変換要求信号、１０はデータバス、１１は変換終了信号である。
【０００３】
次に動作について説明する。
従来、ワンチップマイクロコンピュータで多数の入力を実現する場合に、キーマトリックスやＡ／Ｄ変換器による入力回路を構成していた。キーマトリックスによる入力回路では、入力端子数と出力端子数とが同数で構成される場合に、最も効率の良いキーマトリックスを実現できる。キーマトリックスによる多キー入力回路の例を図９に示す。
図９では、ワンチップマイクロコンピュータ１の出力端子Ｐ２０〜Ｐ２３が一端子ずつ時分割で出力信号線３ａ〜３ｄに“Ｌ”レベル信号を出力する。この例では、最大１６個のスイッチ入力を８端子で判別することができる。
キーマトリックスによる入力回路のタイミングチャートを図１０に示す。図９において、ワンチップマイクロコンピュータ１は、“Ｌ”レベル信号を出力している出力端子と、“Ｌ”レベル信号が入力された入力端子との交点を判断することによって、どのスイッチがオンしたかを判別するものである。入力端子Ｐ００〜Ｐ０３は、ワンチップマイクロコンピュータ１の内部で“Ｈ”レベルにプルアップされており、ワンチップマイクロコンピュータ１は、これら入力端子Ｐ００〜Ｐ０３への“Ｌ”レベル信号の入力によって、スイッチがオンしたことを判断できるようにプログラムされている。図１０の条件に従えば、スイッチ４ｂがオンした場合、出力端子Ｐ２１の“Ｌ”レベル信号の出力タイミングにだけ入力端子Ｐ００への“Ｌ”レベル信号の入力が成立する。ワンチップマイクロコンピュータ１は、自ら出力端子Ｐ２０〜Ｐ２３の“Ｌ”レベル信号の出力を制御しているため、どの交点がスイッチにより短絡されたかが、“Ｌ”レベル信号を出力した出力端子Ｐ２０〜Ｐ２３とＬ”レベル信号を入力した入力端子Ｐ００〜Ｐ０３との組合せから判別することができる。
以上のように、入出力端子のマトリックス上にスイッチを設けることにより、多数のスイッチ入力を、比較的少ない入出力端子数で判別することができる。
【０００４】
ところで、最も効率の良いキーマトリックスは、入力端子数と出力端子数とが共に２端子以上で同数の場合であるが、例えば、１６キーを実現するには、入力端子を４つ、出力端子を４つの少なくとも８つの端子を専用に用意する必要がある。そのため、特に物理的に入出力端子の少ないワンチップマイクロコンピュータでは、キーマトリックスを用いても応用機器が要求するスイッチ数を満たすことができない場合がある。
【０００５】
図１１はワンチップマイクロコンピュータ１に内蔵したＡ／Ｄ変換器８を応用したキー入力の例である。この回路では、スイッチ６ａ〜６ｄ間に抵抗５を設け、各スイッチ６ａ〜６ｄの動作によって生じるアナログ入力信号のレベルの差異を、アナログ入力端子７を通じてＡ／Ｄ変換器８によってデジタル値に変換することにより、オンしたスイッチ６ａ〜６ｄを判別するものである。この場合、Ａ／Ｄ変換器８は、Ａ／Ｄ変換要求信号９の入力に応じてＡ／Ｄ変換動作を開始し、Ａ／Ｄ変換動作の終了に応じて変換終了信号１１を出力する。Ａ／Ｄ変換されたデジタル値はデータバス１０を通じて出力される。
以上のように構成した入力回路では、一つのアナログ入力端子７に接続できる認識可能なスイッチの数は、Ａ／Ｄ変換器８の分解能に依存し、８ビットのＡ／Ｄ変換器の場合、理論上は２５６個のスイッチ入力を判別することができる。
【０００６】
【発明が解決しようとする課題】
従来のワンチップマイクロコンピュータは以上のように構成されているので、Ａ／Ｄ変換器８を用いてキー入力を行う入力回路では、アナログ入力信号のＡ／Ｄ変換結果が得られて初めて、アナログ入力信号の有無、およびスイッチ入力を判別することができるものである。したがって、Ａ／Ｄ変換器８は、アナログ入力端子７からのアナログ入力信号を常時監視していなくてはならず、常時あるいは間欠的に動作し続けている必要がある。そのため、Ａ／Ｄ変換要求信号９を発生する中央演算処理装置（ＣＰＵ）は、Ａ／Ｄ変換器８を常時あるいは間欠的に動作させるために、常時動作している必要があり、そのＣＰＵおよびタイマ等に消費電流が生じる。
また、図１１に示したＡ／Ｄ変換器８を用いてキー入力を行う入力回路において、複数のアナログ入力端子７が設けられ、それら複数のアナログ入力端子７からそれぞれアナログ入力信号が入力される場合では、どのアナログ入力端子７から有意なアナログ入力信号が入力されたか瞬時には判断することができない。すなわち、全てのアナログ入力端子７からのアナログ入力信号を巡回してＡ／Ｄ変換を行う必要があり、その値の判断に要する時間は最短でも、
（アナログ入力端子数）×（Ａ／Ｄ変換時間＋変換値の判定処理時間）
におよぶ。
このように、図９に示したようなキーマトリックスによる入力回路は、端子数の少ないワンチップマイクロコンピュータ１では、入出力端子を充分に提供できない場合がある。また、図１１に示したようなＡ／Ｄ変換器８による入力回路は、その入出力端子数の課題を解消することができるものの、Ａ／Ｄ変換器８の動作に要する消費電流の課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、中央演算処理装置による制御を介さずにＡ／Ｄ変換器を動作させ、低消費電流化するワンチップマイクロコンピュータを得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るワンチップマイクロコンピュータは、アナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号に応じてアナログ入力端子から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えたものである。
【０００９】
この発明に係るワンチップマイクロコンピュータは、複数のアナログ入力端子に対してそれぞれ設けられ、対応するアナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生する複数のＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択して出力するアナログ入力選択回路と、そのＡ／Ｄ変換要求信号に応じて選択されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えたものである。
【００１０】
この発明に係るワンチップマイクロコンピュータは、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ優先順位が設定され、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されるようにしたものである。
【００１１】
この発明に係るワンチップマイクロコンピュータは、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止するようにしたものである。
【００１２】
この発明に係るワンチップマイクロコンピュータは、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、それら複数のＡ／Ｄ変換開始要求入力回路からＡ／Ｄ変換器へのＡ／Ｄ変換要求信号を遮断するようにしたものである。
【００１３】
この発明に係るワンチップマイクロコンピュータは、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力するようにしたものである。
【００１４】
この発明に係るワンチップマイクロコンピュータは、各Ａ／Ｄ変換開始要求入力回路の動作を許可または禁止に設定する入力回路制御レジスタを備えるようにしたものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるワンチップマイクロコンピュータを示す構成図であり、図において、７はアナログ入力端子、２１は所定の閾値を有し、アナログ入力端子７から入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路、２２はそのＡ／Ｄ変換要求信号線である。８はＡ／Ｄ変換要求信号に応じてアナログ入力端子７から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器、１０はデータバス、１１は変換終了信号である。
図２はこの発明の実施の形態１によるＡ／Ｄ変換器による入力回路を示す回路図であり、図において、５は抵抗、６ａ〜６ｄはスイッチである。
なお、Ａ／Ｄ変換開始要求入力回路２１は、０．６×Ｖｃｃレベル以下の電圧レベルを有意な信号と見なすものとする。また、変換終了信号１１は、Ａ／Ｄ変換終了を示すフラグであり、ワンチップマイクロコンピュータ１は、この信号の有無を判断して割り込み等の分岐処理を行うものである。
【００１６】
次に動作について説明する。
図２に示した回路において、スイッチ６ａがオンした場合、アナログ入力端子７の入力電圧（Ｖｉｎ）は、
Ｖｉｎ＝Ｖｃｃ×４／６（＝０．６６Ｖｃｃ）
で示される電圧が与えられる。この場合、Ａ／Ｄ変換開始要求入力回路２１の閾値以上であるため、Ａ／Ｄ変換開始要求入力回路２１は、無意なレベルであるとしてＡ／Ｄ変換要求信号を発生しないため、Ａ／Ｄ変換器８は動作しない。
一方、スイッチ６ｂがオンした場合、アナログ入力端子７の入力電圧（Ｖｉｎ）は、
Ｖｉｎ＝Ｖｃｃ×２／４（＝０．５Ｖｃｃ）
で示される電圧が与えられる。この場合、Ａ／Ｄ変換開始要求入力回路２１の閾値以下であるため、Ａ／Ｄ変換開始要求入力回路２１は、有意なレベルであるとしてＡ／Ｄ変換要求信号を発生し、Ａ／Ｄ変換器８を動作させる。
Ａ／Ｄ変換器８は、Ａ／Ｄ変換要求信号線２２を通じてＡ／Ｄ変換要求信号を受け、アナログ入力端子７から入力されたアナログ入力信号をＡ／Ｄ変換する。また、中央演算処理装置（ＣＰＵ：図示せず）は、Ａ／Ｄ変換器８からの変換終了信号１１の発生を受けて、データバス１０を通じてＡ／Ｄ変換結果を読み出すことができる。
スイッチ６ｃまたはスイッチ６ｄがオンした場合も、スイッチ６ｂと同様に、Ａ／Ｄ変換開始要求入力回路２１の閾値を下回るため、Ａ／Ｄ変換開始要求入力回路２１は、有意なレベルであるとしてＡ／Ｄ変換要求信号を発生する。この時、アナログ入力端子７に加わる入力電圧は、オンしたスイッチ毎に異なるため、ワンチップマイクロコンピュータ１は、Ａ／Ｄ変換器８のＡ／Ｄ変換結果によってどのスイッチがオンしたかを判断することができる。
なお、Ａ／Ｄ変換開始要求入力回路２１は、アナログ入力信号のレベルが所定の閾値以下の場合にＡ／Ｄ変換要求信号を発生するようにしたが、アナログ入力信号のレベルが所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するようにしても良く、この場合、外部回路のＶｃｃ接続端をＶｓｓへ接続し、Ｖｓｓ接続端をＶｃｃへ接続することによって実現することができる。
【００１７】
以上のように、この実施の形態１によれば、アナログ入力端子７から入力されたアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、ＣＰＵによる制御を介さずに動作するため、Ａ／Ｄ変換器８を用いた外部スイッチ入力の応用機器を低消費電流化することができる。
【００１８】
実施の形態２．
図３はこの発明の実施の形態２によるワンチップマイクロコンピュータを示す構成図であり、図において、７ａ〜７ｃはアナログ入力端子、２１ａ〜２１ｃはアナログ入力端子７ａ〜７ｃに対応して設けられ、所定の閾値を有し、対応するアナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路、２２ａ〜２２ｃはそのＡ／Ｄ変換要求信号線、２３はそれらＡ／Ｄ変換要求信号線２２ａ〜２２ｃに接続された論理和回路である。
２４は複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのうちのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力するアナログ入力選択回路である。その他の構成については、図１と同一である。
なお、Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃは、０．６×Ｖｃｃレベル以下の電圧レベルを有意な信号と見なすものとする。また、変換終了信号１１は、Ａ／Ｄ変換終了を示すフラグであり、ワンチップマイクロコンピュータ１は、この信号の有無を判断して割り込み等の分岐処理を行うものである。
【００１９】
次に動作について説明する。
この回路において、アナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルがＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃの閾値を下回らない場合、いずれのＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃもＡ／Ｄ変換要求信号を発生しないので、Ａ／Ｄ変換器８は動作しない。
一方、アナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のうちいずれかのレベルがＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃの閾値を下回る場合、該当するＡ／Ｄ変換開始要求入力回路から論理和回路２３を通じてＡ／Ｄ変換器８にＡ／Ｄ変換要求信号が供給される。この時、アナログ入力選択回路２４は、そのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力し、Ａ／Ｄ変換器８は、そのアナログ入力信号をＡ／Ｄ変換する。
また、ＣＰＵは、Ａ／Ｄ変換器８からの変換終了信号１１の発生を受けて、データバス１０を通じてＡ／Ｄ変換結果を読み出すことができる。
【００２０】
以下、アナログ入力端子７ａに有意なレベルのアナログ入力信号が入力された場合の具体例について説明する。
アナログ入力端子７ａから有意なレベルのアナログ入力信号が入力された場合、Ａ／Ｄ変換開始要求入力回路２１ａは、Ａ／Ｄ変換要求信号線２２ａにＡ／Ｄ変換要求信号を発生する。この信号を“Ｈ”レベルとすると、論理和回路２３は、Ａ／Ｄ変換要求信号線２２を通じてＡ／Ｄ変換器８に“Ｈ”レベルのＡ／Ｄ変換要求信号を供給する。アナログ入力選択回路２４は、Ａ／Ｄ変換要求信号に基づいて、有意なレベルが入力されたアナログ入力信号を選択して出力するものであり、この場合は、Ａ／Ｄ変換開始要求入力回路２１ａから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ａから入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力する。
Ａ／Ｄ変換器８は、論理和回路２３を通じて供給されたＡ／Ｄ変換要求信号に応じて、アナログ入力選択回路２４によって選択されたアナログ入力端子７ａから入力されたアナログ入力信号をＡ／Ｄ変換する。ＣＰＵは、Ａ／Ｄ変換器８からの変換終了信号１１の発生を受けて、データバス１０を通じてＡ／Ｄ変換結果を読み出すことができる。
なお、Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃは、アナログ入力信号のレベルが所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するようにしても良い。
【００２１】
以上のように、この実施の形態２によれば、複数のアナログ入力端子７ａ〜７ｃから複数のアナログ入力信号が入力される場合に適用でき、複数のアナログ入力端子７ａ〜７ｃから入力された、いずれかのアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、ＣＰＵによる制御を介さずに動作するため、Ａ／Ｄ変換器８を用いた外部スイッチ入力の応用機器を低消費電流化することができる。
【００２２】
実施の形態３．
図４から図６はこの発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図であり、図４において、２１ｄ〜２１ｆはアナログ入力端子７ａ〜７ｃに対応して設けられ、所定の閾値を有し、対応するアナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路である。なお、これらＡ／Ｄ変換開始要求入力回路２１ｄ〜２１ｆには、それぞれ優先順位が設定され（図４では２１ｄ，２１ｅ，２１ｆの順）、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されるものである。
また、図５において、２１ｇ〜２１ｉはアナログ入力端子７ａ〜７ｃに対応して設けられ、所定の閾値を有し、対応するアナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路である。なお、これらＡ／Ｄ変換開始要求入力回路２１ｇ〜２１ｉは、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止するものである。
さらに、図６において、２４ａは複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのうちのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力するアナログ入力選択回路である。なお、このアナログ入力選択回路２４ａは、複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、Ａ／Ｄ変換開始調停信号を発生するものである。２５はそのＡ／Ｄ変換開始調停信号線、２６は論理和回路２３から出力されるＡ／Ｄ変換要求信号とＡ／Ｄ変換開始調停信号との論理積を取る論理積回路である。
その他の構成については、図３と同一である。
【００２３】
次に動作について説明する。
上記実施の形態２に示したワンチップマイクロコンピュータ１では、スイッチによって入力される全ての入力電圧に違いを持たせて、結果的にＡ／Ｄ変換した入力電圧を真の入力として取り扱うか、Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃが接続されるアナログ入力端子７ａ〜７ｃを全て巡回してＡ／Ｄ変換する等、複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃが同時に有意なアナログ入力信号を受け付けた場合の処理について、周辺回路の構成やプログラムでの工夫に頼る必要がある。
【００２４】
図４はアナログ入力端子７ａ〜７ｃにそれぞれ入力されるアナログ入力信号が、アナログ入力端子（７ａ，７ｂ，７ｃ）の順序で優先されるものである。アナログ入力端子７ａ〜７ｃに、同時に有意なレベルのアナログ入力信号が入力された場合でも、Ａ／Ｄ変換開始要求入力回路２１ｄが発生するＡ／Ｄ変換要求信号によって、Ａ／Ｄ変換開始要求入力回路２１ｅ，２１ｆのＡ／Ｄ変換要求信号の発生が禁止されるので、アナログ入力選択回路２４からは、Ａ／Ｄ変換開始要求入力回路２１ｄから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ａから入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
また、アナログ入力端子７ｂ，７ｃに、同時に有意なレベルのアナログ入力信号が入力された場合では、Ａ／Ｄ変換開始要求入力回路２１ｅが発生するＡ／Ｄ変換要求信号によって、Ａ／Ｄ変換開始要求入力回路２１ｆのＡ／Ｄ変換要求信号の発生が禁止されるので、アナログ入力選択回路２４からは、Ａ／Ｄ変換開始要求入力回路２１ｅから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ｂから入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
さらに、同様にアナログ入力端子７ａ，７ｃに、同時に有意なレベルのアナログ入力信号が入力された場合では、Ａ／Ｄ変換開始要求入力回路２１ｄが発生するＡ／Ｄ変換要求信号によって、Ａ／Ｄ変換開始要求入力回路２１ｆのＡ／Ｄ変換要求信号の発生が禁止されるので、アナログ入力選択回路２４からは、Ａ／Ｄ変換開始要求入力回路２１ｄから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ａから入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
すなわち、複数のアナログ入力端子７ａ〜７ｃに同時に有意なレベルのアナログ入力信号が入力された場合でも、アナログ入力端子７ａ〜７ｃに優先順位を設けることにより、誤認識することなく、Ａ／Ｄ変換することができる。
【００２５】
図５は最も早く有意なレベルのアナログ入力信号が入力されたアナログ入力端子を優先するものであり、各々のＡ／Ｄ変換開始要求入力回路２１ｇ〜２１ｉから発生したＡ／Ｄ変換要求信号が他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止する。そのため、アナログ入力選択回路２４は、最も早く有意なレベルのアナログ入力信号が入力されたＡ／Ｄ変換開始要求入力回路から供給されるＡ／Ｄ変換要求信号に基づいて、その対応するアナログ入力端子から入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
このように構成することによっても、誤認識することなくＡ／Ｄ変換することができる。
【００２６】
図６はアナログ入力選択回路２４ａの入力が１つに確定するまで、Ａ／Ｄ変換器８によるＡ／Ｄ変換開始を遅延させるものであり、アナログ入力選択回路２４ａは、同時に２つ以上のＡ／Ｄ変換要求信号が供給された場合に、“Ｌ”レベルのＡ／Ｄ変換開始調停信号を発生する。論理和回路２３から出力されるＡ／Ｄ変換要求信号は、“Ｈ”レベルであるため、論理積回路２６によってそのＡ／Ｄ変換要求信号のＡ／Ｄ変換器８への供給を遮断することができる。アナログ入力選択回路２４ａは、Ａ／Ｄ変換要求信号の多重発生が解消されれば、Ａ／Ｄ変換開始調停信号の発生を停止し、Ａ／Ｄ変換要求信号のＡ／Ｄ変換器８への供給を許可する。
このように構成することによっても、誤認識することなくＡ／Ｄ変換することができる。
【００２７】
以上のように、この実施の形態３によれば、２つ以上のアナログ入力端子に同時に有意なレベルが入力される場合でも、唯一のアナログ入力信号だけが選択され、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる。
【００２８】
実施の形態４．
図７はこの発明の実施の形態４によるワンチップマイクロコンピュータを示す構成図であり、図において、２４ｂは複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力するアナログ入力選択回路である。
その他の構成については、図３と同一である。
【００２９】
次に動作について説明する。
Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃからアナログ入力選択回路２４ｂには、Ａ／Ｄ変換要求信号が供給される。この実施の形態４のアナログ入力選択回路２４ｂでは、データバス１０によりＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を読み出すことができる。Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃからＡ／Ｄ変換要求信号が発生される場合には、“Ｈ”レベルが出力されるので、アナログ入力選択回路２４ｂからは、各Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃに対応して、“Ｈ”，“Ｌ”レベルのバイナリデータで、Ａ／Ｄ変換要求信号の発生の有無を読み出すことができる。
【００３０】
以上のように、この実施の形態４によれば、複数のアナログ入力端子７ａ〜７ｃから複数のアナログ入力信号が入力される場合でも、いずれのアナログ入力端子７ａ〜７ｃから有意なアナログ入力信号が入力されたか瞬時に判断することができると共に、例え、外部スイッチ入力が複数のアナログ入力端子７ａ〜７ｃに対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる。
【００３１】
実施の形態５．
図８はこの発明の実施の形態５によるワンチップマイクロコンピュータを示す構成図であり、図において、２１ｊ〜２１ｌは許可端子を有するＡ／Ｄ変換開始要求入力回路、２７は各Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌの動作を許可または禁止に設定する入力回路制御レジスタである。
その他の構成については、図３と同一である。
【００３２】
次に動作について説明する。
入力回路制御レジスタ２７は、その設定に応じて各Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌの動作を許可または禁止にするものである。入力回路制御レジスタ２７には、各Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌに対応する“Ｈ”，“Ｌ”レベルのバイナリデータが設定され、“Ｈ”レベルが設定された対応するＡ／Ｄ変換開始要求入力回路は動作が許可され、“Ｌ”レベルが設定された対応するＡ／Ｄ変換開始要求入力回路は動作が禁止される。
【００３３】
以上のように、この実施の形態５によれば、所望のアナログ入力端子７ａ〜７ｃからのアナログ入力信号を無効にする場合に、Ａ／Ｄ変換結果に対する処理ではなく、Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌの動作を禁止することにより、Ａ／Ｄ変換器８を不要に動作することなく、低消費電流化することができる。
【００３４】
【発明の効果】
以上のように、この発明によれば、アナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号に応じてアナログ入力端子から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えるように構成したので、アナログ入力端子から入力されたアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、中央演算処理装置による制御を介さずに動作するため、Ａ／Ｄ変換器を用いた外部スイッチ入力の応用機器を低消費電流化することができる効果がある。
【００３５】
この発明によれば、複数のアナログ入力端子に対してそれぞれ設けられ、対応するアナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生する複数のＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択して出力するアナログ入力選択回路と、そのＡ／Ｄ変換要求信号に応じて選択されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えるように構成したので、複数のアナログ入力端子から複数のアナログ入力信号が入力される場合に適用でき、複数のアナログ入力端子から入力された、いずれかのアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、中央演算処理装置による制御を介さずに動作するため、Ａ／Ｄ変換器を用いた外部スイッチ入力の応用機器を低消費電流化することができる効果がある。
【００３６】
この発明によれば、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ優先順位が設定され、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されるように構成したので、２つ以上のアナログ入力端子に同時に有意なレベルが入力される場合でも、優先順位に応じた唯一のアナログ入力信号だけが選択され、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００３７】
この発明によれば、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止するように構成したので、２つ以上のアナログ入力端子に同時に有意なレベルが入力される場合でも、最も早くＡ／Ｄ変換要求信号の発生条件を満たした唯一のアナログ入力信号だけが選択され、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００３８】
この発明によれば、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、それら複数のＡ／Ｄ変換開始要求入力回路からＡ／Ｄ変換器へのＡ／Ｄ変換要求信号を遮断するように構成したので、１つのアナログ入力端子に有意なレベルが入力される場合だけ、そのアナログ入力信号をＡ／Ｄ変換することができ、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００３９】
この発明によれば、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力するように構成したので、複数のアナログ入力端子から複数のアナログ入力信号が入力される場合でも、いずれのアナログ入力端子から有意なアナログ入力信号が入力されたか瞬時に判断することができると共に、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００４０】
この発明によれば、各Ａ／Ｄ変換開始要求入力回路の動作を許可または禁止に設定する入力回路制御レジスタを備えるように構成したので、所望のアナログ入力端子からのアナログ入力信号を無効にする場合に、Ａ／Ｄ変換結果に対する処理ではなく、Ａ／Ｄ変換開始要求入力回路の動作を禁止することにより、Ａ／Ｄ変換器を不要に動作することなく、低消費電流化することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるワンチップマイクロコンピュータを示す構成図である。
【図２】 この発明の実施の形態１によるＡ／Ｄ変換器による入力回路を示す回路図である。
【図３】 この発明の実施の形態２によるワンチップマイクロコンピュータを示す構成図である。
【図４】 この発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図である。
【図５】 この発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図である。
【図６】 この発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図である。
【図７】 この発明の実施の形態４によるワンチップマイクロコンピュータを示す構成図である。
【図８】 この発明の実施の形態５によるワンチップマイクロコンピュータを示す構成図である。
【図９】 従来のキーマトリックスによる入力回路を示す回路図である。
【図１０】 従来のキーマトリックスによる入力回路の動作を示すタイミングチャートである。
【図１１】 従来のＡ／Ｄ変換器による入力回路を示す回路図である。
【符号の説明】
１ ワンチップマイクロコンピュータ、５ 抵抗、６ａ〜６ｄ スイッチ、７，７ａ〜７ｃ アナログ入力端子、８ Ａ／Ｄ変換器、１０ データバス、１１変換終了信号、２１，２１ａ〜２１ｌ Ａ／Ｄ変換開始要求入力回路、２２，２２ａ〜２２ｃ Ａ／Ｄ変換要求信号線、２３ 論理和回路、２４，２４ａ，２４ｂ アナログ入力選択回路、２５ Ａ／Ｄ変換開始調停信号線、２６ 論理積回路、２７ 入力回路制御レジスタ。
【発明の属する技術分野】
この発明は、アナログ入力端子に入力されるアナログ入力信号を論理的に判断し、有意なアナログ入力電圧が入力された場合にだけ自動的にそのアナログ入力電圧をＡ／Ｄ変換し、アナログ入力電圧による複数の値を判別することにより、例えば、キー入力のために必要な端子を削減すると同時に消費電流を抑えることを実現可能にするワンチップマイクロコンピュータに関するものである。
【０００２】
【従来の技術】
図９は従来のキーマトリックスによる入力回路を示す回路図であり、図において、１はワンチップマイクロコンピュータ、Ｐ００〜Ｐ０３は入力端子、Ｐ２０〜Ｐ２３は出力端子である。２ａ〜２ｄは入力信号線、３ａ〜３ｄは出力信号線、４ａ〜４ｐは入力信号線２ａ〜２ｄおよび出力信号線３ａ〜３ｄ間に接続されたスイッチである。
図１０は従来のキーマトリックスによる入力回路の動作を示すタイミングチャートである。
図１１は従来のＡ／Ｄ変換器による入力回路を示す回路図であり、図において、５は抵抗、６ａ〜６ｄはスイッチである。また、ワンチップマイクロコンピュータ１において、７はアナログ入力端子、８はＡ／Ｄ変換器、９はＡ／Ｄ変換要求信号、１０はデータバス、１１は変換終了信号である。
【０００３】
次に動作について説明する。
従来、ワンチップマイクロコンピュータで多数の入力を実現する場合に、キーマトリックスやＡ／Ｄ変換器による入力回路を構成していた。キーマトリックスによる入力回路では、入力端子数と出力端子数とが同数で構成される場合に、最も効率の良いキーマトリックスを実現できる。キーマトリックスによる多キー入力回路の例を図９に示す。
図９では、ワンチップマイクロコンピュータ１の出力端子Ｐ２０〜Ｐ２３が一端子ずつ時分割で出力信号線３ａ〜３ｄに“Ｌ”レベル信号を出力する。この例では、最大１６個のスイッチ入力を８端子で判別することができる。
キーマトリックスによる入力回路のタイミングチャートを図１０に示す。図９において、ワンチップマイクロコンピュータ１は、“Ｌ”レベル信号を出力している出力端子と、“Ｌ”レベル信号が入力された入力端子との交点を判断することによって、どのスイッチがオンしたかを判別するものである。入力端子Ｐ００〜Ｐ０３は、ワンチップマイクロコンピュータ１の内部で“Ｈ”レベルにプルアップされており、ワンチップマイクロコンピュータ１は、これら入力端子Ｐ００〜Ｐ０３への“Ｌ”レベル信号の入力によって、スイッチがオンしたことを判断できるようにプログラムされている。図１０の条件に従えば、スイッチ４ｂがオンした場合、出力端子Ｐ２１の“Ｌ”レベル信号の出力タイミングにだけ入力端子Ｐ００への“Ｌ”レベル信号の入力が成立する。ワンチップマイクロコンピュータ１は、自ら出力端子Ｐ２０〜Ｐ２３の“Ｌ”レベル信号の出力を制御しているため、どの交点がスイッチにより短絡されたかが、“Ｌ”レベル信号を出力した出力端子Ｐ２０〜Ｐ２３とＬ”レベル信号を入力した入力端子Ｐ００〜Ｐ０３との組合せから判別することができる。
以上のように、入出力端子のマトリックス上にスイッチを設けることにより、多数のスイッチ入力を、比較的少ない入出力端子数で判別することができる。
【０００４】
ところで、最も効率の良いキーマトリックスは、入力端子数と出力端子数とが共に２端子以上で同数の場合であるが、例えば、１６キーを実現するには、入力端子を４つ、出力端子を４つの少なくとも８つの端子を専用に用意する必要がある。そのため、特に物理的に入出力端子の少ないワンチップマイクロコンピュータでは、キーマトリックスを用いても応用機器が要求するスイッチ数を満たすことができない場合がある。
【０００５】
図１１はワンチップマイクロコンピュータ１に内蔵したＡ／Ｄ変換器８を応用したキー入力の例である。この回路では、スイッチ６ａ〜６ｄ間に抵抗５を設け、各スイッチ６ａ〜６ｄの動作によって生じるアナログ入力信号のレベルの差異を、アナログ入力端子７を通じてＡ／Ｄ変換器８によってデジタル値に変換することにより、オンしたスイッチ６ａ〜６ｄを判別するものである。この場合、Ａ／Ｄ変換器８は、Ａ／Ｄ変換要求信号９の入力に応じてＡ／Ｄ変換動作を開始し、Ａ／Ｄ変換動作の終了に応じて変換終了信号１１を出力する。Ａ／Ｄ変換されたデジタル値はデータバス１０を通じて出力される。
以上のように構成した入力回路では、一つのアナログ入力端子７に接続できる認識可能なスイッチの数は、Ａ／Ｄ変換器８の分解能に依存し、８ビットのＡ／Ｄ変換器の場合、理論上は２５６個のスイッチ入力を判別することができる。
【０００６】
【発明が解決しようとする課題】
従来のワンチップマイクロコンピュータは以上のように構成されているので、Ａ／Ｄ変換器８を用いてキー入力を行う入力回路では、アナログ入力信号のＡ／Ｄ変換結果が得られて初めて、アナログ入力信号の有無、およびスイッチ入力を判別することができるものである。したがって、Ａ／Ｄ変換器８は、アナログ入力端子７からのアナログ入力信号を常時監視していなくてはならず、常時あるいは間欠的に動作し続けている必要がある。そのため、Ａ／Ｄ変換要求信号９を発生する中央演算処理装置（ＣＰＵ）は、Ａ／Ｄ変換器８を常時あるいは間欠的に動作させるために、常時動作している必要があり、そのＣＰＵおよびタイマ等に消費電流が生じる。
また、図１１に示したＡ／Ｄ変換器８を用いてキー入力を行う入力回路において、複数のアナログ入力端子７が設けられ、それら複数のアナログ入力端子７からそれぞれアナログ入力信号が入力される場合では、どのアナログ入力端子７から有意なアナログ入力信号が入力されたか瞬時には判断することができない。すなわち、全てのアナログ入力端子７からのアナログ入力信号を巡回してＡ／Ｄ変換を行う必要があり、その値の判断に要する時間は最短でも、
（アナログ入力端子数）×（Ａ／Ｄ変換時間＋変換値の判定処理時間）
におよぶ。
このように、図９に示したようなキーマトリックスによる入力回路は、端子数の少ないワンチップマイクロコンピュータ１では、入出力端子を充分に提供できない場合がある。また、図１１に示したようなＡ／Ｄ変換器８による入力回路は、その入出力端子数の課題を解消することができるものの、Ａ／Ｄ変換器８の動作に要する消費電流の課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、中央演算処理装置による制御を介さずにＡ／Ｄ変換器を動作させ、低消費電流化するワンチップマイクロコンピュータを得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るワンチップマイクロコンピュータは、アナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号に応じてアナログ入力端子から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えたものである。
【０００９】
この発明に係るワンチップマイクロコンピュータは、複数のアナログ入力端子に対してそれぞれ設けられ、対応するアナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生する複数のＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択して出力するアナログ入力選択回路と、そのＡ／Ｄ変換要求信号に応じて選択されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えたものである。
【００１０】
この発明に係るワンチップマイクロコンピュータは、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ優先順位が設定され、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されるようにしたものである。
【００１１】
この発明に係るワンチップマイクロコンピュータは、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止するようにしたものである。
【００１２】
この発明に係るワンチップマイクロコンピュータは、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、それら複数のＡ／Ｄ変換開始要求入力回路からＡ／Ｄ変換器へのＡ／Ｄ変換要求信号を遮断するようにしたものである。
【００１３】
この発明に係るワンチップマイクロコンピュータは、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力するようにしたものである。
【００１４】
この発明に係るワンチップマイクロコンピュータは、各Ａ／Ｄ変換開始要求入力回路の動作を許可または禁止に設定する入力回路制御レジスタを備えるようにしたものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるワンチップマイクロコンピュータを示す構成図であり、図において、７はアナログ入力端子、２１は所定の閾値を有し、アナログ入力端子７から入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路、２２はそのＡ／Ｄ変換要求信号線である。８はＡ／Ｄ変換要求信号に応じてアナログ入力端子７から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器、１０はデータバス、１１は変換終了信号である。
図２はこの発明の実施の形態１によるＡ／Ｄ変換器による入力回路を示す回路図であり、図において、５は抵抗、６ａ〜６ｄはスイッチである。
なお、Ａ／Ｄ変換開始要求入力回路２１は、０．６×Ｖｃｃレベル以下の電圧レベルを有意な信号と見なすものとする。また、変換終了信号１１は、Ａ／Ｄ変換終了を示すフラグであり、ワンチップマイクロコンピュータ１は、この信号の有無を判断して割り込み等の分岐処理を行うものである。
【００１６】
次に動作について説明する。
図２に示した回路において、スイッチ６ａがオンした場合、アナログ入力端子７の入力電圧（Ｖｉｎ）は、
Ｖｉｎ＝Ｖｃｃ×４／６（＝０．６６Ｖｃｃ）
で示される電圧が与えられる。この場合、Ａ／Ｄ変換開始要求入力回路２１の閾値以上であるため、Ａ／Ｄ変換開始要求入力回路２１は、無意なレベルであるとしてＡ／Ｄ変換要求信号を発生しないため、Ａ／Ｄ変換器８は動作しない。
一方、スイッチ６ｂがオンした場合、アナログ入力端子７の入力電圧（Ｖｉｎ）は、
Ｖｉｎ＝Ｖｃｃ×２／４（＝０．５Ｖｃｃ）
で示される電圧が与えられる。この場合、Ａ／Ｄ変換開始要求入力回路２１の閾値以下であるため、Ａ／Ｄ変換開始要求入力回路２１は、有意なレベルであるとしてＡ／Ｄ変換要求信号を発生し、Ａ／Ｄ変換器８を動作させる。
Ａ／Ｄ変換器８は、Ａ／Ｄ変換要求信号線２２を通じてＡ／Ｄ変換要求信号を受け、アナログ入力端子７から入力されたアナログ入力信号をＡ／Ｄ変換する。また、中央演算処理装置（ＣＰＵ：図示せず）は、Ａ／Ｄ変換器８からの変換終了信号１１の発生を受けて、データバス１０を通じてＡ／Ｄ変換結果を読み出すことができる。
スイッチ６ｃまたはスイッチ６ｄがオンした場合も、スイッチ６ｂと同様に、Ａ／Ｄ変換開始要求入力回路２１の閾値を下回るため、Ａ／Ｄ変換開始要求入力回路２１は、有意なレベルであるとしてＡ／Ｄ変換要求信号を発生する。この時、アナログ入力端子７に加わる入力電圧は、オンしたスイッチ毎に異なるため、ワンチップマイクロコンピュータ１は、Ａ／Ｄ変換器８のＡ／Ｄ変換結果によってどのスイッチがオンしたかを判断することができる。
なお、Ａ／Ｄ変換開始要求入力回路２１は、アナログ入力信号のレベルが所定の閾値以下の場合にＡ／Ｄ変換要求信号を発生するようにしたが、アナログ入力信号のレベルが所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するようにしても良く、この場合、外部回路のＶｃｃ接続端をＶｓｓへ接続し、Ｖｓｓ接続端をＶｃｃへ接続することによって実現することができる。
【００１７】
以上のように、この実施の形態１によれば、アナログ入力端子７から入力されたアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、ＣＰＵによる制御を介さずに動作するため、Ａ／Ｄ変換器８を用いた外部スイッチ入力の応用機器を低消費電流化することができる。
【００１８】
実施の形態２．
図３はこの発明の実施の形態２によるワンチップマイクロコンピュータを示す構成図であり、図において、７ａ〜７ｃはアナログ入力端子、２１ａ〜２１ｃはアナログ入力端子７ａ〜７ｃに対応して設けられ、所定の閾値を有し、対応するアナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路、２２ａ〜２２ｃはそのＡ／Ｄ変換要求信号線、２３はそれらＡ／Ｄ変換要求信号線２２ａ〜２２ｃに接続された論理和回路である。
２４は複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのうちのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力するアナログ入力選択回路である。その他の構成については、図１と同一である。
なお、Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃは、０．６×Ｖｃｃレベル以下の電圧レベルを有意な信号と見なすものとする。また、変換終了信号１１は、Ａ／Ｄ変換終了を示すフラグであり、ワンチップマイクロコンピュータ１は、この信号の有無を判断して割り込み等の分岐処理を行うものである。
【００１９】
次に動作について説明する。
この回路において、アナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルがＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃの閾値を下回らない場合、いずれのＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃもＡ／Ｄ変換要求信号を発生しないので、Ａ／Ｄ変換器８は動作しない。
一方、アナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のうちいずれかのレベルがＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃの閾値を下回る場合、該当するＡ／Ｄ変換開始要求入力回路から論理和回路２３を通じてＡ／Ｄ変換器８にＡ／Ｄ変換要求信号が供給される。この時、アナログ入力選択回路２４は、そのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力し、Ａ／Ｄ変換器８は、そのアナログ入力信号をＡ／Ｄ変換する。
また、ＣＰＵは、Ａ／Ｄ変換器８からの変換終了信号１１の発生を受けて、データバス１０を通じてＡ／Ｄ変換結果を読み出すことができる。
【００２０】
以下、アナログ入力端子７ａに有意なレベルのアナログ入力信号が入力された場合の具体例について説明する。
アナログ入力端子７ａから有意なレベルのアナログ入力信号が入力された場合、Ａ／Ｄ変換開始要求入力回路２１ａは、Ａ／Ｄ変換要求信号線２２ａにＡ／Ｄ変換要求信号を発生する。この信号を“Ｈ”レベルとすると、論理和回路２３は、Ａ／Ｄ変換要求信号線２２を通じてＡ／Ｄ変換器８に“Ｈ”レベルのＡ／Ｄ変換要求信号を供給する。アナログ入力選択回路２４は、Ａ／Ｄ変換要求信号に基づいて、有意なレベルが入力されたアナログ入力信号を選択して出力するものであり、この場合は、Ａ／Ｄ変換開始要求入力回路２１ａから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ａから入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力する。
Ａ／Ｄ変換器８は、論理和回路２３を通じて供給されたＡ／Ｄ変換要求信号に応じて、アナログ入力選択回路２４によって選択されたアナログ入力端子７ａから入力されたアナログ入力信号をＡ／Ｄ変換する。ＣＰＵは、Ａ／Ｄ変換器８からの変換終了信号１１の発生を受けて、データバス１０を通じてＡ／Ｄ変換結果を読み出すことができる。
なお、Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃは、アナログ入力信号のレベルが所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するようにしても良い。
【００２１】
以上のように、この実施の形態２によれば、複数のアナログ入力端子７ａ〜７ｃから複数のアナログ入力信号が入力される場合に適用でき、複数のアナログ入力端子７ａ〜７ｃから入力された、いずれかのアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、ＣＰＵによる制御を介さずに動作するため、Ａ／Ｄ変換器８を用いた外部スイッチ入力の応用機器を低消費電流化することができる。
【００２２】
実施の形態３．
図４から図６はこの発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図であり、図４において、２１ｄ〜２１ｆはアナログ入力端子７ａ〜７ｃに対応して設けられ、所定の閾値を有し、対応するアナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路である。なお、これらＡ／Ｄ変換開始要求入力回路２１ｄ〜２１ｆには、それぞれ優先順位が設定され（図４では２１ｄ，２１ｅ，２１ｆの順）、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されるものである。
また、図５において、２１ｇ〜２１ｉはアナログ入力端子７ａ〜７ｃに対応して設けられ、所定の閾値を有し、対応するアナログ入力端子７ａ〜７ｃから入力されたアナログ入力信号のレベルが所定の閾値以下の場合に有意なレベルであるとしてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路である。なお、これらＡ／Ｄ変換開始要求入力回路２１ｇ〜２１ｉは、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止するものである。
さらに、図６において、２４ａは複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのうちのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択してＡ／Ｄ変換器８に出力するアナログ入力選択回路である。なお、このアナログ入力選択回路２４ａは、複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、Ａ／Ｄ変換開始調停信号を発生するものである。２５はそのＡ／Ｄ変換開始調停信号線、２６は論理和回路２３から出力されるＡ／Ｄ変換要求信号とＡ／Ｄ変換開始調停信号との論理積を取る論理積回路である。
その他の構成については、図３と同一である。
【００２３】
次に動作について説明する。
上記実施の形態２に示したワンチップマイクロコンピュータ１では、スイッチによって入力される全ての入力電圧に違いを持たせて、結果的にＡ／Ｄ変換した入力電圧を真の入力として取り扱うか、Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃが接続されるアナログ入力端子７ａ〜７ｃを全て巡回してＡ／Ｄ変換する等、複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃが同時に有意なアナログ入力信号を受け付けた場合の処理について、周辺回路の構成やプログラムでの工夫に頼る必要がある。
【００２４】
図４はアナログ入力端子７ａ〜７ｃにそれぞれ入力されるアナログ入力信号が、アナログ入力端子（７ａ，７ｂ，７ｃ）の順序で優先されるものである。アナログ入力端子７ａ〜７ｃに、同時に有意なレベルのアナログ入力信号が入力された場合でも、Ａ／Ｄ変換開始要求入力回路２１ｄが発生するＡ／Ｄ変換要求信号によって、Ａ／Ｄ変換開始要求入力回路２１ｅ，２１ｆのＡ／Ｄ変換要求信号の発生が禁止されるので、アナログ入力選択回路２４からは、Ａ／Ｄ変換開始要求入力回路２１ｄから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ａから入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
また、アナログ入力端子７ｂ，７ｃに、同時に有意なレベルのアナログ入力信号が入力された場合では、Ａ／Ｄ変換開始要求入力回路２１ｅが発生するＡ／Ｄ変換要求信号によって、Ａ／Ｄ変換開始要求入力回路２１ｆのＡ／Ｄ変換要求信号の発生が禁止されるので、アナログ入力選択回路２４からは、Ａ／Ｄ変換開始要求入力回路２１ｅから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ｂから入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
さらに、同様にアナログ入力端子７ａ，７ｃに、同時に有意なレベルのアナログ入力信号が入力された場合では、Ａ／Ｄ変換開始要求入力回路２１ｄが発生するＡ／Ｄ変換要求信号によって、Ａ／Ｄ変換開始要求入力回路２１ｆのＡ／Ｄ変換要求信号の発生が禁止されるので、アナログ入力選択回路２４からは、Ａ／Ｄ変換開始要求入力回路２１ｄから供給されるＡ／Ｄ変換要求信号に基づいて、アナログ入力端子７ａから入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
すなわち、複数のアナログ入力端子７ａ〜７ｃに同時に有意なレベルのアナログ入力信号が入力された場合でも、アナログ入力端子７ａ〜７ｃに優先順位を設けることにより、誤認識することなく、Ａ／Ｄ変換することができる。
【００２５】
図５は最も早く有意なレベルのアナログ入力信号が入力されたアナログ入力端子を優先するものであり、各々のＡ／Ｄ変換開始要求入力回路２１ｇ〜２１ｉから発生したＡ／Ｄ変換要求信号が他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止する。そのため、アナログ入力選択回路２４は、最も早く有意なレベルのアナログ入力信号が入力されたＡ／Ｄ変換開始要求入力回路から供給されるＡ／Ｄ変換要求信号に基づいて、その対応するアナログ入力端子から入力されたアナログ入力信号だけを選択してＡ／Ｄ変換器８に出力する。
このように構成することによっても、誤認識することなくＡ／Ｄ変換することができる。
【００２６】
図６はアナログ入力選択回路２４ａの入力が１つに確定するまで、Ａ／Ｄ変換器８によるＡ／Ｄ変換開始を遅延させるものであり、アナログ入力選択回路２４ａは、同時に２つ以上のＡ／Ｄ変換要求信号が供給された場合に、“Ｌ”レベルのＡ／Ｄ変換開始調停信号を発生する。論理和回路２３から出力されるＡ／Ｄ変換要求信号は、“Ｈ”レベルであるため、論理積回路２６によってそのＡ／Ｄ変換要求信号のＡ／Ｄ変換器８への供給を遮断することができる。アナログ入力選択回路２４ａは、Ａ／Ｄ変換要求信号の多重発生が解消されれば、Ａ／Ｄ変換開始調停信号の発生を停止し、Ａ／Ｄ変換要求信号のＡ／Ｄ変換器８への供給を許可する。
このように構成することによっても、誤認識することなくＡ／Ｄ変換することができる。
【００２７】
以上のように、この実施の形態３によれば、２つ以上のアナログ入力端子に同時に有意なレベルが入力される場合でも、唯一のアナログ入力信号だけが選択され、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる。
【００２８】
実施の形態４．
図７はこの発明の実施の形態４によるワンチップマイクロコンピュータを示す構成図であり、図において、２４ｂは複数のＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力するアナログ入力選択回路である。
その他の構成については、図３と同一である。
【００２９】
次に動作について説明する。
Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃからアナログ入力選択回路２４ｂには、Ａ／Ｄ変換要求信号が供給される。この実施の形態４のアナログ入力選択回路２４ｂでは、データバス１０によりＡ／Ｄ変換開始要求入力回路２１ａ〜２１ｃのそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を読み出すことができる。Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃからＡ／Ｄ変換要求信号が発生される場合には、“Ｈ”レベルが出力されるので、アナログ入力選択回路２４ｂからは、各Ａ／Ｄ変換開始要求入力回路２１ａ〜２１ｃに対応して、“Ｈ”，“Ｌ”レベルのバイナリデータで、Ａ／Ｄ変換要求信号の発生の有無を読み出すことができる。
【００３０】
以上のように、この実施の形態４によれば、複数のアナログ入力端子７ａ〜７ｃから複数のアナログ入力信号が入力される場合でも、いずれのアナログ入力端子７ａ〜７ｃから有意なアナログ入力信号が入力されたか瞬時に判断することができると共に、例え、外部スイッチ入力が複数のアナログ入力端子７ａ〜７ｃに対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる。
【００３１】
実施の形態５．
図８はこの発明の実施の形態５によるワンチップマイクロコンピュータを示す構成図であり、図において、２１ｊ〜２１ｌは許可端子を有するＡ／Ｄ変換開始要求入力回路、２７は各Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌの動作を許可または禁止に設定する入力回路制御レジスタである。
その他の構成については、図３と同一である。
【００３２】
次に動作について説明する。
入力回路制御レジスタ２７は、その設定に応じて各Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌの動作を許可または禁止にするものである。入力回路制御レジスタ２７には、各Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌに対応する“Ｈ”，“Ｌ”レベルのバイナリデータが設定され、“Ｈ”レベルが設定された対応するＡ／Ｄ変換開始要求入力回路は動作が許可され、“Ｌ”レベルが設定された対応するＡ／Ｄ変換開始要求入力回路は動作が禁止される。
【００３３】
以上のように、この実施の形態５によれば、所望のアナログ入力端子７ａ〜７ｃからのアナログ入力信号を無効にする場合に、Ａ／Ｄ変換結果に対する処理ではなく、Ａ／Ｄ変換開始要求入力回路２１ｊ〜２１ｌの動作を禁止することにより、Ａ／Ｄ変換器８を不要に動作することなく、低消費電流化することができる。
【００３４】
【発明の効果】
以上のように、この発明によれば、アナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号に応じてアナログ入力端子から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えるように構成したので、アナログ入力端子から入力されたアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、中央演算処理装置による制御を介さずに動作するため、Ａ／Ｄ変換器を用いた外部スイッチ入力の応用機器を低消費電流化することができる効果がある。
【００３５】
この発明によれば、複数のアナログ入力端子に対してそれぞれ設けられ、対応するアナログ入力端子から入力されたアナログ入力信号のレベルが所定の閾値以下の場合、または所定の閾値以上の場合にＡ／Ｄ変換要求信号を発生する複数のＡ／Ｄ変換開始要求入力回路と、そのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択して出力するアナログ入力選択回路と、そのＡ／Ｄ変換要求信号に応じて選択されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えるように構成したので、複数のアナログ入力端子から複数のアナログ入力信号が入力される場合に適用でき、複数のアナログ入力端子から入力された、いずれかのアナログ入力信号が有意なレベルになるまでＡ／Ｄ変換を行わず、また、中央演算処理装置による制御を介さずに動作するため、Ａ／Ｄ変換器を用いた外部スイッチ入力の応用機器を低消費電流化することができる効果がある。
【００３６】
この発明によれば、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ優先順位が設定され、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されるように構成したので、２つ以上のアナログ入力端子に同時に有意なレベルが入力される場合でも、優先順位に応じた唯一のアナログ入力信号だけが選択され、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００３７】
この発明によれば、複数のＡ／Ｄ変換開始要求入力回路において、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止するように構成したので、２つ以上のアナログ入力端子に同時に有意なレベルが入力される場合でも、最も早くＡ／Ｄ変換要求信号の発生条件を満たした唯一のアナログ入力信号だけが選択され、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００３８】
この発明によれば、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、それら複数のＡ／Ｄ変換開始要求入力回路からＡ／Ｄ変換器へのＡ／Ｄ変換要求信号を遮断するように構成したので、１つのアナログ入力端子に有意なレベルが入力される場合だけ、そのアナログ入力信号をＡ／Ｄ変換することができ、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００３９】
この発明によれば、アナログ入力選択回路において、複数のＡ／Ｄ変換開始要求入力回路のそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力するように構成したので、複数のアナログ入力端子から複数のアナログ入力信号が入力される場合でも、いずれのアナログ入力端子から有意なアナログ入力信号が入力されたか瞬時に判断することができると共に、例え、外部スイッチ入力が複数のアナログ入力端子に対して同一のレベルを入力する構成であっても、誤認識することなくＡ／Ｄ変換することができる効果がある。
【００４０】
この発明によれば、各Ａ／Ｄ変換開始要求入力回路の動作を許可または禁止に設定する入力回路制御レジスタを備えるように構成したので、所望のアナログ入力端子からのアナログ入力信号を無効にする場合に、Ａ／Ｄ変換結果に対する処理ではなく、Ａ／Ｄ変換開始要求入力回路の動作を禁止することにより、Ａ／Ｄ変換器を不要に動作することなく、低消費電流化することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるワンチップマイクロコンピュータを示す構成図である。
【図２】 この発明の実施の形態１によるＡ／Ｄ変換器による入力回路を示す回路図である。
【図３】 この発明の実施の形態２によるワンチップマイクロコンピュータを示す構成図である。
【図４】 この発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図である。
【図５】 この発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図である。
【図６】 この発明の実施の形態３によるワンチップマイクロコンピュータを示す構成図である。
【図７】 この発明の実施の形態４によるワンチップマイクロコンピュータを示す構成図である。
【図８】 この発明の実施の形態５によるワンチップマイクロコンピュータを示す構成図である。
【図９】 従来のキーマトリックスによる入力回路を示す回路図である。
【図１０】 従来のキーマトリックスによる入力回路の動作を示すタイミングチャートである。
【図１１】 従来のＡ／Ｄ変換器による入力回路を示す回路図である。
【符号の説明】
１ ワンチップマイクロコンピュータ、５ 抵抗、６ａ〜６ｄ スイッチ、７，７ａ〜７ｃ アナログ入力端子、８ Ａ／Ｄ変換器、１０ データバス、１１変換終了信号、２１，２１ａ〜２１ｌ Ａ／Ｄ変換開始要求入力回路、２２，２２ａ〜２２ｃ Ａ／Ｄ変換要求信号線、２３ 論理和回路、２４，２４ａ，２４ｂ アナログ入力選択回路、２５ Ａ／Ｄ変換開始調停信号線、２６ 論理積回路、２７ 入力回路制御レジスタ。
Claims (7)
- スイッチを介して当該スイッチに対応した所定の電圧となるアナログ入力信号が入力されるアナログ入力端子と、
上記アナログ入力端子に入力される電圧が上記所定の電圧よりも低い閾値電圧以上になることに応じてＡ／Ｄ変換要求信号を発生するＡ／Ｄ変換開始要求入力回路と、
上記Ａ／Ｄ変換開始要求入力回路からのＡ／Ｄ変換要求信号に応じて上記アナログ入力端子から入力されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えたワンチップマイクロコンピュータ。 - 複数のスイッチ夫々を介して夫々のスイッチに対応した電圧となるアナログ入力信号が入力される複数のアナログ入力端子と、
上記複数のアナログ入力端子に入力されたアナログ入力信号の電圧が夫々のアナログ入力端子ごとに決められた閾値電圧以上になることに応じてＡ／Ｄ変換要求信号を発生する複数のＡ／Ｄ変換開始要求入力回路と、
上記複数のＡ／Ｄ変換開始要求入力回路のうちのＡ／Ｄ変換要求信号を発生したＡ／Ｄ変換開始要求入力回路に対応するアナログ入力端子から入力されたアナログ入力信号を選択して出力するアナログ入力選択回路と、
上記Ａ／Ｄ変換開始要求入力回路からのＡ／Ｄ変換要求信号に応じて上記アナログ入力選択回路により選択されたアナログ入力信号をＡ／Ｄ変換するＡ／Ｄ変換器とを備えたワンチップマイクロコンピュータ。 - 複数のＡ／Ｄ変換開始要求入力回路は、それぞれ優先順位が設定され、２つ以上のＡ／Ｄ変換開始要求入力回路がＡ／Ｄ変換要求信号の発生条件を満たした場合には、それら２つ以上のＡ／Ｄ変換開始要求入力回路のうちの最も優先順位の高いＡ／Ｄ変換開始要求入力回路からだけＡ／Ｄ変換要求信号の発生が許可されることを特徴とする請求項２記載のワンチップマイクロコンピュータ。
- 複数のＡ／Ｄ変換開始要求入力回路は、それぞれ最も早くＡ／Ｄ変換要求信号の発生条件を満たした場合に、その発生条件を満たしている期間にＡ／Ｄ変換要求信号を発生すると共に、他のＡ／Ｄ変換開始要求入力回路のＡ／Ｄ変換要求信号の発生を禁止することを特徴とする請求項２記載のワンチップマイクロコンピュータ。
- アナログ入力選択回路は、複数のＡ／Ｄ変換開始要求入力回路のうちの２つ以上のＡ／Ｄ変換開始要求入力回路から同時にＡ／Ｄ変換要求信号が発生された場合に、それら複数のＡ／Ｄ変換開始要求入力回路からＡ／Ｄ変換器へのＡ／Ｄ変換要求信号を遮断することを特徴とする請求項２記載のワンチップマイクロコンピュータ。
- アナログ入力選択回路は、複数のＡ／Ｄ変換開始要求入力回路のそれぞれに対応したＡ／Ｄ変換要求信号の発生の有無を出力することを特徴とする請求項２記載のワンチップマイクロコンピュータ。
- 各Ａ／Ｄ変換開始要求入力回路の動作を許可または禁止に設定する入力回路制御レジスタを備えたことを特徴とする請求項２記載のワンチップマイクロコンピュータ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195008A JP4726337B2 (ja) | 2001-06-27 | 2001-06-27 | ワンチップマイクロコンピュータ |
| TW091109023A TW591508B (en) | 2001-06-27 | 2002-04-30 | One-chip microcomputer with analog-to-digital converter |
| US10/141,118 US6839014B2 (en) | 2001-06-27 | 2002-05-09 | One-chip microcomputer with analog-to-digital converter |
| KR10-2002-0029072A KR100445493B1 (ko) | 2001-06-27 | 2002-05-25 | Ａ/ｄ 변환기가 부착된 원칩 마이크로컴퓨터 |
| CNB021206244A CN1249603C (zh) | 2001-06-27 | 2002-05-27 | 带有模/数变换器的单片微计算机 |
| DE10223527A DE10223527A1 (de) | 2001-06-27 | 2002-05-27 | Ein-Chip-Mikrocomputer mit Analog-Digital-Wandler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195008A JP4726337B2 (ja) | 2001-06-27 | 2001-06-27 | ワンチップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008438A JP2003008438A (ja) | 2003-01-10 |
| JP4726337B2 true JP4726337B2 (ja) | 2011-07-20 |
Family
ID=19033052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195008A Expired - Fee Related JP4726337B2 (ja) | 2001-06-27 | 2001-06-27 | ワンチップマイクロコンピュータ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6839014B2 (ja) |
| JP (1) | JP4726337B2 (ja) |
| KR (1) | KR100445493B1 (ja) |
| CN (1) | CN1249603C (ja) |
| DE (1) | DE10223527A1 (ja) |
| TW (1) | TW591508B (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7738200B2 (en) * | 2006-05-01 | 2010-06-15 | Agere Systems Inc. | Systems and methods for estimating time corresponding to peak signal amplitude |
| US7420498B2 (en) * | 2006-11-22 | 2008-09-02 | Infineon Technologies Ag | Signal converter performing a role |
| JP4941056B2 (ja) * | 2007-03-30 | 2012-05-30 | 富士通セミコンダクター株式会社 | アナログ信号処理回路および集積回路 |
| KR101503684B1 (ko) * | 2007-06-18 | 2015-03-19 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 |
| DE102007031529B4 (de) * | 2007-07-06 | 2010-07-22 | Texas Instruments Deutschland Gmbh | Elektronisches Gerät und Verfahren zum Umschalten einer CPU von einer ersten in eine zweite Betriebsart |
| US8054931B2 (en) * | 2007-08-20 | 2011-11-08 | Agere Systems Inc. | Systems and methods for improved timing recovery |
| US8254049B2 (en) * | 2007-08-20 | 2012-08-28 | Agere Systems Inc. | Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation |
| CN101647062B (zh) * | 2007-10-30 | 2012-07-18 | 艾格瑞系统有限公司 | 用于存储器访问的位置间控制的系统和方法 |
| WO2009079094A1 (en) * | 2007-12-14 | 2009-06-25 | Lsi Corporation | Systems and methods for fly-height control using servo address mark data |
| JP5255068B2 (ja) | 2007-12-14 | 2013-08-07 | エルエスアイ コーポレーション | 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法 |
| CN101743592B (zh) * | 2007-12-14 | 2013-03-27 | Lsi公司 | 使用伺服数据控制飞行高度的系统和方法 |
| US7724169B2 (en) * | 2008-02-12 | 2010-05-25 | National Semiconductor Corporation | Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters |
| US7813065B2 (en) * | 2008-04-29 | 2010-10-12 | Agere Systems Inc. | Systems and methods for acquiring modified rate burst demodulation in servo systems |
| US7768437B2 (en) * | 2008-04-29 | 2010-08-03 | Agere Systems Inc. | Systems and methods for reducing the effects of ADC mismatch |
| US7929237B2 (en) * | 2008-06-27 | 2011-04-19 | Agere Systems Inc. | Modulated disk lock clock and methods for using such |
| JP5623399B2 (ja) * | 2008-07-28 | 2014-11-12 | アギア システムズ エルエルシーＡｇｅｒｅ Ｓｙｓｔｅｍｓ ＬＬＣ | 変量補償浮上量測定システムおよび方法 |
| US8705673B2 (en) | 2008-09-05 | 2014-04-22 | Lsi Corporation | Timing phase detection using a matched filter set |
| US8976913B2 (en) * | 2008-09-17 | 2015-03-10 | Lsi Corporation | Adaptive pattern dependent noise prediction on a feed forward noise estimate |
| US8243381B2 (en) | 2008-11-13 | 2012-08-14 | Agere Systems Inc. | Systems and methods for sector address mark detection |
| US9305581B2 (en) | 2008-12-04 | 2016-04-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient repeatable run out processing |
| US8154972B2 (en) | 2009-06-24 | 2012-04-10 | Lsi Corporation | Systems and methods for hard disk drive data storage including reduced latency loop recovery |
| US8174949B2 (en) * | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
| CN101964654A (zh) | 2009-07-22 | 2011-02-02 | Lsi公司 | 用于高阶非对称性校正的系统和方法 |
| US8022853B2 (en) * | 2009-11-04 | 2011-09-20 | Renesas Electronics America, Inc. | Transparent multiplexing of analog-to-digital converters |
| US8711023B2 (en) * | 2009-11-04 | 2014-04-29 | Renesas Electronics America, Inc. | Analog-to-digital converter control using signal objects |
| US8456775B2 (en) * | 2009-12-31 | 2013-06-04 | Lsi Corporation | Systems and methods for detecting a reference pattern |
| US8566381B2 (en) | 2010-08-05 | 2013-10-22 | Lsi Corporation | Systems and methods for sequence detection in data processing |
| US8237597B2 (en) | 2010-09-21 | 2012-08-07 | Lsi Corporation | Systems and methods for semi-independent loop processing |
| US8566378B2 (en) | 2010-09-30 | 2013-10-22 | Lsi Corporation | Systems and methods for retry sync mark detection |
| US8614858B2 (en) | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
| US8526131B2 (en) | 2010-11-29 | 2013-09-03 | Lsi Corporation | Systems and methods for signal polarity determination |
| US8498072B2 (en) | 2010-11-29 | 2013-07-30 | Lsi Corporation | Systems and methods for spiral waveform detection |
| US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
| US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
| US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
| US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
| US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
| US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
| US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
| US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
| US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
| US8780476B2 (en) | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
| US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
| US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
| US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
| US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
| US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
| US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
| US9424876B2 (en) | 2013-03-14 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for sync mark mis-detection protection |
| US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
| US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
| US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
| US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
| US8976475B1 (en) | 2013-11-12 | 2015-03-10 | Lsi Corporation | Systems and methods for large sector dynamic format insertion |
| US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
| CN115102552B (zh) * | 2022-08-24 | 2022-11-08 | 南京芯驰半导体科技有限公司 | 逐次逼近型模拟数字转换器电路及模数转换方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162309A (ja) * | 1993-12-03 | 1995-06-23 | Nec Corp | データ同期回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4047883A (en) * | 1974-07-24 | 1977-09-13 | Commonwealth Scientific And Industrial Research Organization | Thermal treatment of materials by hot particulates |
| US4340883A (en) * | 1977-06-20 | 1982-07-20 | The Solartron Electronic Group Limited | Bipolar mark-space analogue-to-digital converter with balanced scale factors |
| DE3852928T2 (de) | 1987-11-27 | 1995-10-05 | Nippon Electric Co | Datenprozessor mit A/D-Umsetzer, um mehrere analoge Eingabekanäle in Digitaldaten umzusetzen. |
| US4947106A (en) * | 1988-03-31 | 1990-08-07 | Hewlett-Packard Company | Programmatically generated in-circuit test of analog to digital converters |
| US5243343A (en) * | 1990-12-03 | 1993-09-07 | Zeelan Technology, Inc. | Signal acquisition system utilizing ultra-wide time range time base |
| JP2642541B2 (ja) | 1991-08-28 | 1997-08-20 | シャープ株式会社 | キー入力回路およびキー入力検出方法 |
| US5543795A (en) | 1995-06-02 | 1996-08-06 | Intermedics, Inc. | Hybrid analog-to-digital convertor for low power applications, such as use in an implantable medical device |
| JP3260631B2 (ja) * | 1996-08-09 | 2002-02-25 | 日本電気株式会社 | 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路 |
| JPH10303751A (ja) * | 1997-04-22 | 1998-11-13 | Miyagi Oki Denki Kk | アナログ／ディジタル変換器 |
-
2001
- 2001-06-27 JP JP2001195008A patent/JP4726337B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-30 TW TW091109023A patent/TW591508B/zh not_active IP Right Cessation
- 2002-05-09 US US10/141,118 patent/US6839014B2/en not_active Expired - Lifetime
- 2002-05-25 KR KR10-2002-0029072A patent/KR100445493B1/ko not_active IP Right Cessation
- 2002-05-27 CN CNB021206244A patent/CN1249603C/zh not_active Expired - Fee Related
- 2002-05-27 DE DE10223527A patent/DE10223527A1/de not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162309A (ja) * | 1993-12-03 | 1995-06-23 | Nec Corp | データ同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1393796A (zh) | 2003-01-29 |
| DE10223527A1 (de) | 2003-01-16 |
| TW591508B (en) | 2004-06-11 |
| JP2003008438A (ja) | 2003-01-10 |
| CN1249603C (zh) | 2006-04-05 |
| KR20030001247A (ko) | 2003-01-06 |
| US20030001763A1 (en) | 2003-01-02 |
| US6839014B2 (en) | 2005-01-04 |
| KR100445493B1 (ko) | 2004-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4726337B2 (ja) | ワンチップマイクロコンピュータ | |
| JP2004021993A (ja) | 周辺機器のインタフェース装置及び周辺機器の優先順位制御方法 | |
| CN102339267A (zh) | I2c地址转换 | |
| TW202004510A (zh) | 匯流排系統 | |
| TW201705006A (zh) | 積體電路之輸入及輸出（二） | |
| US7093045B2 (en) | Method and apparatus for bus arbitration capable of effectively altering a priority order | |
| KR20020060328A (ko) | 저 전력 소모형 컴퓨터 주변 장치 및 그의 전력 절감 방법 | |
| JP2007140627A (ja) | 計算機システム | |
| JP4670574B2 (ja) | キースキャン回路 | |
| US5918027A (en) | Data processor having bus controller | |
| JP2007094789A (ja) | スイッチマトリクス入力装置 | |
| JP3119618B2 (ja) | データ処理装置 | |
| JP2012098865A (ja) | 入力装置 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JP2012141704A (ja) | キー入力装置、画像処理装置及びキースキャン方法 | |
| JPH08263188A (ja) | キーボード制御方式 | |
| JP2011176904A (ja) | 分散型電源システム、制御方法、プログラム及び記録媒体 | |
| JP2007079964A (ja) | 情報処理装置及びバス使用権獲得方法 | |
| JP2806903B2 (ja) | 情報処理システムの外乱防御装置、外乱防御回路および外乱防御方法 | |
| JP3491838B2 (ja) | 入出力拡張システム | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JPH11338819A (ja) | Ｌｓｉ構成方式 | |
| JPH10315548A (ja) | データ処理装置および方法ならびに、印刷装置 | |
| JP2007128196A (ja) | 情報処理システム及び情報処理システムの制御方法 | |
| JP2000124883A (ja) | 同時双方向入出力回路及び信号転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |