CN1249603C - 带有模/数变换器的单片微计算机 - Google Patents

带有模/数变换器的单片微计算机 Download PDF

Info

Publication number
CN1249603C
CN1249603C CNB021206244A CN02120624A CN1249603C CN 1249603 C CN1249603 C CN 1249603C CN B021206244 A CNB021206244 A CN B021206244A CN 02120624 A CN02120624 A CN 02120624A CN 1249603 C CN1249603 C CN 1249603C
Authority
CN
China
Prior art keywords
conversion
circuit
analog input
produce
begin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021206244A
Other languages
English (en)
Other versions
CN1393796A (zh
Inventor
宇多畅也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Publication of CN1393796A publication Critical patent/CN1393796A/zh
Application granted granted Critical
Publication of CN1249603C publication Critical patent/CN1249603C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Microcomputers (AREA)

Abstract

不通过中央运算处理装置的控制来使A/D变换器(8)工作，获得低消耗电流的单片微计算机。该单片微计算机包括：模拟输入端子(7)，接收模拟输入信号；A/D变换开始请求产生电路(21)，按照该模拟输入端子(7)接收的所述模拟输入信号来产生A/D变换开始请求信号；以及A/D变换器(8)，按照该A/D变换开始请求产生电路(21)产生所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由所述模拟输入端子(7)接收的所述模拟输入信号来生成数字数据。

Description

带有模/数变换器的单片微计算机
                     技术领域
本发明涉及用少数模拟输入端子接收识别由外部开关电路依次产生的多个模拟输入信号的带有A/D变换器的单片微计算机。
                     背景技术
以往，在单片微计算机中实现多个输入的情况下，通过键矩阵(key matrix)或A/D变换器来构成输入电路。在键矩阵的输入电路中，在输入端子数和输出端子数由相同数构成的情况下，可以实现效率最高的键矩阵。
图9是表示包括键矩阵的输入电路的现有的单片微计算机的电路图，在图中，1是单片微计算机，P00～P03是输入端子，P20～P23是输出端子。2a～2d是输入信号线，3a～3d是输出信号线，4a～4p是连接在输入信号线2a～2d和输出信号线3a～3d间的开关。
图10是表示包括键矩阵的输入电路的现有的单片微计算机操作的定时图。
下面说明操作。
在图9中，输入端子P00～P03在单片微计算机1的内部被加载到”H”电平，单片微计算机1的输出端子P20～P23的每个端子将”L”电平信号分时输出到输出信号线3a～3d。如果与输出的”L”电平信号同步并向某个输入端子P00～P03有”L”电平信号的输入，则单片微计算机1通过判断输出”L”电平信号的输出端子和输入”L”电平信号的输入端子的交点，来判别哪个开关导通。
根据图10的条件，在开关4b导通的情况下，仅在输出端子P21的”L”电平信号的输出定时向输入端子P00的”L”电平信号的输入才有效。因此，单片微计算机1判断开关4b导通。
因此，单片微计算机1从输出”L”电平信号的输出端子P20～P23和输入”L”电平信号的输入端子P00～P03的组合中可以判别哪个交点通过开关被短路，以便控制自身输出端子P20～P23的”L”电平信号的输出。如以上那样，通过在输入输出端子的矩阵上设置开关，可以用比较少的输入输出端子数来判别多数的开关输入。
在图9的包括现有的键矩阵的输入电路的单片微计算机1中，可以用8端子来判别最大16个的开关输入。
但是，效率最高的键矩阵是输入端子数和输出端子数都在2端子以上的相同数的情况，例如，在实现16键中，需要专门准备输入端子为4个、输出端子为4个的至少8个端子。因此，特别是在物理上输入输出端子少的单片微计算机中，即使采用键矩阵，仍存在不能满足应用设备要求的开关数的情况。
下面记述应用内置于单片微计算机1中的A/D变换器8的键输入的例子。
图11是表示包括A/D变换器的现有的单片微计算机的电路图，在图中，5是电阻，6a～6d是开关。此外，在单片微计算机1中，7是模拟输入端子，8是A/D变换器，9是A/D变换开始请求信号，10是数据总线，11是A/D变换结束信号。
在该电路中，在开关6a～6d间设置电阻5，通过将各开关6a～6d的操作产生的模拟输入信号的电平差异经模拟输入端子7由A/D变换器8变换成数字值，来判别导通的开关6a～6d。
这种情况下，A/D变换开始请求信号9周期性地从中央运算处理装置(CPU)被送至A/D变换器8，A/D变换结束信号11周期性地从CPU被送至A/D变换器8，A/D变换器8按照各A/D变换开始请求信号9的输入来开始A/D变换操作而与模拟输入信号的输入无关，并按照各A/D变换结束信号11的输入来结束A/D变换操作。A/D变换后的数字值通过数据总线10被送至CPU。
在以上那样构成的输入电路中，一个模拟输入端子7上可连接识别的开关数取决于A/D变换器8的分辨率，在8位A/D变换器的情况下，理论上可以判别256个开关输入。
现有的单片微计算机如以上那样构成，所以在使用A/D变换器8进行键输入的输入电路中，只有获得模拟输入信号的A/D变换结果后，才可以判别有无模拟输入信号和开关输入。因此，A/D变换器8因周期性地从CPU接收A/D变换开始请求信号9而必须始终监视来自模拟输入端子7的模拟输入信号，需要始终或间歇地持续进行操作。因此，产生A/D变换开始请求信号9的CPU为了使A/D变换器8始终或间歇地工作，需要始终工作，在该CPU和定时器等中产生消耗电力。
此外，在使用图11所示的A/D变换器8进行键输入的输入电路中，设置多个模拟输入端子7，在从这些多个模拟输入端子7中分别输入模拟输入信号的情况下，不能瞬间判断从哪个模拟输入端子7输入了有效的模拟输入信号。即，需要循环来自所有模拟输入端子7的模拟输入信号并进行A/D变换，在其值的判断上需要的时间最短也达到
(模拟输入端子数)×(A/D变换时间+变换值的判定处理时间)。
于是，图9所示的键矩阵的输入电路在端子数少的单片微计算机1有不能充分提供输入输出端子的情况。此外，尽管图11所示的A/D变换器8的输入电路可以消除其输入输出端子数的课题，但存在需要在A/D变换器8的操作上消耗电力的课题。
                     发明内容
本发明是考虑了上述课题的发明，目的在于提供一种带有A/D变换器的单片微计算机，可以无错、迅速地以低消耗电力来识别由一个模拟输入端子或多个模拟输入端子之一接收的模拟输入信号。
根据本发明，单片微计算机包括：模拟输入端子，接收模拟输入信号；A/D变换开始请求产生电路，按照该模拟输入端子接收的所述模拟输入信号来产生A/D变换开始请求信号；以及A/D变换器，按照该A/D变换开始请求产生电路产生所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由所述模拟输入端子接收的所述模拟输入信号来生成数字数据。
此外，根据本发明，以模拟输入信号为有效的电平作为条件，A/D变换开始请求产生电路按照模拟输入信号来产生A/D变换开始请求信号。
根据本发明，单片微计算机包括：多个模拟输入端子，分别接收模拟输入信号；多个A/D变换开始请求产生电路，分别对应于该多个模拟输入端子，按照由对应的模拟输入端子接收的所述模拟输入信号来分别产生A/D变换开始请求信号；多个模拟输入选择电路，检测由所述多个A/D变换开始请求产生电路中关注的A/D变换开始请求产生电路产生的A/D变换开始请求信号，指定与所述关注的A/D变换开始请求产生电路对应的模拟输入端子，输出由该指定的模拟输入端子接收的模拟输入信号；以及A/D变换器，按照由所述关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由从所述模拟输入选择电路输出的所述模拟输入信号来生成数字数据。
此外，根据本发明，关注的A/D变换开始请求产生电路以对应的模拟输入端子接收的模拟输入信号为有效的电平作为条件，按照模拟输入信号来产生A/D变换开始请求信号。
此外，根据本发明，多个A/D变换开始请求产生电路分别设定优先顺序，在两个以上的模拟输入端子同时接收到两个以上的模拟输入信号的情况下，在与该两个以上的模拟输入端子有关的两个以上的A/D变换开始请求产生电路中，仅从具有最高优先顺序的指定的A/D变换开始请求产生电路中产生A/D变换开始请求信号，将该A/D变换开始请求信号作为由关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号送至A/D变换器。
此外，根据本发明，指定的A/D变换开始请求产生电路禁止从除了指定的A/D变换开始请求产生电路以外的两个以上的A/D变换开始请求产生电路产生的A/D变换开始请求信号。
此外，根据本发明，在模拟输入端子接收的模拟输入信号中指定的模拟输入信号最先被指定的A/D变换开始请求产生电路的有关模拟输入端子接收的情况下，在多个A/D变换开始请求产生电路中仅从指定的A/D变换开始请求产生电路产生A/D变换开始请求信号，将该A/D变换开始请求信号作为由关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号送至A/D变换器。
此外，根据本发明，指定的A/D变换开始请求产生电路禁止从该指定的A/D变换开始请求产生电路以外的其他A/D变换开始请求产生电路产生A/D变换开始请求信号。
此外，根据本发明，在由包含关注的A/D变换开始请求产生电路的两个以上的A/D变换开始请求产生电路同时产生包含由关注的A/D变换开始请求产生电路产生的A/D变换开始请求信号的两个以上的A/D变换开始请求信号的情况下，模拟输入选择电路断开从关注的A/D变换开始请求产生电路向A/D变换器的A/D变换开始请求信号。
此外，根据本发明，模拟输入选择电路输出表示与关注的A/D变换开始请求产生电路对应的模拟输入端子的二进制数据。
此外，根据本发明，包括输入电路控制寄存器，禁止关注的A/D变换开始请求产生电路以外的A/D变换开始请求产生电路产生A/D变换开始请求信号。
                     附图说明
图1是表示本发明实施例1的一个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图2是表示本发明实施例1的单片微计算机和单片微计算机的模拟输入端子上连接的外部电路的电路图。
图3是表示本发明实施例2的多个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图4是表示本发明实施例3的多个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图5是表示本发明实施例3的第1实施形态的多个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图6是表示表示本发明实施例3的第2实施形态的多个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图7是表示本发明实施例4的多个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图8是表示本发明实施例5的多个模拟输入端子上连接的带有A/D变换器的单片微计算机的构成图。
图9是表示包括键矩阵的输入电路的现有的单片微计算机的电路图。
图10是表示包括键矩阵的输入电路的现有的单片微计算机操作的定时图。
图11是表示包括A/D变换器的现有的单片微计算机的电路图。
                    具体实施方式
以下，参照附图来说明本发明的实施例。
实施例1
图1是表示本发明实施例1的连接在一个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在图中，20是单片微计算机，7是接收电平比H电平低的模拟输入信号的模拟输入端子，21是A/D变换开始请求产生电路，判定从模拟输入端子7输入的模拟输入信号是否是具有有效的电平的有效信号，按照判定是有效信号的模拟输入信号来产生A/D变换开始请求信号，22是通过由A/D变换开始请求产生电路21产生的A/D变换开始请求信号的信号线。8是A/D变换器，该A/D变换器按照通过信号线22传送的A/D变换开始请求信号，将从模拟输入端子7输入的模拟输入信号A/D变换为数字数据DD，11是结束A/D变换器8的A/D变换时从A/D变换器8向单片微计算机20的CPU(未图示)通知A/D变换结束信号ADF的信号线。10是CPU按照A/D变换结束信号ADF来读出由A/D变换器8进行了A/D变换所得的数字数据DD的数据总线。
图2是表示连接在本发明实施例1的单片微计算机和单片微计算机的模拟输入端子上的外部电路的电路图，在图中，5是电阻，6a～6d是开关。为了简化说明，将Vss电平设定为0V。
再有，假设A/D变换开始请求产生电路21将0.6×Vcc电平以下的电压电平看作为有效信号。即使接收从模拟输入端子7输入的模拟输入信号，在从A/D变换开始请求产生电路21接收A/D变换开始请求信号之前，A/D变换器8也不操作。此外，A/D变换结束信号11是表示A/D变换器8的A/D变换结束的标记，单片微计算机20判断有无该信号，进行用于读出数字数据DD的中断等分支处理。
下面说明操作。
在图2所示的电路中，在开关6a导通的情况下，模拟输入端子7的输入电压(Vin)按
Vin＝Vcc×4/6
≈0.66Vcc
所示的电压来提供。这种情况下，在A/D变换开始请求产生电路21的阈值以上，所以A/D变换开始请求产生电路21不产生作为无意义电平的A/D变换开始请求信号，A/D变换器8不工作。
另一方面，在开关6b导通的情况下，模拟输入端子7的输入电压按
Vin＝Vcc×2/4
＝0.5Vcc
所示的电压来提供。这种情况下，在A/D变换开始请求产生电路21的阈值以下，所以A/D变换开始请求产生电路21产生有效的电平的A/D变换开始请求信号，通过信号线22传送到A/D变换器8。
A/D变换器8按照A/D变换开始请求信号来操作，对从模拟输入端子7输入的模拟输入信号进行A/D变换。此外，中央运算处理装置(CPU；未图示)接收来自A/D变换器8产生的A/D变换结束信号，通过数据总线10读出A/D变换结果。
在开关6c或开关6d导通的情况下，与开关6b同样，由于低于A/D变换开始请求产生电路21的阈值，所以A/D变换开始请求产生电路21也产生有效的电平的A/D变换开始请求信号。此时，模拟输入端子7上施加的输入电压在每个导通的开关上有所不同，所以单片微计算机20可以通过A/D变换器8的A/D变换结果来判断哪个开关导通。
在本实施例中，将开关6a的模拟输入信号判断为无意义的信号，不将数字数据传送到CPU。开关6a例如是音乐再现装置的再现快速进给开关。在该装置中，在不进行再现操作时，再现快速进给操作的命令无效。因此，例如用户不进行再现操作时，即使对再现快速进给开关6a进行操作，该开关操作在该装置中被忽略。另一方面，在该装置处于再现操作状态的情况下，将A/D变换开始请求产生电路21的操作停止，单片微计算机20的功能与图11所示的现有的单片微计算机1一致。因此，如果用户在再现操作中操作开关6a，则开关6a的模拟输入信号由A/D变换器8变换成数字数据，根据该数字数据，进行再现快速进给操作。
再有，A/D变换开始请求产生电路21在模拟输入信号的电平为规定的阈值以下的情况下产生A/D变换开始请求信号，而也可以在模拟输入信号的电平为规定的阈值以上的情况下产生A/D变换开始请求信号，这种情况下，可以通过将外部电路的Vcc连接端连接到Vss，将Vss连接端连接到Vcc来实现。
如上所述，根据本实施例1，如果在A/D变换开始请求产生电路21中不进行A/D变换，则响应从模拟输入端子7输入的模拟输入信号，仅输出A/D变换开始请求信号。因此，A/D变换开始请求产生电路21中的电力消耗非常少。此外，A/D变换器8按照模拟输入信号在接收到由A/D变换开始请求产生电路21产生的A/D变换开始请求信号后才开始工作。如果模拟输入信号被变换为数字数据，则A/D变换器8的操作立即停止。因此，A/D变换器8不必为了等待用模拟输入端子7接收的模拟输入信号而处于工作状态，所以能够极大地降低A/D变换器8中的电力消耗。此外，A/D变换器8不必为了等待模拟输入信号而处于工作状态，所以不以A/D变换器8的操作控制为目的的信号也不必从CPU传送到A/D变换器8。因此，CPU和时钟不必为了控制A/D变换器8而进行操作，CPU仅在从A/D变换器8接收数字数据时才进行操作。因此，可以使单片微计算机20的A/D变换器8、A/D变换开始请求产生电路21、时钟及CPU实现消耗电力低。
此外，在模拟输入端子7接收无意义电平的模拟输入信号时，A/D变换开始请求产生电路21不将A/D变换开始请求信号传送到A/D变换器8，所以A/D变换器8不为了无意义电平的模拟输入信号而操作。此外，CPU也不必为了接收与无意义电平的模拟输入信号对应的数字数据而操作。因此，可以使单片微计算机20的A/D变换器8、时钟及CPU进一步实现消耗电力低。
实施例2
图3是表示本发明实施例2的连接在多个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在图中，7a～7c是模拟输入端子，21a～21c是A/D变换开始请求产生电路，该A/D变换开始请求产生电路与模拟输入端子7a～7c对应设置，判定从对应的模拟输入端子7a～7c输入的模拟输入信号是否是具有有效的电平的有效信号，如果是有效信号，则按照判定的模拟输入信号来产生设定为H电平的A/D变换开始请求信号，22a～22c是通过由A/D变换开始请求产生电路产生的A/D变换开始请求信号的信号线，23是逻辑和电路，该电路在A/D变换开始请求信号可至少通过一条信号线22a～22c来传送的情况下，输出A/D变换开始请求信号。
24是模拟输入选择电路，该电路检测多个A/D变换开始请求产生电路21a～21c中的A/D变换开始请求信号，指定产生了A/D变换开始请求信号的与A/D变换开始请求产生电路对应的模拟输入端子，选择从该指定的模拟输入端子输入的模拟输入信号并输出到A/D变换器8。其他结构与图1相同。
再有，假设A/D变换开始请求产生电路21a～21c将0.6×Vcc电平以下的电压电平看作为有效信号。此外，A/D变换结束信号11是表示A/D变换结束的标记，单片微计算机20判断该信号的有无来进行中断等分支处理。
下面说明操作。
在该电路中，在从模拟输入端子7a～7c输入的模拟输入信号的电平低于A/D变换开始请求产生电路21a～21c的阈值的情况下，A/D变换开始请求产生电路21a～21c的哪一个都不产生A/D变换开始请求信号，所以A/D变换器8不工作。
另一方面，在从模拟输入端子7a～7c输入的模拟输入信号中某一个电平低于A/D变换开始请求产生电路21a～21c的阈值的情况下，从对应的A/D变换开始请求产生电路通过逻辑和电路23向A/D变换器8供给A/D变换开始请求信号。此时，模拟输入选择电路24选择与产生了该A/D变换开始请求信号的A/D变换开始请求产生电路对应的模拟输入端子输入的模拟输入信号，并输出到A/D变换器8，A/D变换器8对该模拟输入信号进行A/D变换。
此外，CPU接收A/D变换器8产生的A/D变换结束信号11，通过数据总线10可以读出A/D变换结果。
以下，说明对模拟输入端子7a输入了有效的电平的模拟输入信号的情况的具体例。
在从模拟输入端子7a输入了有效的电平的模拟输入信号的情况下，A/D变换开始请求产生电路21a向A/D变换开始请求信号线22a产生A/D变换开始请求信号。如果该信号为”H”电平，则逻辑和电路23通过A/D变换开始请求信号线22向A/D变换器8供给”H”电平的A/D变换开始请求信号。模拟输入选择电路24根据A/D变换开始请求信号，选择输出输入了有效的电平的模拟输入信号，这种情况下，根据从A/D变换开始请求产生电路21a供给的A/D变换开始请求信号，选择从模拟输入端子7a输入的模拟输入信号并输出到A/D变换器8。
A/D变换器8按照通过逻辑和电路23供给的A/D变换开始请求信号，对通过模拟输入选择电路24选择的从模拟输入端子7a输入的模拟输入信号进行A/D变换。CPU接收A/D变换器8产生的A/D变换结束信号11，通过数据总线10可以读出A/D变换结果。
再有，A/D变换开始请求产生电路21a～21c也可以在模拟输入信号的电平为规定的阈值以上的情况下产生A/D变换开始请求信号。
如上所述，根据本实施例2，如果有效的电平的模拟输入信号被多个模拟输入端子7a～7c的某一个接收，则接收到模拟输入信号的模拟输入端子7a～7c通过模拟输入选择电路24被正确地指定，模拟输入信号从指定的模拟输入端子7a～7c传送到A/D变换器8，按照模拟输入信号将A/D变换开始请求信号传送到A/D变换器8。因此，即使有多个模拟输入端子7a～7c，也可正确地指定接收了有效的电平的模拟输入信号的模拟输入端子7a～7c，将模拟输入信号可靠地变换为数字数据。
与第1实施例同样，可以使采用A/D变换器8的外部开关输入的应用设备消耗功率低。
在本实施例2中，接收到模拟输入信号的模拟输入端子7a～7c例如根据表示模拟输入信号的电平的数字数据而被CPU识别。
实施例3
在实施例2中，多个模拟输入信号分别由模拟输入端子7a～7c接收。但是，在实施例3中，多个模拟输入信号被模拟输入端子7a～7c同时接收。
图4是表示本发明实施例3的连接在多个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在图4中，21d是优选顺序最高的A/D变换开始请求产生电路，该A/D变换开始请求产生电路对应于模拟输入端子7a而设置，判定从对应的模拟输入端子7a输入的模拟输入信号是否是具有有效电平的有效信号，如果是有效的信号，则按照判定的模拟输入信号来产生设定为H电平的A/D变换开始请求信号，将A/D变换开始请求信号输出到逻辑和电路23，将A/D变换开始请求信号作为信号产生禁止信号传送到其他A/D变换开始请求产生电路。21e是优选顺序中间的A/D变换开始请求产生电路，该A/D变换开始请求产生电路对应于模拟输入端子7b而设置，判定从对应的模拟输入端子7b输入的模拟输入信号是否是具有有效电平的有效信号，在不接收信号产生禁止信号的情况下，如果是有效的信号，则按照判定的模拟输入信号来产生设定为H电平的A/D变换开始请求信号，将A/D变换开始请求信号输出到逻辑和电路23，将A/D变换开始请求信号作为信号产生禁止信号传送到A/D变换开始请求产生电路21d以外的其他A/D变换开始请求产生电路。21f是优选顺序低的A/D变换开始请求产生电路，该A/D变换开始请求产生电路对应于模拟输入端子7c而设置，判定从对应的模拟输入端子7c输入的模拟输入信号是否是具有有效电平的有效信号，在不接收信号产生禁止信号的情况下，如果是有效的信号，则按照判定的模拟输入信号来产生设定为H电平的A/D变换开始请求信号，将A/D变换开始请求信号输出到逻辑和电路23。其他结构与图3相同。
下面说明操作。
在模拟输入端子7a、7c上同时输入有效电平的模拟输入信号的情况下，A/D变换开始请求产生电路21d产生A/D变换开始请求信号，A/D变换开始请求信号作为信号生成禁止信号被输出到A/D变换开始请求产生电路21e、21f。因此，禁止A/D变换开始请求产生电路21f产生A/D变换开始请求信号，所以由模拟输入选择电路24根据从A/D变换开始请求产生电路21d供给的A/D变换开始请求信号，仅选择从模拟输入端子7a输入的模拟输入信号并输出到A/D变换器8。
此外，同样在模拟输入端子7b、7c上同时接收有效电平的模拟输入信号的情况下，A/D变换开始请求产生电路21e产生A/D变换开始请求信号，A/D变换开始请求信号作为信号生成禁止信号被输出到A/D变换开始请求产生电路21f。因此，禁止A/D变换开始请求产生电路21f产生A/D变换开始请求信号，所以由模拟输入选择电路24根据从A/D变换开始请求产生电路21e供给的A/D变换开始请求信号，仅选择从模拟输入端子7b输入的模拟输入信号并输出到A/D变换器8。
而且，在模拟输入端子7a～7c上同时输入有效电平的模拟输入信号的情况下，A/D变换开始请求产生电路21d产生A/D变换开始请求信号，A/D变换开始请求信号作为信号生成禁止信号被输出到A/D变换开始请求产生电路21e、21f。因此，禁止A/D变换开始请求产生电路21e、21f产生A/D变换开始请求信号，所以由模拟输入选择电路24根据从A/D变换开始请求产生电路21d供给的A/D变换开始请求信号，仅选择从模拟输入端子7a输入的模拟输入信号并输出到A/D变换器8。
即，在这些A/D变换开始请求产生电路21d～21f中，分别设定优先顺序(在图4中为21d、21e、21f的顺序)，在两个以上的A/D变换开始请求产生电路满足了A/D变换开始请求信号的产生条件的情况下，仅许可从两个以上的这些A/D变换开始请求产生电路中优先顺序最高的A/D变换开始请求产生电路产生A/D变换开始请求信号。分别输入到模拟输入端子7a～7c的模拟输入信号是按模拟输入端子(7a、7b、7c)的顺序进行优先的信号。
如上所述，根据本实施例3，即使在多个模拟输入端子7a～7c上同时输入有效电平的模拟输入信号的情况下，通过在模拟输入端子7a～7c上设置优先顺序，可以没有错误识别地进行A/D变换。
图5是表示本发明实施例3的连接在第1实施形态的多个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在实施例3的第1实施形态中，与实施例2同样，多个模拟输入信号被模拟输入端子7a～7c分别接收。
在图5中，21g～21i是A/D变换开始请求产生电路，该A/D变换开始请求产生电路与模拟输入端子7a～7c对应设置，判定从对应的模拟输入端子输入的模拟输入信号是否是具有有效电平的有效信号，在不接收信号产生禁止信号的情况下，如果是有效的信号，则按照判定的模拟输入信号来产生设定为H电平的A/D变换开始请求信号，将A/D变换开始请求信号输出到逻辑和电路23，将A/D变换开始请求信号作为信号产生禁止信号传送到其他A/D变换开始请求产生电路。
图5是使最早输入了有效电平的模拟输入信号的模拟输入端子优先的图，由各个A/D变换开始请求产生电路21g～21i产生的A/D变换开始请求信号作为A/D变换禁止信号送至其他A/D变换开始请求产生电路，禁止其他A/D变换开始请求产生电路产生A/D变换开始请求信号。因此，模拟输入选择电路24根据从最早输入有效电平的模拟输入信号的A/D变换开始请求产生电路供给的A/D变换开始请求信号，仅选择从该对应的模拟输入端子输入的模拟输入信号并输出到A/D变换器8，变换为数字数据，传送到单片微计算机的CPU。在将数字数据传送到单片微计算机的CPU后，停止发送对其他A/D变换开始请求产生电路的A/D变换禁止信号。
即，这些A/D变换开始请求产生电路21g～21i在分别最早满足A/D变换开始请求信号的产生条件的情况下，在满足该产生条件的期间产生A/D变换开始请求信号，同时禁止产生其他A/D变换开始请求产生电路的A/D变换开始请求信号。
如上所述，根据本实施例3的第1实施形态，可以没有错误识别地进行A/D变换。
在本实施例3的一实施形态中，在将数字数据送至单片微计算机的CPU后，停止对其他A/D变换开始请求产生电路发送A/D变换禁止信号，但也可以继续对其他A/D变换开始请求产生电路发送A/D变换禁止信号。这种情况下，不生成与其他A/D变换开始请求产生电路有关的数字数据。此外，也可以仅在规定的期间内继续对其他A/D变换开始请求产生电路发送A/D变换禁止信号。
图6是表示本发明实施例3的第2实施形态的连接在多个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在实施例3的第2实施形态中，多个模拟输入信号同时或分别被模拟输入端子7a～7c接收。
在图6中，24a是模拟输入选择电路，该电路选择从与多个A/D变换开始请求产生电路21a～21c中产生了A/D变换开始请求信号的A/D变换开始请求产生电路对应的模拟输入端子输入的模拟输入信号，并输出到A/D变换器8。再有，该模拟输入选择电路24a在多个A/D变换开始请求产生电路21a～21c中从两个以上的A/D变换开始请求产生电路同时产生A/D变换开始请求信号的情况下，产生L电平的A/D变换开始调解信号，而在从一个A/D变换开始请求产生电路产生A/D变换开始请求信号的情况下，产生H电平的A/D变换许可信号。25是通过A/D变换开始调解信号或A/D变换许可信号的信号线，26是逻辑积电路，该电路获得从逻辑和电路23输出的A/D变换开始请求信号和A/D变换开始调解信号或A/D变换许可信号的逻辑积。
图6是在将模拟输入选择电路24a的输入确定为一个以前，使A/D变换器8的A/D变换开始延迟的图，模拟输入选择电路24a在同时供给两个以上的A/D变换开始请求信号的情况下，产生“L”电平的A/D变换开始调解信号。从逻辑和电路23输出的A/D变换开始请求信号为“H”电平，所以通过逻辑积电路26可以断开对A/D变换器8供给该A/D变换开始请求信号。如果A/D变换开始请求信号的多重发生被解消，则模拟输入选择电路24a产生H电平的A/D变换许可信号，许可对A/D变换器8供给A/D变换开始请求信号。
如上所述，根据本实施例3的另一实施形态，在由两个以上的模拟输入端子同时接收模拟输入信号，从多个A/D变换开始请求产生电路21a～21c中两个以上的A/D变换开始请求产生电路同时产生A/D变换开始请求信号的情况下，不使A/D变换器8工作，仅在由一个模拟输入端子接收模拟输入信号，从一个A/D变换开始请求产生电路21a～21c产生A/D变换开始请求信号的情况下，A/D变换器8才工作，所以可以不错误识别地进行A/D变换。
实施例4
在实施例2中，不将接收了有关数字数据的模拟输入信号的模拟输入端子的信息传送到CPU，所以CPU例如根据表示模拟输入信号电平的数字数据来识别接收到模拟输入信号的模拟输入端子7a～7c。但是，在由多个模拟输入端子分别接收具有相同电平的多个模拟输入信号的情况下，CPU不能识别当前接收的一个模拟输入信号是由哪个模拟输入端子接收的。因此，在实施例4中，即使由多个模拟输入端子分别接收具有相同电平的多个模拟输入信号，CPU也可识别当前接收的一个模拟输入信号是由哪个模拟输入端子接收的。
图7是表示本发明实施例4的连接在多个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在图中，24b是模拟输入选择电路，该电路检测多个A/D变换开始请求产生电路21a～21c中的A/D变换开始请求信号，指定与产生A/D变换开始请求信号的A/D变换开始请求产生电路对应的模拟输入端子，选择从该指定的模拟输入端子输入的模拟输入信号并输出到A/D变换器8，输出表示指定的模拟输入端子的二进制数据。28是将表示模拟输入选择电路24b指定的模拟输入端子的二进制数据传送到CPU的数据总线。
其他结构与图3相同。
下面说明操作。
将A/D变换开始请求信号从A/D变换开始请求产生电路21a～21c供给到模拟输入选择电路24b。在本实施例4的模拟输入选择电路24b中，可以从数据总线28读出有无产生与A/D变换开始请求产生电路21a～21c分别对应的A/D变换开始请求信号。在从A/D变换开始请求产生电路21a～21c产生A/D变换开始请求信号的情况下，输出“H”电平，所以从模拟输入选择电路24b中可以对应于各A/D变换开始请求产生电路21a～21c用“H”、“L”电平的二进制数据读出有无产生A/D变换开始请求信号。
如上所述，根据本实施例4，即使在从多个模拟输入端子7a～7c输入多个模拟输入信号的情况下，也可以瞬间判断从哪个模拟输入端子7a～7c输入了有效电平的模拟输入信号，并且即使例如是外部开关对多个模拟输入端子7a～7c输入相同电平的结构，也可以不错误识别地进行A/D变换。
实施例5
在实施例2中，将无论哪个模拟输入端子接收的模拟输入信号都进行A/D变换。但是，存在不需要由指定的模拟输入端子接收的模拟输入信号的情况。在实施例5中，预先指定的模拟输入端子要接收的模拟输入信号不进行A/D变换。
图8是表示本发明实施例5的连接在多个模拟输入端子上的带有A/D变换器的单片微计算机的构成图，在图中，21j～21l是A/D变换开始请求产生电路，该A/D变换开始请求产生电路对应于模拟输入端子7a～7c来设置，用许可端子ENBL接收H电平的操作许可信号或L电平的操作禁止信号，在接收了操作许可信号的情况下，判定从对应的模拟输入端子7a～7c输入的模拟输入信号是否是具有有效电平的有效信号，如果是有效的信号，则按照判定的模拟输入信号来产生设定为H电平的A/D变换开始请求信号，27是输入电路控制寄存器，该输入电路控制寄存器将操作许可信号或操作禁止信号传送到各A/D变换开始请求产生电路21j～21l的许可端子ENBL。29是信号线，该信号线将输入电路控制寄存器27设定的向各A/D变换开始请求产生电路传送的操作许可信号或操作禁止信号的用于操作设定的二进制数据从CPU传送到输入电路控制寄存器27。
其他结构与图3相同。
下面说明操作。
输入电路控制寄存器27根据其设定来允许或禁止各A/D变换开始请求产生电路21j～21l的操作。在输入电路控制寄存器27中，设定与各A/D变换开始请求产生电路21j～21l对应的“H”、“L”电平的二进制数据，允许与设定的”H”电平对应的A/D变换开始请求产生电路的操作，而禁止与设定的“L”电平对应的A/D变换开始请求产生电路的操作。
如上所述，根据本实施例5，在使来自期望的模拟输入端子7a～7c的模拟输入信号无效的情况下，通过不是对A/D变换结果的处理，而是禁止A/D变换开始请求产生电路21j～21l的操作，从而不需要操作A/D变换器8，可以使消耗电力低。
如上所述，根据本发明，形成以下结构，包括：模拟输入端子，接收模拟输入信号；A/D变换开始请求产生电路，按照该模拟输入端子接收的所述模拟输入信号来产生A/D变换开始请求信号；以及A/D变换器，按照该A/D变换开始请求产生电路产生所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由所述模拟输入端子接收的所述模拟输入信号来生成数字数据，所以不通过中央运算处理装置的控制来使A/D变换器工作，具有无错、迅速地以低消耗电力来识别由一个模拟输入端子接收的模拟输入信号的效果。
根据本发明，形成以下结构：以模拟输入信号为有效的电平作为条件，A/D变换开始请求产生电路按照模拟输入信号来产生A/D变换开始请求信号，所以对于无效的模拟输入信号，A/D变换器不进行操作，从而具有可以进一步降低A/D变换器、A/D变换开始请求产生电路、CPU及时钟的消耗电力的效果。
根据本发明，形成以下结构，包括：多个模拟输入端子，分别接收模拟输入信号；多个A/D变换开始请求产生电路，分别对应于该多个模拟输入端子，按照由对应的模拟输入端子接收的所述模拟输入信号来分别产生A/D变换开始请求信号；多个模拟输入选择电路，检测由所述多个A/D变换开始请求产生电路中关注的A/D变换开始请求产生电路产生的A/D变换开始请求信号，指定与所述关注的A/D变换开始请求产生电路对应的模拟输入端子，输出由该指定的模拟输入端子接收的模拟输入信号；以及A/D变换器，按照由所述关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由从所述模拟输入选择电路输出的所述模拟输入信号来生成数字数据的结构，所以不通过中央运算处理装置的控制来使A/D变换器工作，具有无错、迅速地以低消耗电力来识别由一个模拟输入端子接收的模拟输入信号的效果。
根据本发明，形成以下结构：关注的A/D变换开始请求产生电路以对应的模拟输入端子接收的模拟输入信号为有效的电平作为条件，按照模拟输入信号来产生A/D变换开始请求信号，所以对于无效的模拟输入信号，A/D变换器不进行操作，从而具有可以进一步降低A/D变换器、A/D变换开始请求产生电路、CPU及时钟的消耗电力的效果。
根据本发明，形成以下结构：多个A/D变换开始请求产生电路分别设定优先顺序，在两个以上的模拟输入端子同时接收到两个以上的模拟输入信号的情况下，在与该两个以上的模拟输入端子有关的两个以上的A/D变换开始请求产生电路中，仅从具有最高优先顺序的指定的A/D变换开始请求产生电路中产生A/D变换开始请求信号，将该A/D变换开始请求信号作为由关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号送至A/D变换器，所以即使由两个以上的模拟输入端子同时接收两个以上的模拟输入信号，也可将由指定的A/D变换开始请求产生电路的模拟输入端子接收的模拟输入信号可靠地变换为数字数据。
根据本发明，形成指定的A/D变换开始请求产生电路禁止从除了指定的A/D变换开始请求产生电路以外的两个以上的A/D变换开始请求产生电路产生的A/D变换开始请求信号的结构，所以具有可以可靠地忽略由除了指定的A/D变换开始请求产生电路以外的两个以上的A/D变换开始请求产生电路的模拟输入端子接收的模拟输入信号的效果。
根据本发明，形成以下结构：在模拟输入端子接收的模拟输入信号中指定的模拟输入信号最先被指定的A/D变换开始请求产生电路的有关模拟输入端子接收的情况下，在多个A/D变换开始请求产生电路中仅从指定的A/D变换开始请求产生电路产生A/D变换开始请求信号，将该A/D变换开始请求信号作为由关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号送至A/D变换器，所以具有可将由指定的A/D变换开始请求产生电路的模拟输入端子接收的模拟输入信号可靠地变换为数字数据的效果。
根据本发明，形成指定的A/D变换开始请求产生电路禁止从该指定的A/D变换开始请求产生电路以外的其他A/D变换开始请求产生电路产生A/D变换开始请求信号的结构，所以具有可以可靠地忽略由除了指定的A/D变换开始请求产生电路以外的两个以上的A/D变换开始请求产生电路的模拟输入端子接收的模拟输入信号的效果。
根据本发明，形成以下结构：在由包含关注的A/D变换开始请求产生电路的两个以上的A/D变换开始请求产生电路同时产生包含由关注的A/D变换开始请求产生电路产生的A/D变换开始请求信号的两个以上的A/D变换开始请求信号的情况下，模拟输入选择电路断开从关注的A/D变换开始请求产生电路向A/D变换器的A/D变换开始请求信号，所以具有没有错误识别、将关注的A/D变换开始请求产生电路的模拟输入端子接收的模拟输入信号可靠地进行A/D变换的效果。
根据本发明，形成以下结构：模拟输入选择电路输出表示与关注的A/D变换开始请求产生电路对应的模拟输入端子的二进制数据，所以具有即使例如由多个模拟输入端子分别接收同一电平的多个模拟输入信号，也可以瞬间识别与关注的A/D变换开始请求产生电路对应的模拟输入端子的效果。
根据本发明，形成以下结构：包括输入电路控制寄存器，禁止关注的A/D变换开始请求产生电路以外的A/D变换开始请求产生电路产生A/D变换开始请求信号，因而A/D变换器对于该模拟输入端子接收的模拟输入信号不进行操作，所以具有可以进一步降低消耗电力的效果。

Claims (11)

1.一种单片微计算机，包括：
模拟输入端子，接收模拟输入信号；
A/D变换开始请求产生电路，按照该模拟输入端子接收的所述模拟输入信号来产生A/D变换开始请求信号；以及
A/D变换器，按照该A/D变换开始请求产生电路产生所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由所述模拟输入端子接收的所述模拟输入信号来生成数字数据。
2.如权利要求1所述的单片微计算机，其特征在于，以模拟输入信号为有效的电平作为条件，A/D变换开始请求产生电路按照模拟输入信号来产生A/D变换开始请求信号。
3.一种单片微计算机，包括：
多个模拟输入端子，分别接收模拟输入信号；
多个A/D变换开始请求产生电路，分别对应于该多个模拟输入端子，按照由对应的模拟输入端子接收的所述模拟输入信号来分别产生A/D变换开始请求信号；
多个模拟输入选择电路，检测由所述多个A/D变换开始请求产生电路中关注的A/D变换开始请求产生电路产生的A/D变换开始请求信号，指定与所述关注的A/D变换开始请求产生电路对应的模拟输入端子，输出由该指定的模拟输入端子接收的模拟输入信号；以及
A/D变换器，按照由所述关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号来开始A/D变换，在该A/D变换中由从所述模拟输入选择电路输出的所述模拟输入信号来生成数字数据。
4.如权利要求3所述的单片微计算机，其特征在于，关注的A/D变换开始请求产生电路以对应的模拟输入端子接收的模拟输入信号为有效的电平作为条件，按照模拟输入信号来产生A/D变换开始请求信号。
5.如权利要求3所述的单片微计算机，其特征在于，多个A/D变换开始请求产生电路分别设定优先顺序，在两个以上的模拟输入端子同时接收到模拟输入信号的情况下，在与该两个以上的模拟输入端子有关的两个以上的A/D变换开始请求产生电路中，仅从具有最高优先顺序的指定的A/D变换开始请求产生电路中产生A/D变换开始请求信号，将该A/D变换开始请求信号作为由关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号送至A/D变换器。
6.如权利要求5所述的单片微计算机，其特征在于，指定的A/D变换开始请求产生电路禁止从除了指定的A/D变换开始请求产生电路以外的两个以上的A/D变换开始请求产生电路产生的A/D变换开始请求信号。
7.如权利要求3所述的单片微计算机，其特征在于，在模拟输入端子接收的模拟输入信号中指定的模拟输入信号最先被指定的A/D变换开始请求产生电路的有关模拟输入端子接收的情况下，在多个A/D变换开始请求产生电路中仅从指定的A/D变换开始请求产生电路产生A/D变换开始请求信号，将该A/D变换开始请求信号作为由关注的A/D变换开始请求产生电路产生的所述A/D变换开始请求信号送至A/D变换器。
8.如权利要求7所述的单片微计算机，其特征在于，指定的A/D变换开始请求产生电路禁止从该指定的A/D变换开始请求产生电路以外的其他A/D变换开始请求产生电路产生A/D变换开始请求信号。
9.如权利要求3所述的单片微计算机，其特征在于，在由包含关注的A/D变换开始请求产生电路的两个以上的A/D变换开始请求产生电路同时产生包含由关注的A/D变换开始请求产生电路产生的A/D变换开始请求信号的两个以上的A/D变换开始请求信号的情况下，模拟输入选择电路断开从关注的A/D变换开始请求产生电路向A/D变换器的A/D变换开始请求信号。
10.如权利要求3所述的单片微计算机，其特征在于，模拟输入选择电路输出表示与关注的A/D变换开始请求产生电路对应的模拟输入端子的二进制数据。
11.如权利要求3所述的单片微计算机，其特征在于，包括输入电路控制寄存器，禁止关注的A/D变换开始请求产生电路以外的A/D变换开始请求产生电路产生A/D变换开始请求信号。
CNB021206244A 2001-06-27 2002-05-27 带有模/数变换器的单片微计算机 Expired - Fee Related CN1249603C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP195008/01 2001-06-27
JP2001195008A JP4726337B2 (ja) 2001-06-27 2001-06-27 ワンチップマイクロコンピュータ
JP195008/2001 2001-06-27

Publications (2)

Publication Number Publication Date
CN1393796A CN1393796A (zh) 2003-01-29
CN1249603C true CN1249603C (zh) 2006-04-05

Family

ID=19033052

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021206244A Expired - Fee Related CN1249603C (zh) 2001-06-27 2002-05-27 带有模/数变换器的单片微计算机

Country Status (6)

Country Link
US (1) US6839014B2 (zh)
JP (1) JP4726337B2 (zh)
KR (1) KR100445493B1 (zh)
CN (1) CN1249603C (zh)
DE (1) DE10223527A1 (zh)
TW (1) TW591508B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738200B2 (en) * 2006-05-01 2010-06-15 Agere Systems Inc. Systems and methods for estimating time corresponding to peak signal amplitude
US7420498B2 (en) * 2006-11-22 2008-09-02 Infineon Technologies Ag Signal converter performing a role
JP4941056B2 (ja) * 2007-03-30 2012-05-30 富士通セミコンダクター株式会社 アナログ信号処理回路および集積回路
KR101503684B1 (ko) * 2007-06-18 2015-03-19 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
DE102007031529B4 (de) * 2007-07-06 2010-07-22 Texas Instruments Deutschland Gmbh Elektronisches Gerät und Verfahren zum Umschalten einer CPU von einer ersten in eine zweite Betriebsart
US8254049B2 (en) * 2007-08-20 2012-08-28 Agere Systems Inc. Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation
US8054931B2 (en) * 2007-08-20 2011-11-08 Agere Systems Inc. Systems and methods for improved timing recovery
JP5420555B2 (ja) * 2007-10-30 2014-02-19 アギア システムズ インコーポレーテッド 記憶アクセスのロケーション間制御のためのシステムおよび方法
JP5216100B2 (ja) * 2007-12-14 2013-06-19 エルエスアイ コーポレーション サーボアドレスマークデータを用いたフライングハイト制御のためのシステム及び方法
WO2009079093A1 (en) * 2007-12-14 2009-06-25 Lsi Corporation Systems and methods for fly-height control using servo data
KR101481203B1 (ko) 2007-12-14 2015-01-09 엘에스아이 코포레이션 저장 디바이스에서 적응형 ｃｂｄ 추정을 위한 시스템들 및 방법들
US7724169B2 (en) * 2008-02-12 2010-05-25 National Semiconductor Corporation Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters
US7813065B2 (en) * 2008-04-29 2010-10-12 Agere Systems Inc. Systems and methods for acquiring modified rate burst demodulation in servo systems
US7768437B2 (en) * 2008-04-29 2010-08-03 Agere Systems Inc. Systems and methods for reducing the effects of ADC mismatch
US7929237B2 (en) * 2008-06-27 2011-04-19 Agere Systems Inc. Modulated disk lock clock and methods for using such
JP5623399B2 (ja) * 2008-07-28 2014-11-12 アギア システムズ エルエルシーＡｇｅｒｅ Ｓｙｓｔｅｍｓ ＬＬＣ 変量補償浮上量測定システムおよび方法
US8705673B2 (en) 2008-09-05 2014-04-22 Lsi Corporation Timing phase detection using a matched filter set
US8976913B2 (en) * 2008-09-17 2015-03-10 Lsi Corporation Adaptive pattern dependent noise prediction on a feed forward noise estimate
US8243381B2 (en) 2008-11-13 2012-08-14 Agere Systems Inc. Systems and methods for sector address mark detection
US9305581B2 (en) 2008-12-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient repeatable run out processing
US8154972B2 (en) 2009-06-24 2012-04-10 Lsi Corporation Systems and methods for hard disk drive data storage including reduced latency loop recovery
US8174949B2 (en) * 2009-07-02 2012-05-08 Lsi Corporation Systems and methods for format efficient timing recovery in a read channel
CN101964654A (zh) 2009-07-22 2011-02-02 Lsi公司 用于高阶非对称性校正的系统和方法
US8711023B2 (en) * 2009-11-04 2014-04-29 Renesas Electronics America, Inc. Analog-to-digital converter control using signal objects
US8022853B2 (en) * 2009-11-04 2011-09-20 Renesas Electronics America, Inc. Transparent multiplexing of analog-to-digital converters
US8456775B2 (en) * 2009-12-31 2013-06-04 Lsi Corporation Systems and methods for detecting a reference pattern
US8566381B2 (en) 2010-08-05 2013-10-22 Lsi Corporation Systems and methods for sequence detection in data processing
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8566378B2 (en) 2010-09-30 2013-10-22 Lsi Corporation Systems and methods for retry sync mark detection
US8614858B2 (en) 2010-11-15 2013-12-24 Lsi Corporation Systems and methods for sync mark detection metric computation
US8526131B2 (en) 2010-11-29 2013-09-03 Lsi Corporation Systems and methods for signal polarity determination
US8498072B2 (en) 2010-11-29 2013-07-30 Lsi Corporation Systems and methods for spiral waveform detection
US8411385B2 (en) 2010-12-20 2013-04-02 Lsi Corporation Systems and methods for improved timing recovery
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8749908B2 (en) 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8665544B2 (en) 2011-05-03 2014-03-04 Lsi Corporation Systems and methods for servo data detection
US8874410B2 (en) 2011-05-23 2014-10-28 Lsi Corporation Systems and methods for pattern detection
US8498071B2 (en) 2011-06-30 2013-07-30 Lsi Corporation Systems and methods for inter-track alignment
US8669891B2 (en) 2011-07-19 2014-03-11 Lsi Corporation Systems and methods for ADC based timing and gain control
US8780476B2 (en) 2011-09-23 2014-07-15 Lsi Corporation Systems and methods for controlled wedge spacing in a storage device
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9424876B2 (en) 2013-03-14 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for sync mark mis-detection protection
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
CN115102552B (zh) * 2022-08-24 2022-11-08 南京芯驰半导体科技有限公司 逐次逼近型模拟数字转换器电路及模数转换方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2532994A1 (de) * 1974-07-24 1976-02-05 Commw Scient Ind Res Org Verfahren und vorrichtung zur waermebehandlung von materialien durch heisse teilchen
US4340883A (en) * 1977-06-20 1982-07-20 The Solartron Electronic Group Limited Bipolar mark-space analogue-to-digital converter with balanced scale factors
DE3852928T2 (de) 1987-11-27 1995-10-05 Nippon Electric Co Datenprozessor mit A/D-Umsetzer, um mehrere analoge Eingabekanäle in Digitaldaten umzusetzen.
US4947106A (en) * 1988-03-31 1990-08-07 Hewlett-Packard Company Programmatically generated in-circuit test of analog to digital converters
US5243343A (en) * 1990-12-03 1993-09-07 Zeelan Technology, Inc. Signal acquisition system utilizing ultra-wide time range time base
JP2642541B2 (ja) 1991-08-28 1997-08-20 シャープ株式会社 キー入力回路およびキー入力検出方法
JP2669331B2 (ja) * 1993-12-03 1997-10-27 日本電気株式会社 データ同期回路
US5543795A (en) 1995-06-02 1996-08-06 Intermedics, Inc. Hybrid analog-to-digital convertor for low power applications, such as use in an implantable medical device
JP3260631B2 (ja) * 1996-08-09 2002-02-25 日本電気株式会社 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路
JPH10303751A (ja) * 1997-04-22 1998-11-13 Miyagi Oki Denki Kk アナログ／ディジタル変換器

Also Published As

Publication number Publication date
US6839014B2 (en) 2005-01-04
JP2003008438A (ja) 2003-01-10
TW591508B (en) 2004-06-11
KR100445493B1 (ko) 2004-08-21
DE10223527A1 (de) 2003-01-16
CN1393796A (zh) 2003-01-29
JP4726337B2 (ja) 2011-07-20
KR20030001247A (ko) 2003-01-06
US20030001763A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
CN1249603C (zh) 带有模/数变换器的单片微计算机
CN1292586C (zh) 电子设备和电源控制方法
CN1103956C (zh) 接口切换装置及使用其的打印机和多功能图像处理装置
CN1581022A (zh) 电子设备与功率控制方法
CN1791849A (zh) 具有内置功能麦克风的字母数字键盘
CN1841299A (zh) 信息处理装置和程序产品
CN1694085A (zh) 内部总线系统
CN1508705A (zh) 通用串行总线单元控制方法和通用串行总线单元控制器
CN1825266A (zh) 具多重操作电压的闪存控制器及其使用方法
CN1877491A (zh) 多核处理器的混合模式运行方法及其装置以及电源管理模式设定方法
CN1326131A (zh) 图象显示系统
CN1877552A (zh) 通信装置、转换方法和转换程序
CN1926590A (zh) 信息处理设备及该信息处理设备的防盗方法
CN1992551A (zh) 通信设备和电功率控制方法
CN101060412A (zh) 以太网电源系统、控制单元、主控模块及以太网电源供电方法
CN1834916A (zh) 信息处理装置、快速启动方法以及记录介录
CN1777217A (zh) 麦克风系统和麦克风装置
CN1901031A (zh) 音乐演奏系统和其中的乐器及其多用途便携式信息终端
CN1273954C (zh) 机器设定装置和机器设定处理方法
CN1534496A (zh) 控制个人计算机卡连接的方法和装置及其被动卡适配卡
CN1324432C (zh) 降低处理器电力消耗的系统、方法及装置
CN1136490C (zh) 电子设备
CN1573658A (zh) 电子设备
CN1773451A (zh) 任意精度运算器、任意精度运算方法和电子设备
CN1155868C (zh) 可利用并行端口向外围设备供电的计算机及其扩展装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20180527

CF01 Termination of patent right due to non-payment of annual fee