JP2669331B2 - データ同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログデータ入力回
路に用いられるデータ同期回路に関し、特にスキャンミ
ラーによる光信号の入力回路で使用されるデータ同期回
路に関する。

【０００２】

【従来の技術】従来のこの種のアナログデータ入力回路
を図３に示し、図４に動作波形図を示す。このアナログ
信号入力回路は、入力信号とスレッショルドレベル４と
を比較する比較器３と、正常な信号を取り込んでディジ
タルデータに変換するＡ／Ｄ変換部１と、つぎに入力さ
れる信号のタイミングを予測してイネーブル信号を出力
するタイミング発生部２と、比較器３の出力とイネーブ
ル信号との論理積を取ってタイミング発生部２にスイッ
チ５を介して出力するアンドゲート９と、ロックモード
からサーチモードへとモード切り換えを行なう切換え部
６とから構成されている。

【０００３】つぎに、この図３に示す従来のアナログデ
ータ入力回路の動作を図４によって説明する。入力端子
ＩＮにはスキャンミラーによる光信号を光電変換したア
ナログ入力信号ａが入力される。図中（ａ）に示すこの
入力信号ａは、周期が予め予測されるパルス信号（パル
ス状のアナログ信号）である。ここで、Ａ，Ｃは正規の
データであり、Ｂ，Ｄはノイズである。比較器３では、
この入力信号ａとスレッショルドレベル４とが比較さ
れ、端子ＩＮに入力される信号ａが正常なデータかノイ
ズであるか否かが判定される。図中（ｂ）に示すこの比
較器３の比較信号ｂは、モードの切換え信号としても使
われ、入力信号ａがスレッショルドレベル４よりも大き
いときに、タイミング発生部２に接続されるスイッチ５
がサーチモードからロックモードに切り換えられる。図
中（ｆ）は、スイッチ５の状態を示す。

【０００４】このように、初期段階で一度データが入力
されてロックモードに切り換えられると、タイミング発
生部２内のタイマがセットされる。これにより、つぎに
入力されると予測される入力信号ａの周期が計測され、
タイミング発生部２から図中（ｃ）に示すイネーブル信
号ｃが出力される。このイネーブル信号ｃは、アンドゲ
ート９で比較信号ｂと論理積が取られ、図中（ｄ）に示
すその出力信号ｄがスイッチ５とロックモード／サーチ
モード切換え部６に送られる。Ａ／Ｄ変換部１では、タ
イミング発生部２からのタイミング信号を受けて、イネ
ーブル信号ｃが出力されている間に入力された入力信号
ａを取り込み、図中（ｇ）に示すようにディジタルデー
タｇに変換して、出力端子に出力する。ロックモード／
サーチモード切換え部６では、イネーブル信号ｃが出力
されていても、アンドゲート９に出力信号がないとき、
すなわち正常な信号ａが入力されないときに、図中
（ｅ）に示す切換え信号ｅによりスイッチ５をサーチモ
ードに切り換え、再び入力信号ａのサーチを行なう。

【０００５】

【発明が解決しようとする課題】上述した従来のアナロ
グデータ入力回路では、初期段階で一度データを取り込
むと、タイミング発生部２のタイマをセットして、一定
の周期でデータを自動的に入力するようにしているの
で、ノイズが多い信号では、つぎのイネーブル信号ｃの
ウインド中のノイズを入力してしまい、常に正常な信号
を入力できない問題があった。図４に示す例では、ノイ
ズＤを正規の信号として取り込んでいる。

【０００６】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、非同期か
つ周期的に入力されるほぼ一定レベルのパルス信号を正
確に取り込むことができるデータ同期回路の提供を目的
とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明によるデータ同期回路は、非同期でありかつ周
期的に入力されるパルス状の入力信号に対して、所定の
スレッショルドレベルと比較することでレベル検出を行
ない、入力信号がこのスレッショルドレベル以上であれ
ば、正常な信号の入力があったと判断するレベル検出部
と、正常な信号の入力時点をトリガとして、つぎに信号
が入力されるタイミングを予測して入力信号の取得タイ
ミング信号を出力する取得タイミング生成部と、一定時
間の間に入力された入力信号の平均レベルを求め、この
平均レベル±数十パーセント以内を予測信号レベルとす
る予測値演算部と、上記取得タイミング生成部から出力
される取得タイミング信号とこの予測値演算部から出力
される予測信号レベルとから、つぎに入力される入力信
号が正常な信号であるか否かをチェックし、正常な信号
であればその入力時点を取得タイミング生成部における
トリガとして入力信号に同期させる入力信号チェック部
とを備えた構成としてある。

【０００８】

【作用】上述した構成によれば、まずサーチモードにお
いてレベル検出部を動作させ、入力信号とスレッショル
ドレベルとを比較して、スレッショルドレベル以上であ
れば正常な信号の入力があったと判断し、この入力時点
をトリガとして取得タイミング生成部において取得タイ
ミング信号を生成する。続いて、ロックモードに移行さ
せ、正常な信号の入力値から、つぎに入力される信号の
予測信号レベルを予測値演算部で算出し、取得タイミン
グ信号が出力されている期間に入力された入力信号がこ
の予測信号レベルに対応するか否かを入力信号チェック
部でチェックする。正常な信号の入力が確認されたなら
ば、その入力時点をトリガとして取得タイミング信号を
生成し、入力信号に同期させる。

【０００９】

【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。図１に本発明によるデータ同期回路の一実施
例を示し、図２にこの同期回路のタイミング図を示す。
このデータ同期回路を用いたアナログ信号入力回路は、
入力信号とスレッショルドレベル４とを比較して、正常
な信号の入力があったか否かを判定する比較器３と、正
常な信号を取り込んでディジタルデータに変換するＡ／
Ｄ変換部１と、つぎに入力される信号のタイミングを予
測してイネーブル信号を出力するタイミング発生部２
と、正常な信号の入力値に基づき、つぎに入力される信
号の予測信号レベルを算出する予測値演算部７と、入力
信号とこの予測値演算部７の演算出力とを比較する比較
器８と、比較器８の出力とイネーブル信号との論理積を
取ってタイミング発生部２にスイッチ５を介して出力す
るアンドゲート９と、ロックモードからサーチモードへ
とモード切り換えを行なう切換え部６とから構成され
る。

【００１０】つぎに、図１に示す実施例の同期回路の動
作を図２によって説明する。初期段階ではタイミング発
生部２に接続されるスイッチ５はサーチモード側に切り
換えられている。入力端子ＩＮには例えばスキャンミラ
ーからの光信号より得られる図中（ａ）に示すアナログ
入力信号ａ（パルス信号）が入力される。ここで、Ａ，
Ｃは正規のデータであり、Ｂ，Ｄ1，Ｄ2はノイズであ
る。この入力信号ａは、レベル検出部を構成する比較器
３に送られ、スレッショルドレベル４と比較されること
により、正常な入力信号かノイズであるか否かが判定さ
れる。入力信号ａがスレッショルドレベル４以上であれ
ば、正常な入力信号と判断され、図中（ｂ）に示す比較
信号ｂによりスイッチ５が切り換えられる。図中（ｆ）
はスイッチ５の状態を示す。

【００１１】これにより、比較信号ｂがトリガとなって
ロックモードに移行し、取得タイミング生成部を構成す
るタイミング発生部２内のタイマがセットされて、つぎ
に入力があると予測される周期Ｔ0とイネーブル信号用
のパルス幅Ｔ1が計測され、取得タイミング信号となる
図中（ｃ）に示すイネーブル信号ｃが生成される。

【００１２】一方、先に入力されたアナログ信号Ａは、
比較信号ｂが入力されるタイミング発生部２からのタイ
ミング信号によってＡ／Ｄ変換部１に取り込まれ、この
Ａ／Ｄ変換部１において図中（ｇ）に示すようにディジ
タルデータｇ（Ａデータ）に変換されて出力される。

【００１３】予測値演算部７には、このディジタルデー
タｇが入力され、このデータｇからつぎに入力される信
号の予測信号レベルが演算され、この演算出力が比較器
８に送られる。ウインドコンパレータをなす比較器８で
は、入力信号ａと予測信号レベルとが比較され、予測信
号レベルの±α（数十パーセント）の範囲に入力信号ａ
が入っているときにだけ、正常な信号が入力されたと判
断される。この比較器８の出力信号は、アンドゲート９
でイネーブル信号ｃと論理積が取られる。このように、
入力信号チェック部をなす比較器８とアンドゲート９に
おいて、イネーブル信号ｃのＴ1 の間に入力された入力
信号ａについて、予測信号レベルを用いて信号の正当性
がチェックされ、図中（ｄ）に示すその出力信号ｄが、
スイッチ５とロックモード／サーチモード切換え部６に
送られる。イネーブル信号ｃのＴ1 の間にＤ1 ，Ｄ2 の
ノイズがあったとしても、ノイズレベルが予測信号レベ
ルの±αの範囲に入っている確率は非常に少なく、ほと
んどの場合、正常な信号を入力することができる。この
例でも、Ｄ1 ，Ｄ2 は予測信号レベルの±αの範囲外に
あると判定され、ノイズとして除去されている。

【００１４】タイミング発生部２では、スイッチ５を介
して取り込まれるアンドゲート９の出力信号に基づい
て、正常な入力信号が入力された時点をトリガとして再
びイネーブル信号ｃを出力する。

【００１５】Ａ／Ｄ変換部１では、ロックモードにおい
てアンドゲート９の出力を受けるタイミング発生部２か
らのタイミング信号に基づき、入力信号ａを取り込んで
ディジタルデータｇに変換して出力する。この例では、
正規のアナログ信号Ｃだけが正確に取り込まれ、ディジ
タルデータｇ（Ｃデータ）に変換されている。

【００１６】ロックモード／サーチモード切換え部６で
は、イネーブル信号ｃのＴ1の間に、アンドゲート９か
らの出力信号がないとき、すなわち正常な信号が入力さ
れていないと判断されたときに、図中（ｅ）に示す切換
え信号ｅを出力して、スイッチ５を再びサーチモードに
切り換えて、入力信号ａのサーチを行なう。

【００１７】サーチモードに移行したあとに、ノイズ信
号により再びロックモードに切り換えられたとしても、
イネーブル信号ｃのＴ1の間に先に入力したノイズ信号
と同レベルのノイズ信号が入力される確率は少なく、ノ
イズ信号に常にロックしていることもない。したがっ
て、再びサーチモードに移行し、最終的に正常な入力信
号にロックされ、この入力信号に同期が取られる。

【００１８】予測値演算部７において、それまで入力し
た正常なデータの累積を行なって入力信号の平均レベル
を求めるようにすれば、より高い精度で正常な信号にロ
ックさせることができる。

【００１９】

【発明の効果】以上説明したように本発明によれば、非
同期かつ周期的なアナログ入力信号に対して、取得タイ
ミング信号と予測信号レベルとを用いて同期を取ってい
るので、ノイズ信号など誤った信号に同期が取られて入
力処理されることがなく、正規な信号を正確に取り込め
るという効果がある。

【図面の簡単な説明】

【図１】本発明によるデータ同期回路を用いたアナログ
データ入力回路を示すブロック図である。

【図２】図１の回路のタイミング図である。

【図３】従来のデータ同期回路を用いたアナログデータ
入力回路を示すブロック図である。

【図４】図３の回路のタイミング図である。

【符号の説明】

１ Ａ／Ｄ変換器 ２ タイミング発生部 ３，８ 比較器 ４ スレッショルドレベル ５ スイッチ ６ ロックモード／サーチモード切換え部 ７ 予測値演算部 ９ アンドゲート

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−22089（ＪＰ，Ａ) 特開 平２−191851（ＪＰ，Ａ) 特開 昭59−221119（ＪＰ，Ａ) 特開 平１−235055（ＪＰ，Ａ) 実開 昭58−123626（ＪＰ，Ｕ) 実開 平５−57688（ＪＰ，Ｕ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 非同期であり、かつ周期的に入力される
   パルス状の入力信号を、所定のスレッショルドレベルと
   比較することでレベル検出を行ない、入力信号がこのス
   レッショルドレベル以上であれば、正常な信号の入力が
   あったと判断するレベル検出部と、 正常な信号の入力時点をトリガとして、つぎに信号が入
   力されるタイミングを予測して入力信号の取得タイミン
   グ信号を出力する取得タイミング生成部と、一定時間の間に入力された入力信号の平均レベルを求
   め、この平均レベル±数十パーセント以内を予測信号レ
   ベルとする 予測値演算部と、 上記取得タイミング生成部から出力される取得タイミン
   グ信号とこの予測値演算部から出力される予測信号レベ
   ルとから、つぎに入力される入力信号が正常な信号であ
   るか否かをチェックし、正常な信号であればその入力時
   点を取得タイミング生成部におけるトリガとして入力信
   号に同期させる入力信号チェック部とを備えることを特
   徴とするデータ同期回路。