KR0151527B1 - 데이타 세그먼트 동기신호 발생 장치 및 방법 - Google Patents

데이타 세그먼트 동기신호 발생 장치 및 방법

Info

Publication number
KR0151527B1
KR0151527B1 KR1019950030746A KR19950030746A KR0151527B1 KR 0151527 B1 KR0151527 B1 KR 0151527B1 KR 1019950030746 A KR1019950030746 A KR 1019950030746A KR 19950030746 A KR19950030746 A KR 19950030746A KR 0151527 B1 KR0151527 B1 KR 0151527B1
Authority
KR
South Korea
Prior art keywords
segment
signal
data
symbol
synchronization signal
Prior art date
Application number
KR1019950030746A
Other languages
English (en)
Other versions
KR970019575A (ko
Inventor
김기범
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950030746A priority Critical patent/KR0151527B1/ko
Publication of KR970019575A publication Critical patent/KR970019575A/ko
Application granted granted Critical
Publication of KR0151527B1 publication Critical patent/KR0151527B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
수신되는 데이터에서 세그먼트 동기신호를 발생하는 기술이다.
2. 발명이 해결하려고 하는 기술적 과제
고해상도 텔리비젼 수신기에 수신되는 데이터 세그먼트 데이터의 최상위 비트만을 이용하고, 오우버플로우를 방지하도록하여 데이터 세그먼트 동기신호 검출회로의 연산량을 줄여 집적화를 용이하게 하는데 있다.
3. 발명의 해결 방법의 요지
디지털 세그먼트 데이터중 부호비트만을 선택하고, 상기 선택한 최상위 비트의 데이터들을 데이터 심볼단위로 지연하여 4심볼간의 상관값을 구하며, 상기 4심볼간의 상관값을 세그먼트 주기로 지연시켜 누적시키고, 상기 누적시킨 신호와 소정의 제1기준값을 비교하여 세그먼트 동기신호기간의 타이밍을 검출하며, 상기 누적한 신호를 소정의 제2기준값과 비교하여 세그먼트 동기신호가 안정하게 검출될 때까지 상기 누적 동작을 수행하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될 시 상기 누적동작을 정지시켜 오버플로우에 의한 에러를 방지하고, 상기 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생한다.
4. 발명의 중요한 용도
고해상도 텔리비젼에서 데이터 세그먼트신호 중에서 데이터의 시작을 알리는 동기신호를 발생하는 장치.

Description

데이터 세그먼트 동기신호 발생 장치 및 방법
제1도는 고해상도 텔리비젼의 데이터 세그먼트 구성도.
제2도는 본 발명에 따른 데이터 세그먼트 동기신호 발생장치의 블록 구성도.
제3도는 본 발명에 따른 세그먼트 동기신호 발생장치의 상세회로도.
제4a도는 상기 제4가산기56에서 출력하는 누적된 심볼 데이터들의 출력 특성을 도시하는 파형도이며, 제4b도는 제1비교기61에서 출력하는 세그먼트 동기타이밍 검출신호의 파형도.
본 발명은 고해상도 텔리비젼 수신장치에 관한 것으로, 특히 수신되는 데이터에서 세그먼트 동기신호를 발생하는 장치 및 방법에 관한 것이다.
일반적으로 고해상도 텔리비젼(High Definition Television)에서는 텔리비젼 방송국이 수평라인 단위로 전송되는 신호의 선두에 동기신호를 삽입하고, 수신기는 수신되는 전송신호에서 동기신호를 검출하여 수평라인 신호의 동기를 맞춘 후 수신되는 신호를 처리하게 된다. 상기 고해상도 텔리비젼은 방식에 따라 수평라인의 전송 데이터의 형태가 각각 다르게 구성된다. 제1도는 미국 GA(Grand Aliance) 고해상도 텔리비젼의 데이터 세그먼트 구성도로서, 828심볼(symbol)의 데이터와 4심볼의 데이터 세그먼트 동기신호로 이루어지는 832심볼이 하나의 데이터 세그먼트로 구성된다. 그리고 상기 하나의 데이터 세그먼트는 NTSC 방식의 1수평라인에 대응된다. 그리고 상기 데이터 세그먼트에서 데이터 세그먼트의 동기신호는 제1도에 도시된 바와 같이 각 데이터 세그먼트의 시작을 알리는 4심볼로 구성된다. 이때 상기 데이터 세그먼트의 동기신호는 4개의 심볼들이 +5,-5,-5,+5의 신호 레벨을 갖는 일정한 패턴으로 이루어지며, 나머지 데이터 세그먼트신호들은 각각 랜덤(random)한 신호 레벨로 이루어진다.
그러므로 상기와 같은 GA방식의 전송신호를 수신하는 장치에서는 각 데이터 세그먼트의 최초 4심볼 주기에서 데이터 세그먼트의 동기신호를 검출하여 이후 수신되는 데이터 세그먼트신호들을 동기시킨 후 신호들을 처리하여야 한다. 그런데 상기와 가이 수신되는 데이터로부터 세그먼트 동기신호를 발생하는 장치 및 방법이 대한민국 특허 출원 1995년 15218호에 개시되어 있다. 상기 개시된 세그먼트 동기신호 발생장치에서는 세그먼트 누적기가 단순하게 궤환루프(Feedback Loop)로 구성되어 있기 때문에 계속적인 누적계산을 하게되면 누적값이 점차증가하여 매우 큰값이 되므로 하드웨어로 구성하기가 불가능한 문제점이 있었다.
따라서 본 발명의 목적은 고해상도 텔리비젼 수신기에서 데이터 세그먼트 동기신호를 검출함에 있어 디지털 세그먼트 데이터의 최상위 비트만을 이용하여 고정점 연산을 하므로 연산량이 적고, 하드웨어 구조가 크게 개선되어 구조가 간단한 데이터 세그먼트 동기신호 발생장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 고해상도 텔리비젼 수신기에서 데이터 세그먼트의 시작을 알리는 동기신호를 검출함에 있어 데이터 세그먼트 동기신호의 누적값을 어느 이상의 값에서는 일정하게 유지시키므로 하드웨어 구성이 용이한 데이터 세그먼트 동기신호 발생장치 및 방법을 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위하여 고해상도 텔리비젼에서 데이터 세그먼트의 동기신호 발생장치에 따르면, 수신되는 데이터 세그먼트들을 데이터 심볼단위로 지연하며, 각각의 지연된 데이터 세그먼트 신호를 동기신호의 벡터값과 배타논리합하고 상기 배타논리합된 동기신호들을 가산하여 동기신호 주기에서 첨두값을 갖도록 하는 심볼상관수단과, 상기 심볼상관수단으로부터 검출된 동기신호를 세그먼트 주기로 지연하여 누적시키는 누적수단과, 상기 누적수단으로부터 누적된 신호를 소정의 제1기준값과 비교하여 세그먼트 동기신호의 타이밍을 검출하는 세그먼트 타이밍 검출수단과, 상기 누적수단으로부터 누적된 신호를 소정의 제2기준값과 비교하여 세그먼트 동기신호가 안정하게 검출될 때까지 상기 누적수단이 동작하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될시 상기 누적가산수단의 동작을 정지시켜 오버플로우에 의한 에러를 방지하기 위한 오버플로우 방지수단과, 상기 세그먼트 동기타이밍 검출수단으로부터 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생하는 세그먼트 동기발생수단으로 구성된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따르면, 디지탈 세그먼트 데이터중 부호비트만을 선택하여 출력하는 과정과, 상기 최상위 비트의 데이터들을 데이터 심볼단위로 지연하여 4심볼간의 상관값을 구하는 과정과, 상기 심볼상관과정에서 구한 4심볼간의 상관값을 세그먼트 주기로 지연시키는 누적하는 과정과, 상기 누적과정에서 누적한 신호의 소정의 제1기준값을 비교하여 세그먼트 동기신호의 타이밍을 검출하는 과정과, 상기 누적과정에서 누적한 신호를 소정의 제2기준값과 비교하여 세그먼트 동기 신호가 안정하게 검출될 때까지 상기 누적동작을 수행하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될 시 상기 누적동작을 정지시켜 오버플로우에 의한 에러를 방지하기 위한 과정과, 상기 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생하는 과정으로 이루어짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
여기에서 사용되는 고해상도 텔리비젼이라는 용어는 GA(Grand Aliance) 방식의 고해상도 텔리비젼을 의미한다. 데이타 세그먼트신호라는 용어는 상기 제1도에 도시된 바와 같이 828심볼의 데이터들과 4심볼의 동기신호들로 구성되는 832심볼의 신호를 의미한다. 동기신호라는 용어는 상기 데이터 세그먼트신호의 시작을 알리는 4비트의 심볼을 의미하며, 제1동기심볼 및 제4심볼은 제1신호레벨을 갖고 제2동기심볼 및 제3동기심볼은 제2신호레벨을 갖는다. 그리고 여기서 상기 제1신호레벨은 양의 값을 갖는 신호레벨이고 제2신호레벨은 음의 값을 갖는 신호레벨이다.
제2도는 본 발명에 따른 데이타 세그먼트 동기신호 발생장치의 블럭 구성도로서, 아날로그/디지탈변환부(Analog to Digital Converter)10은 튜너에서 출력되는 선택 채널의 아날로그신호를 디지털 데이터로 변환 출력한다. 디지털복조부20은 상기 아날로그/디지탈변환부10에서 출력하는 데이터를 전송전의 데이터로 복원하는 기능을 수행하며, DEPLL(Digital Frequency Phase Lock Loop)을 사용하여 구현할 수 있다. 정합필터30은 심볼레이트를 조절하여 세그먼트 동기신호 발생회로100와 정합시킨다. 즉, 상기 디지털복조부20로부터 출력되는 데이터 심볼레이트(symbol rate)는 2fs이며, 이는 정합필터30에서 fs로 조절되어 출력된다. 정합필터의 출력 데이터를 받아 세그먼트 동기신호를 발생하는 세그먼트 동기신호 발생회로100는 크게 심볼상관부(4 Symbol Correlator)40, 세그먼트누적부(Segment Integrator)50, 세그먼트 타이밍 검출부60 및 오버플로우 방지회로70과 세그먼트 동기발생부(Segment Sync Generator)80으로 이루어진다.
심볼상관부40는 수신되는 데이터 세그먼트들을 데이터 심볼단위로 지연하며, 각각의 지연된 동기신호들을 해당하는 동기신호의 벡터값과 배타논리합하고 상기 배타논리합된 동기신호들을 가산하여 4심볼간의 상관값을 구한다. 세그먼트 누적부50는 상기 심볼상관부40으로부터 검출된 동기신호를 세그먼트 주기로 지연하여 누적시킨다. 세그먼트 타이밍 검출부 60은 상기 누적수단으로부터 누적된 신호를 소정의 제1기준값과 비교하여 세그먼트 동기신호기간의 타이밍을 검출한다. 오버플로우 방지부70은 상기 세그먼트 누적부50으로부터 누적된 신호를 소정의 제2기준값과 비교하여 세그먼트 동기신호가 안정하게 검출될 때까지 상기 누적수단이 동작하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될 시 상기 누적가산수단의 동작을 정지시켜 오버플로우에 의한 에러를 방지한다. 세그먼트 동기발생부80은 상기 세그먼트 타이밍 검출부60으로부터 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생한다.
제3도는 본 발명에 따른 세그먼트 동기신호 발생장치의 상세회로도로서, 제2도에서 심볼상관기40, 세그먼트누적부50, 심볼 타이밍 검출부60 및 오버플로우 방지회로70, 세그먼트 동기발생부80의 상세 구성을 도시하는 본 발명의 일 실시예에 따른 구성을 나타내고 있다.
제4a도 및 제4b도는 본 발명에 따라 데이터 동기신호 발생회로의 특성을 도시하는 파형도로서, 제4a도는 상기 제4가산기56에서 출력하는 누적된 심볼 데이터들의 출력 특성을 도시하는 파형도이며, 제4b도는 제1비교기61에서 출력하는 세그먼트 동기타임 검출신호의 파형도이다.
제3도와 같은 구성을 갖는 데이터 세그먼트 동기신호 발생회로를 제4a도 및 제4b도의 파형도를 참조하여 살펴보면, 부호비트 선택기41는 정합필터30을 통한 디지털 세그먼트 데이터중 부호비트만을 선택하여 출력한다. 여기서, 부호비트는 1 또는 0의 두값만을 가지며, 1일때는 음의 값, 0일때는 양의 값을 나타낸다. 지연수단은 제1-제3지연기41-43을 구비하며, 상기 부호비트 선택기41로부터 선택된 부호비트의 각 심볼값을 각각 순차적으로 지연하여 제1지연심볼신호-제3지연심볼신호를 발생하여 제1-제4 익스클루시브 오아게이트45-48로 출력한다. 즉, 현재심볼 데이터와 1심볼이전, 2심볼이전, 3심볼이전 데이터등 4심볼 단위로 동시에 제1-제4 익스클루시브 오아게이트45-48로 인가한다. 이때 제1 및 제4익스클루시브 오아게이트45-48의 한 입력은 접지(0)가 되어 있으므로 부호비트 입력이 1일 경우에만 1을 출력한다. 그리고 제2-제3 익스클루시브 오아게이트46,47의 한입력은 공급전원(1)이 연결되어 있으므로 부호비트 입력이 0일 경우에만 1을 출력한다. 상기 익스클루시브 오아게이트45-48의 출력에 1의 값을 갖는 하위비트 1비트를 제1-제4비트확장기49-52를 통해 각각 확장시키면 익스클루시브 오아게이트45-48의 출력이 각각 0이면 1(2's complementary)이 되므로 십진수로는 1이 되고, 제1-제4익스클루시브 오아게이트45-48의 출력이 각각 1이면 11이 되므로 십진수로는 -1이 된다. 따라서 제1가산기53는 상기 제1-제4비트확장기49-52로부터 하위비트가 확장된 제1-제2익스클루시브 오아게이트45-46의 각 출력을 가산하여 출력한다. 제2가산기54는 상기 하위비트가 확장된 제3-제4익스클루시브 오아게이트47-48의 각 출력을 가산하여 출력한다. 그리고 제3가산기55는 상기 제1-제2가산기 53,54로부터 가산된 신호를 다시 가산하여 출력한다. 예를들어 부호비트 선택기41에서 출력된 신호가 110일 경우 제1-제4익스클루시브 오아게이트45-48의 출력은 모두 0를 출력한다. 그리고 제1-제4비트확장기49-52에서 제1-제4익스클루시브 오아게이트45-48의 출력의 하위비트를 확장하면 출력이 1이 되어 이들을 제1-제3가산기53-55에서 가산하면 최종출력은 최대값 4가 된다. 또한 부호비트 선택기41의 출력이 '1001'일 경우에 제1-제4익스클루시브 오아게이트45-48의 출력은 모두 1을 출력한다. 이때 제1-제4비트확장기49-52에서 제1-제4익스클루시브 오아게이트45-48의 출력의 하위비트를 확장하면 출력이 11이 되어 이들을 제1-제3가산기53-55에서 가산하면 최종출력은 최소값 -4가 된다. 그리고 상기 부호비트 선택기41의 값이 그 이외의 값일 경우에는, +4~-4사이의 값이 된다. 따라서, +5,-5,-5,+5의 값을 갖는 세그먼트 동기기간에서는 부호비트 선택기41에서 선택된 부호비트가 '0110'이므로 제3가산기55의 출력값은 최대값인 4가 된다.
상기 제3가산기55의 출력은 제4가산기46과 인버터74로 인가되며, 제4가산기56은 입력되는 현재 데이터 세그먼트들과 1세그먼트 주기 지연된 이전의 데이터 세그먼트신호들을 순차적으로 가산하여 누적한다. 세그먼트지연기57는 상기 가산기56에서 순차적으로 출력되는 누적된 데이터 세그먼트들을 저장하며, 1 세그먼트 주기 지연시킨 후 상기 가산기56로 부궤환시킨다. 또한 상기 제4가산기56로부터 누적가산된 세그먼트신호는 제1비교기61의 한 입력단A로 인가되며, 상기 제1비교기61의 다른 입력단B로는 세그먼트 동기신호의 피크를 검출하기 위해 설정된 임의의 제1기준값(constant1)이 인가된다. 이때 제1비교기61는 상기 누적가산된 세그먼트신호와 제1기준값(constant1)을 비교하여 제1기준값(constant1)보다 큰경우에만 하이신호를 출력하여 제4b도와 같이 세그먼트 동기신호 타이밍을 검출한다. 그리고 상기 제4가산기56로부터 누적 가산된 세그먼트신호는 제2비교기71의 한 입력으로 인가되며, 다른 한 입력으로는 설정된 임의의 제2기준값(constant2)이 인가되어 제2비교기71은 제4가산기56의 누적가산값이 큰경우만 하이신호를 출력한다. 그런데 상기 제4가산기56의 누적가산값이 제2기준값(constant2)에 도달될 때 까지는 제2비교기71는 로우신호를 출력한다. 상기 제2비교기71의 출력인 로우신호는 R-S플립플롭73의 입력단자로 인가되는 동시에 인버터72를 통해 반전되어 입력단자R로 하이신호가 인가된다. 따라서 R-S플립플롭73은 로우신호를 출력하여 MUX73의 선택단으로 인가한다. 이로인해 상기 MUX73는 세그먼트 지연기(57)로부터 지연된 세그먼트신호를 선택하여 가산기56으로 인가한다. 따라서 상기 제4가산기56은 세그먼트 동기신호들이 안정될 때 까지 이전상태의 누적된 데이터 세그먼트의 신호들과 현재 입력되는 세그먼트 신호들을 순차적으로 가산 출력하며, 이때 가산되는 신호들은 1세그먼트를 주기로 동일한 위치의 심볼들이 가산되어 누적되는 것임을 알 수 있다.
상기 누적된 세그먼트신호가 제2기준값(constant2)보다 커지게되면 제2비교기71은 하이신호를 출력한다. 이때 상기 제1비교기61의 출력이 하이이며, 상기 제1비교기61의 하이신호는 래치76로 인가되며, 상기 래치76는 입력되는 심볼클럭(Symbol clock)에 의해 래치시켜 R-S플립플롭73의 클럭단(clk)으로 인가한다. 이로인해 상기 R-S플립플롭73은 출력단자Q를 통해 하이신호를 멀티플렉서(이하 MUX라 한다)76의 선택단으로 인가한다. 이때 상기 MUX76는 제5가산기75로부터 출력된 데이터 세그먼트신호를 선택하여 제4가산기56으로 인가한다. 그리고 상기 MUX76은 제5가산기75로부터 가산된 신호를 선택하게 되는데, 이때 현재 입력되는 심볼데이타는 인버터74를 통해 반전되어 제5가산기75로 인가된다. 따라서 상기 제5가산기75는 세그먼트 지연기57로부터 1세그먼트 지연된 신호로부터 현재 심볼데이타를 빼주게되므로, 제4a도와 같이 오버플로우가 방지될 수 있도록 하여 MUX76을 통해 제4가산기56로 인가한다. 따라서 상기 제4가산기56에서는 누적가산 동작을 멈추게 한다. 그리고 상기 제4가산기56의 출력값이 다시 제2기준값(constant2)보다 작아지게 되면 MUX76는 세그먼트 지연기57로부터 출력되는 신호를 선택하여 제4가산기56가 누적가산동작을 하도록 한다.
한편 상기 제1비교기61는 상기 제4가산기56의 누적가산된 세그먼트신호값이 제1기준값(constant1)보다 크게되면 제4b도와 같은 세그먼트 동기 타이밍신호인 하이신호를 출력하게 되는데, 이때 상기 세그먼트 동기 타이밍신호는 4심볼지연기81을 통해 지연되어 R-S플립플롭82의 입력단자R로 인가되는 동시에 입력단자S로 인가된다. 이로인해 R-S플립플롭82은 심볼 클럭(Symbol clock)에 의해 4심볼기간을 갖는 세그먼트 동기신호를 발생한다.
상술한 바와 같이 본 발명에 따른 고해상도 텔리비젼의 수신기에서 데이터 세그먼트신호가 안정하게 검출될 때 까지 누적가산동작을 수행하고 세그먼트 동기신호가 안정하게 검출되면 누적가산 동작을 멈추도록 하므로, 연산량을 대폭적으로 줄여 하드웨어를 간소화할 수 있으며, 또한 집적화(IC)하는데 용이한 이점이 있다.

Claims (7)

  1. 고해상도 텔리비젼에서 데이터 세그먼트의 동기신호를 발생하는 장치에 있어서, 수신되는 데이터 세그먼트신호중 최상위 비트의 데이터들을 데이터 심볼단위로 지연하여 4심볼간의 상관값을 구하는 심볼상관과정과, 상기 심볼상관수단으로부터 구한 4심볼간의 상관값을 세그먼트 주기로 지연시켜 누적하는 누적수단과, 상기 누적수단의 출력을 소정의 제1기준값과 비교하여 세그먼트 동기신호기간의 타이밍을 검출하는 세그먼트 타이밍 검출수단과, 상기 누적수단으로부터 누적된 신호를 소정의 제2기준값과 비교하여 세그먼트 동기신호가 안정하게 검출될 때까지 상기 누적수단이 동작하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될 시 상기 누적가산수단의 동작을 정지시켜 오버플로우에 의한 에러를 방지하기 위한 오버플로우 방지수단과, 상기 세그먼트 동기타이밍 검출수단으로부터 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생하는 세그먼트 동기발생수단으로 구성된 것을 특징으로 하는 데이터 세그먼트의 동기신호 발생장치.
  2. 제1항에 있어서, 상기 심볼상관수단은, 디지탈 세그먼트 데이터중 부호비트만을 선택하여 출력하는 부호비트 선택수단과, 상기 부호비트 선택수단으로부터 선택된 부호비트의 각 심볼값을 각각 순차적으로 지연하여 제1지연심볼신호-제3지연심볼신호를 발생하여 출력하는 지연수단과, 상기 지연수단으로부터 지연된 현재 심볼데이타와 상기 제1-제3지연심볼 데이터를 상기 세그먼트 동기신호들에 해당하는 벡터값과 각각 배타논리합하는 배타논리합수단과, 상기 배타논리합수단으로부터 배타논리합 출력된 신호를 하위비트를 확장하는 하위비트 확장수단과, 상기 하위비트 화장수단으로부터 하위비트가 확장된 신호를 가산하여 수신되는 데이터의 4심볼간의 상관값을 구한 신호를 출력하는 가산수단으로 구성된 것을 특징으로 하는 데이터 세그먼트의 동기신호 발생장치.
  3. 제2항에 있어서, 상기 누적수단은, 상기 4심볼간의 상관값을 구한 신호를 입력하여 1세그먼트 주기로 지연된 세그먼트신호들을 순차적으로 가산하여 누적하는 누적가산수단과, 상기 누적가산수단으로부터 누적 출력된 세그먼트신호를 매 세그먼트 주기로 지연시키는 지연수단으로 구성된 것을 특징으로 하는 데이터 세그먼트의 동기신호 발생장치.
  4. 제3항에 있어서, 상기 세그먼트 동기 타이밍검출수단은, 제1비교기로 구성된 것을 특징으로 하는 데이터 세그먼트의 동기신호 발생장치.
  5. 제4항에 있어서, 상기 오버플로우방지수단은, 상기 누적가산수단으로부터 누적가산된 신호를 입력하여 세그먼트동기신호가 안정화되었는지를 검출하는 제2비교기와, 상기 제2비교기에서 세그먼트동기신호가 불안정할 시 상기 세그먼트 지연수단으로부터 지연된 신호를 선택하여 누적가산 하도록 제어하고, 상기 세그먼트 동기신호가 안정화될 시 상기 1세그먼트 지연된 신호로부터 현재 심볼데이타를 감산한 신호를 선택하도록 제어하는 누적가산 제어수단과, 상기 누적가산제어수단의 선택에 따라 상기 누적가산수단의 동작을 계속하거나 정지하도록 선택하는 선택수단으로 구성된 것을 특징으로 하는 데이터 세그먼트의 동기신호 발생장치.
  6. 하나의 데이터 세그먼트가 4심볼의 동기신호와 828심볼의 데이터로 구성되고, 상기 4심볼의 동기신호가 제1신호레벨 및 제2신호레벨로 전송되는 고해상도 텔리비젼의 데이터 세그먼트 동기신호 발생장치에 있어서, 디지털 세그먼트 데이터중 부호비트만을 선택하여 출력하는 부호비트 선택수단과, 상기 최상위 비트의 데이터들을 데이터 심볼단위 지연하여 4심볼간의 상관값을 구하는 심볼상관수단과, 상기 심볼상관수단으로부터 구한 4심볼간의 상관값을 세그먼트 주기로 지연시켜 누적하는 누적수단과, 상기 누적수단의 출력을 소정의 제1기준값과 비교하여 세그먼트 동기신호기간의 타이밍을 검출하는 세그먼트 타이밍 검출수단과, 상기 누적수단으로부터 누적된 신호를 소정의 제2기준값과 비교하여 세그먼트 동기신호가 안정하게 검출될 때까지 상기 누적수단이 동작하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될 시 상기 누적가산수단의 동작을 정지시켜 오버플로우에 의한 에러를 방지하기 위한 오버플로우 방지수단과, 상기 세그먼트 동기타이밍 검출수단으로부터 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생하는 세그먼트 동기발생수단으로 구성된 것을 특징으로 하는 데이터 세그먼트의 동기신호 발생장치.
  7. 하나의 데이터 세그먼트가 4심볼의 동기신호와 828심볼의 데이터로 구성되고, 상기 4심볼의 동기신호가 제1신호레벨 및 제2신호레벨로 전송되는 고해상도 텔리비젼의 데이터 세그먼트 동기신호 발생장치에 있어서, 디지털 세그먼트 데이터중 부호비트만을 선택하여 출력하는 과정과, 상기 최상위 비트의 데이터들을 데이터 심볼단위로 지연하여 4심볼간의 상관값을 구하는 과정과, 상기 심볼상관과정에서 구한 4심볼간의 상관값을 세그먼트 주기로 지연시켜 누적하는 과정과, 상기 누적과정에서 누적한 신호와 소정의 제1기준값을 비교하여 세그먼트 동기신호기간의 타이밍을 검출하는 과정과, 상기 누적과정에서 누적한 신호를 소정의 제2기준값과 비교하여 세그먼트 동기신호가 안정하게 검출될 때까지 상기 누적동작을 수행하도록 제어하고, 상기 세그먼트 동기신호가 안정하게 검출될 시 상기 누적동작을 정지시켜 오버플로우에 의한 에러를 방지하기 위한과정과, 상기 검출된 세그먼트 동기 타이밍신호를 이용하여 4심볼기간을 갖는 세그먼트 동기신호를 발생하는 과정으로 이루어짐을 특징으로 하는 데이터 세그먼트의 동기신호 발생 방법.
KR1019950030746A 1995-09-19 1995-09-19 데이타 세그먼트 동기신호 발생 장치 및 방법 KR0151527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030746A KR0151527B1 (ko) 1995-09-19 1995-09-19 데이타 세그먼트 동기신호 발생 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030746A KR0151527B1 (ko) 1995-09-19 1995-09-19 데이타 세그먼트 동기신호 발생 장치 및 방법

Publications (2)

Publication Number Publication Date
KR970019575A KR970019575A (ko) 1997-04-30
KR0151527B1 true KR0151527B1 (ko) 1998-10-15

Family

ID=19427251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030746A KR0151527B1 (ko) 1995-09-19 1995-09-19 데이타 세그먼트 동기신호 발생 장치 및 방법

Country Status (1)

Country Link
KR (1) KR0151527B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044165A (ko) * 1998-12-30 2000-07-15 전주범 디지털 텔레비젼 수신장치의 세그먼트 동기 검출회로

Also Published As

Publication number Publication date
KR970019575A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
JP3322677B2 (ja) シンボルタイミング復旧回路及び方法
KR0147661B1 (ko) 데이타 세그먼트 동기 검출회로 및 그 방법
EP0777885A2 (en) Method for enabling a user to fetch a specific information item from a set of information items, and a system for carrying out such a method
JP2003218843A (ja) スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法
US5548339A (en) Data segment sync signal detector for HDTV
KR20020094371A (ko) 데이터 복원 회로 및 방법
JP4079733B2 (ja) 位相同期ループ回路
KR0169619B1 (ko) 데이타 세그먼트 동기신호 발생 장치 및 방법
KR0151527B1 (ko) 데이타 세그먼트 동기신호 발생 장치 및 방법
KR100487191B1 (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
JP2013005050A (ja) クロック生成装置および電子機器
JP3240954B2 (ja) 位相比較器
JP3399942B2 (ja) 入力パルスのシーケンスを検出するための方法と装置
KR100192525B1 (ko) 광통신 수신기용 클럭 및 데이타 복구회로
KR100756136B1 (ko) 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법
KR19980070455A (ko) 디지탈데이터의 전송클럭 변환회로
KR0140778B1 (ko) 세그먼트 동기 신호의 검출 및 타이밍 복원 방법 및 회로
JP2950351B2 (ja) パルス信号発生回路
JP3177394B2 (ja) ディジタルpll回路
KR100413416B1 (ko) 에이치디티브이(hdtv)의 타이밍 복원장치
KR0157530B1 (ko) 심볼 클럭 복구회로
KR0172459B1 (ko) 클럭재생방법 및 장치
JP2004260321A (ja) 同期検出回路、同期検出方法
JP3518503B2 (ja) クロック供給装置
JP3264586B2 (ja) パターン同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee