JP3121995B2

JP3121995B2 - 同期装置

Info

Publication number: JP3121995B2
Application number: JP06282470A
Authority: JP
Inventors: 勝彦平松
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1994-10-24
Filing date: 1994-10-24
Publication date: 2001-01-09
Anticipated expiration: 2016-01-09
Also published as: JPH08125650A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、送信機とのクロックの
ずれを検出して補正する受信機の同期装置に関し、特
に、動作の安定化を実現したものである。

【０００２】

【従来の技術】通信機器では送信機と受信機の周波数を
正確に合わせることが難しい。ディジタル通信では、送
信側と受信側とのクロックを合わせるため、送信信号に
既知のパタン（同期ワード）を挿入し、受信側はその同
期ワードを検出することにより送信機と受信機とのクロ
ック差を識別し、クロックのずれを補正している。受信
機の周波数が送信側の周波数に比べて高い場合には、受
信機のフレーム時間長は受信データに対して短くなり、
そのため、同期ワードの受信される時刻は、受信機が同
期ワードを受信すると仮定している時刻よりも徐々に遅
くなる。逆に、受信機の周波数が低い場合には、受信機
のフレーム時間長は受信データに対して長くなり、その
ため、同期ワードの受信される時刻は、受信機が同期ワ
ードを受信すると仮定している時刻よりも徐々に早くな
る。

【０００３】受信機では、このような送信機と受信機と
の周波数の差から生じる同期ワードの受信時刻のずれを
補償することによって送信側との同期を取らなければな
らない。

【０００４】こうした動作を行なう従来の同期装置は、
図１２に示すように、受信信号の直交成分をＡ／Ｄ変換
するＡ／Ｄ変換器１と、受信信号の同相成分をＡ／Ｄ変
換するＡ／Ｄ変換器２と、受信信号と予め記憶している
同期ワードとの複素相関を演算し、相関値を同期ワード
パルスとして出力する同期ワードパルス発生回路３と、
同期ワードパルスを基に同期ワードの実際の受信時刻と
受信機が仮定している受信時刻との差を検出してタイミ
ング補正値を出力するタイミング差検出回路４と、この
タイミング補正値を用いてカウントを補正する補正付ル
ープカウンタ５と、補正付ループカウンタ５から出力さ
れる補正済のカウント値に基づいてタイミング信号を生
成し出力するデコーダ６とを備えている。

【０００５】タイミング差検出回路４は、図１３に示す
ように、受信機が仮定している同期ワードの受信時刻の
前後の時刻に同期ワードパルス発生回路３から出力され
た同期ワードパルスを順番に格納するシフトレジスタ７
と、シフトレジスタ７の中央の領域10より前の領域11、
12に格納されたデータをプラスに、中央より後の領域
８、９に格納されたデータをマイナスにカウントして各
データを加算し、その値をタイミング補正値として出力
する加算回路13とを備えている。

【０００６】この同期装置では、Ａ／Ｄ変換器１、２
が、受信信号を１シンボルの送信時間間隔のｎ倍のサン
プリングレートでサンプリングして（これを一般にシン
ボルレートのｎ倍でオーバーサンプリングすると言
う）、ディジタルデータに変換し、同期ワードパルス発
生回路３が、この受信データと内蔵するメモリに格納さ
れた同期ワードとの複素相関を求める。この複素相関演
算の結果は、タイミングが合っているときは１に近い値
を取り、タイミングが前方または後方にずれている場合
はタイミングが最も合っている時刻を中心にほぼ対称的
な形を取る。

【０００７】図１０に、相関演算の結果を表す波形を示
している。横軸に時間を採り、サンプリング間隔Ｔを単
位として、受信機が１フレーム中で同期ワードを受信す
ると仮定している時刻ｋＴを中心に、その前後の時間を
目盛っている。また、縦軸には相関値を示している。波
形ａ２は、仮定している受信時刻ｋＴに正しく同期ワー
ドが受信された場合の相関値を示している。また、波形
ａ１は、同期ワードが時刻ｋＴよりもＴ／２だけ前に受
信されたときの相関値を示し、波形ａ３は時刻ｋＴより
もＴ／２だけ遅れて、また、波形ａ４は時刻ｋＴよりも
Ｔだけ遅れて受信されたときの相関値を示している。図
１０においてｔｈは閾値を示しており、相関値がこの閾
値を超えたとき、同期ワードパルス発生回路３から同期
ワードパルスとして１が出力され、閾値を超えていない
ときは、同期ワードパルスが０となる。

【０００８】この同期ワードパルスは、タイミング差検
出回路４のシフトレジスタ７に入力する。このシフトレ
ジスタ７は、タイミング補正時の時間窓を構成してお
り、この例では時刻（ｋ−２）Ｔにおいて立ち上がり、
時刻（ｋ＋３）Ｔにおいて立ち下がるまで、同期ワード
パルスを順次取り込んで領域８〜12に格納する。従っ
て、領域12には時刻（ｋ−２）Ｔの同期ワードパルス
が、領域11には時刻（ｋ−１）Ｔの同期ワードパルス
が、領域10には時刻ｋＴの同期ワードパルスが、領域９
には時刻（ｋ＋１）Ｔの同期ワードパルスが、また、領
域８には時刻（ｋ＋２）Ｔの同期ワードパルスがそれぞ
れ格納される。加算回路13は、この時間窓の立ち下がり
に同期して、領域11、12のデータをプラスに、また、領
域８、９のデータをマイナスにカウントして、それらの
値を加算する。

【０００９】加算回路13の加算した値はタイミング補正
検出値として出力され、このタイミング補正検出値の累
積値が閾値を超えると、補正付ループカウンタ５のカウ
ンタ値を修正するタイミング補正値が出力され、補正付
ループカウンタ５は、その補正値に応じてカウンタの計
数を進ませたり、或いは遅らせる。デコーダ６は、この
補正されたカウンタ値に基づいてタイミング信号を形成
し、Ａ／Ｄ変換器１、２のサンプリングクロックとし
て、また、同期ワードパルス発生回路３やタイミング差
検出回路４の動作クロックとして供給する。

【００１０】図１１には、図１０の各波形に対応する同
期ワードパルスとタイミング補正用の時間窓との関係を
示している。横軸には図１０と同じ時間を採っている。
図１１（ａ）のｂ１は波形ａ１に対応する２値化した同
期ワードパルス出力を示し、同様に、図１１（ｂ）のｂ
２は波形ａ２に対応する同期ワードパルス出力、図１１
（ｃ）のｂ３は波形ａ３に対応する同期ワードパルス出
力、図１１（ｄ）のｂ４は波形ａ４に対応する同期ワー
ドパルス出力を示している。また、ｃはタイミング補正
を行なう際の時間窓を表している。この図１１（ａ）〜
（ｄ）の同期ワードパルスの状態は、シフトレジスタ７
の各領域８〜12に同期ワードパルスが格納された状態と
同じである。

【００１１】タイミング差検出回路４では、時間窓の中
心に対して前方に受信された同期ワードパルスと後方に
受信された同期ワードパルスとの差を加算回路13でカウ
ントしている。図１１の場合では、（ａ）は＋１、
（ｂ）は０、（ｃ）は−１、（ｄ）は−２である。但
し、ここでは、前方に検出された同期ワードパルスを
＋、後方に検出された同期ワードパルスを−としてい
る。

【００１２】このカウント数がタイミング補正の閾値を
超えたときに、補正付ループカウンタ５は、カウンタ値
を補正する。

【００１３】この補正は、図１１（ｃ）や図１１（ｄ）
の状態から図１１（ｂ）の状態、即ち、受信機の仮定す
る時刻ｋＴに同期ワードが正しく受信できる状態に補正
される。このとき、（ｄ）の状態から補正する場合に
は、補正の時間単位がサンプリング間隔のＴであるか
ら、Ｔを１だけずらすことによって（ｂ）の状態に補正
することができる。この補正動作は安定している。

【００１４】しかし、（ｃ）の状態から補正する場合に
は、Ｔを１だけずらすと、受信機が仮定する時刻ｋＴよ
りもＴ／２前に同期ワードを受信する（ａ）の状態に補
正されてしまう。そのため、再びタイミング差が検出さ
れ、（ａ）の状態から後方への補正が行なわれ、（ｃ）
の状態に戻る。この（ｃ）と（ａ）の状態を繰り返して
いる間に、送信機と受信機との周波数差によって徐々に
同期ワードの受信時刻が後ろにずれ、（ｄ）の状態にま
で達した時点で（ｂ）への補正が可能になり、補正後の
動作が安定する。

【００１５】

【発明が解決しようとする課題】このように、従来の同
期装置では、タイミング差がＴ／２程度に小さい場合に
も、タイミング補正検出値に過敏に反応してタイミング
補正が行なわれるため、不安定な動作が引き起こされ
る。このような場合、タイミング補正の閾値を上げて、
図１１（ｃ）の状態からのタイミング補正が起きないよ
うにしようとすると、今度はタイミングずれが大きい場
合に、追従して補正することができなくなるという問題
点がある。例えば、図１１において、タイミング補正の
閾値を２にすれば、（ｃ）の状態からのタイミング補正
は抑えられるが、同時に、タイミングが（ｄ）の状態よ
りもさらにずれて時刻（ｋ＋２）Ｔにおいてのみ同期ワ
ードパルスが１になるようなとき、或いは時刻（ｋ−
２）Ｔにおいてのみ同期ワードパルスが１になるような
ときにもタイミング補正が行なわれなくなってしまう。

【００１６】本発明は、こうした従来の問題点を解決す
るものであり、安定したタイミング補正動作を行なうと
ともに、タイミングずれが大きい場合にも追従して補正
することができる同期装置を提供することを目的として
いる。

【００１７】

【課題を解決するための手段】そこで、本発明では、Ａ
／Ｄ変換した受信信号と同期ワードとの相関処理を行な
い、この信号に挿入された同期ワードの実際の受信時刻
と受信機の仮定している同期ワードの受信時刻とのタイ
ミングずれを検出して補正する同期装置において、Ａ／
Ｄ変換のサンプリング周期で行なわれる相関処理により
得られた同期ワードパルスの内、受信機の仮定する同期
ワードの受信時刻を中心にその前後の時刻における同期
ワードパルスを格納するシフトレジスタと、このシフト
レジスタの中央付近の領域に格納された同期ワードパル
スを除いて、中心より前方の領域に格納された同期ワー
ドパルスの値と中心より後方の領域に格納された同期ワ
ードパルスの値との差をタイミングずれの検出値として
出力する減算手段とを設けている。

【００１８】また、この減算手段から出力された検出値
を格納するシフトレジスタと、このシフトレジスタの各
領域に格納された検出値を加算する加算手段と、加算手
段により加算された値が閾値を超えるときにタイミング
補正値を出力する比較手段とを設けている。

【００１９】また、減算手段から出力された検出値を、
忘却係数を用いて平均化する平均手段と、この平均手段
により平均化された値が閾値を超えるときにタイミング
補正値を出力する比較手段とを設けている。

【００２０】また、Ａ／Ｄ変換のサンプリング周期で行
なわれる相関処理により得られた同期ワードパルスの
内、受信機の仮定する同期ワードの受信時刻を中心にそ
の前後の時刻における同期ワードパルスを格納する第１
のシフトレジスタと、第１のシフトレジスタの中心より
前方の領域に格納された同期ワードパルスの値と中心よ
り後方の領域に格納された同期ワードパルスの値との差
をタイミングずれの検出値として出力する減算手段と、
この減算手段から出力された検出値を格納する第２のシ
フトレジスタと、第２のシフトレジスタの各領域に格納
された検出値の論理和を算出する論理和手段と、この論
理和手段の出力からタイミングずれが検出されていない
時刻の周期を求める補正周期検出手段とを設けている。

【００２１】また、補正周期検出手段が求めたタイミン
グずれの周期に基づいて、タイミング補正の可否が判定
される閾値の変更を行なう閾値設定手段を設けている。

【００２２】

【作用】そのため、シフトレジスタの中央付近に格納さ
れた、タイミングがほぼ合っているときの同期ワードパ
ルスは、タイミングずれの判断から除かれるので、タイ
ミング補正の検出値に過敏に反応して不安定な補正を開
始してしまう事態を防ぐことができる。また、タイミン
グずれが大きく、シフトレジスタの端にだけ同期ワード
パルスの１が現れる場合でも、それを検出し、追従して
補正することができる。

【００２３】また、検出値を格納するシフトレジスタ
と、シフトレジスタの各領域の検出値を加算する加算手
段と、その加算値と閾値とを比較する比較手段とを設け
た装置では、これらがフィルタの機能を果たし、検出値
の平均レベルを出力する。そのため、タイミングずれが
非常に小さい場合に、タイミングずれが少しずつ拡がる
過程で散発的にいくつかの検出値が出力されることがあ
っても、タイミング補正は発動されない。タイミング補
正は、検出値の出力される確率が高くなって始めて発動
される。従って、タイミングずれが非常に小さい場合で
も、補正動作が安定化する。

【００２４】忘却係数を用いて検出値を平均化する装置
では、シフトレジスタを用いるよりも、回路規模を小さ
く、動作を高速化することができる。

【００２５】また、タイミング補正を行なうことによっ
て、タイミングずれの無い時刻が一定周期で訪れる。検
出値が一定時間に渡って０である状態をシフトレジスタ
と論理和手段とで求め、その時間間隔を算出することに
より、その周期を求めることができる。

【００２６】この周期を基に、タイミングずれが小さい
時間帯では、ずれ判定の閾値を大きく取り、タイミング
ずれが大きい時間帯では、ずれ判定の閾値を小さく取る
ことによって、検出値に対する過敏な反応を抑え、ま
た、大きいタイミングずれに対する追従を可能にする。

【００２７】

【実施例】

（第１実施例）第１実施例の同期装置の全体構成は、従
来の装置（図１２）と同じである。この同期装置のタイ
ミング差検出回路４は、図１に示すように、受信機が仮
定している同期ワードの受信時刻の前後の時刻に同期ワ
ードパルス発生回路３から出力された同期ワードパルス
を順番に格納するシフトレジスタ７と、シフトレジスタ
７の右端の領域12に格納されたデータをプラスに、左端
の領域８に格納されたデータをマイナスにカウントして
両データを加算し、その値をタイミング補正検出値とし
て出力する加算器Ａ14と、タイミング補正検出値の累積
値を算出する加算器Ｂ15と、加算器Ｂ15から出力された
算出値を記憶して次回の加算に加えるメモリＣ16と、加
算器Ｂ15から出力されたタイミング補正検出値の累積値
をタイミング補正閾値と比較し、累積値が閾値を超えた
ときにタイミング補正値を出力する比較回路17とを備え
ている。

【００２８】また、同期ワードパルス発生回路３は、図
２に示すように、Ａ／Ｄ変換器１、２で変換されたディ
ジタルデータを記憶するメモリＡ18と、同期ワードの既
知パタンを格納しているメモリＢ21と、メモリＡ18に記
憶された受信データとメモリＢ21に格納された同期ワー
ドとの複素相関値を演算する複素相関器19と、算出され
た相関値を閾値と比較して、閾値を超えたときに同期ワ
ードパルスを出力する閾値判定回路20とを備えている。

【００２９】また、補正付ループカウンタ５は、図３に
示すように、タイミング差検出回路４から出力されたタ
イミング補正値を用いて補正したカウンタ値を出力する
加算器Ｃ23と、加算器Ｃ23の出力を記憶するメモリＤ24
と、加算器Ｃ23にタイミング補正値またはメモリＤ24の
出力が入力するように接続を切換える切換えスイッチ22
と、加算器Ｃ23のカウンタ値が一定数に達したときに切
換えスイッチ22の接続を切換え、また、メモリＤ24をリ
セットする比較器Ｃ25とを備えている。

【００３０】また、送信信号のフレームフォーマットを
図９に示している。この例では、クロック差を検出する
ための同期ワードが送信信号の中央に配置されている。
１フレームのシンボル長はＮシンボルであり、この例で
はＮ＝２５である。

【００３１】この同期装置では、Ａ／Ｄ変換器１、２
が、送信機と受信機とのクロック差を検出するために、
受信信号をシンボルレートのｎ倍（この実施例ではｎ＝
４）でオーバーサンプリングする。一般的にこのオーバ
ーサンプリング比が高いほど精度良くタイミングずれを
検出できるが、装置化する場合には高価格、高消費電力
となる。

【００３２】Ａ／Ｄ変換器１、２で変換されたディジタ
ルデータは、同期ワードパルス発生回路３のメモリＡ18
に格納される。

【００３３】送信信号の中に同期ワードがＭシンボル含
まれている場合、複素相関器19は、メモリＡ18に格納さ
れた受信信号から同期ワード分（Ｍシンボル）のデータ
を取り出して、メモリＢ21に蓄えられている既知の同期
ワードとの間の相関演算を行なう。

【００３４】いま、受信信号ｓ（ｔ）を式１によって、ｓ（ｔ）＝Ｉ（ｔ）＋ｊＱ（ｔ）（１）（但し、Ｉ（ｔ）：同相成分、Ｑ（ｔ）：直交成分）と
表す。メモリＡ18には時刻ｎＴのデータからＭシンボル
分のサンプルが蓄えられており、これをＩ（ｉＴ）＋ｊ
Ｑ（ｉＴ）と表す。また、メモリＢ21に蓄えられている
既知のパタンの同相成分をＩ₀（t）、直交成分をＱ
₀（t）とするとき、相関演算は式２によって行なわれ
る。

【数２】

【００３５】メモリＡ18に蓄えられたｉシンボル目のデ
ータが同期ワードであるとき、その同相成分はＩ₀(ｉ
Ｔ）、直交成分はＱ₀(ｉＴ）である。従って、同期ワー
ドの受信時刻においては、相関演算の結果は、式２より
ｕ＝１となる。このように相関演算の結果は、送信信号
と受信信号との波形が最も似ているとき、即ち、タイミ
ングが最も合っているときに１に近づく。

【００３６】複素相関器19の算出した相関値は、閾値判
定回路20で閾値と比較され、閾値を超えるときに１の同
期ワードパルスが、また、閾値を超えないときに０の同
期ワードパルスが出力される。

【００３７】同期ワードパルス発生回路３が時刻（ｋ−
２）Ｔから時刻（ｋ＋２）Ｔに渡って出力した同期ワー
ドパルスは、タイミング補正検出値の検出時間窓を構成
するタイミング差検出回路４のシフトレジスタ７の各領
域８〜12に格納される。シフトレジスタ７の領域９、1
0、11は、非検出窓であり、領域12及び領域８のデータ
だけが加算器Ａ14に入力する。加算器Ａ14は、シフトレ
ジスタ７の領域12に時刻（ｋ−２）Ｔの同期ワードパル
スが、領域11に時刻（ｋ−１）Ｔの同期ワードパルス
が、領域10に時刻ｋＴの同期ワードパルスが、領域９に
時刻（ｋ＋１）Ｔの同期ワードパルスが、そして領域８
に時刻（ｋ＋２）Ｔの同期ワードパルスが格納された段
階で、検出時間窓の立ち下がりに同期して、領域12に格
納されたデータを＋に、領域９に格納されたデータを−
にカウントして、時刻（ｋ−２）Ｔの同期ワードパルス
と時刻（ｋ＋２）Ｔの同期ワードパルスとを加算する。

【００３８】このようにタイミング補正値検出時間窓の
中央に非検出帯を設け、タイミングがほぼ合っている時
刻の同期ワードパルスのデータをタイミング補正値検出
に用いないようにすることによって、タイミング補正の
検出値に過敏に反応して不安定な補正動作を行なうこと
を防ぐことができる。

【００３９】表１には、非検出窓を設けた場合と設けな
い場合との加算器Ａ14の出力の違いを示している。

【表１】

【００４０】加算器Ａ14の出力は、加算器Ｂ15に入力
し、加算器Ｂ15は、メモリＣ16と協同して、加算器Ａ14
のフレームごとの出力を累積する。その累積値は比較回
路17に入力し、比較回路17は、累積値とタイミング補正
閾値とを比較して、（ａ）累積値がタイミング補正閾値
より大きいときは０、（ｂ）累積値がタイミング補正閾
値の符号反転した値より小さいときは−２、（ｃ）それ
以外のときは−１のタイミング補正値を出力する。

【００４１】補正付ループカウンタ５の加算器Ｃ23は、
タイミング補正値と１とを加算した値を初期値として、
動作タイミングＡに合わせて１ずつカウンタ値をインク
リメントする。通常の状態では、切換スイッチ22は加算
器Ｃ23とメモリＤ24とを接続し、加算器Ｃ23は、メモリ
Ｄ24に記憶された前回のカウンタ値に１を加算すること
により、カウンタ値を１ずつインクリメントする。

【００４２】カウンタ値がｎ×Ｎ−１、つまり、１フレ
ーム分のサンプリングクロック数に達すると、比較器Ｃ
25は、切換スイッチ22の接続を加算器C23にタイミング
補正値が入力するように切換え、また、メモリＤ24をリ
セットする。

【００４３】このとき、タイミング補正値として０が出
力されていると、加算器Ｃ23は、その値０に１を加算し
て１をカウンタ値初期値として出力する。比較器Ｃ25
は、カウンタ値がｎ×Ｎ−１以外の値になったため、切
換スイッチ22の接続をメモリＤ24側に切換える。こうし
て、加算器Ｃ23は、１、２、‥、ｎ×Ｎ−１とカウント
することになる。

【００４４】また、タイミング補正値が−２のときは、
同じように、加算器Ｃ23は、−１を初期値として、−
１、０、１、‥、ｎ×Ｎ−１をカウントする。

【００４５】また、タイミング差が少なく、タイミング
補正値が−１のときは、加算器Ｃ23は、０を初期値とし
て、０、１、‥、ｎ×Ｎ−１をカウントする。

【００４６】このように補正付きループカウンタ５で補
正されたカウンタ値はデコーダ６に送られ、デコーダ６
は、このカウンタ値に基づいてフレームタイミングを出
力し、Ａ／Ｄ変換器１、２、同期ワードパルス発生回路
３及びタイミング差検出回路４に対してタイミング信号
を供給する。そのため、これらの各部では動作タイミン
グＡに同期した動作を行なうことになる。また、カウン
タ値が補正されたことによって同期ワード受信時の時刻
が変更され、図１１（ｄ）の状態は（ｂ）の状態に補正
される。しかし、（ａ）、（ｃ）の状態では、加算器Ａ
14からの出力がないため、タイミング補正は行なわれな
い。

【００４７】このように、第１実施例の同期装置では、
タイミング補正検出窓の中央付近に位置する窓を非検出
窓としており、タイミングがほぼ合っている時刻の同期
ワードパルスをタイミング補正検出値の算出対象から外
している。そのため、タイミング補正が敏感に反応し
て、不安定な動作を引き起こしてしまう事態を避けるこ
とができる。また、タイミングずれが大きく、タイミン
グ補正検出窓の端の窓にだけ同期ワードパルスが現れる
ような場合でも、それを見逃すことなく検出し、追従し
て補正することができる。

【００４８】この実施例では、タイミング補正検出窓を
５、非検出窓を３としているが、この数は、変更が可能
である。実際のシステムでは、一般的にオーバーサンプ
ル比を高くしたときにはタイミング補正検出窓を長くす
る必要がある。また、同期ワードパルス発生の閾値を小
さくしたときは、同期ワードパルスの出力される時間が
増えるために非検出窓の数を多くし、同期ワードパルス
発生の閾値を大きくしたときは、同期ワードパルスの出
力される時間が減るために非検出窓は少なくする。ま
た、タイミング補正閾値については、追従したい最大の
ずれに対して追従するように決める。

【００４９】（第２実施例）第２実施例の同期装置は、
送信機と受信機とのタイミングずれが非常に小さい場合
の動作を安定化させることができる。

【００５０】このタイミングずれが非常に小さい場合に
は、図１０のａ３の状態からａ４の状態に緩やかに変化
する。状態ａ３では、時刻（ｋ−１）Ｔ及び時刻（ｋ＋
２）Ｔにおける相関値が閾値ｔｈに近い。そのため、ａ
４の状態に近づく途中で時刻（ｋ＋２）Ｔにおいて同期
ワードパルス１を出力することが起こり得る。

【００５１】第１実施例の装置のタイミング差検出回路
４では、時刻（ｋ＋２）Ｔにおいて同期ワードパルスの
１が出力されると、加算器Ａ14が１を出力し、この値
は、加算器Ｂ15によって全て累積され、その累積値がタ
イミング補正閾値を超えたときにタイミング補正が行な
われる。そのため、ａ３の状態からａ４の状態にゆっく
り移行する途中で、時刻（ｋ＋２）Ｔにおいて、たまた
ま閾値を超える回数の同期ワードパルス１が発生する
と、図１１（ｃ）の状態からのタイミング補正が実行さ
れることになる。この補正は、タイミング差を０にする
ことができず、また、その補正の開始が偶然に左右され
るため動作が不安定である。

【００５２】第２実施例の同期装置は、図１１（ｃ）の
状態から（ｄ）の状態に遷移するに従って、徐々に同期
ワードパルス１が出力される確率が高くなる性質を利用
して、こうした不安定さを除くように構成したものであ
り、図４に示すように、タイミング差検出回路４に、同
期ワードパルス発生回路３から所定時刻に出力された同
期ワードパルスを順番に格納するシフトレジスタ７と、
シフトレジスタ７の右端の領域12に格納されたデータを
プラスに、左端の領域８に格納されたデータをマイナス
にカウントして両データを加算する加算器Ａ14と、加算
器Ａ14の出力を順次格納するシフトレジスタ26と、シフ
トレジスタ26の各窓27〜31に格納されたデータを加算す
る加算器Ｂ32と、加算器Ｂ32の出力をタイミング補正閾
値と比較して、その比較結果に応じたタイミング補正値
を出力する比較器33とを設けている。同期装置のその他
の各部の構成は第１実施例の装置と変わりがない。

【００５３】このタイミング差検出回路４において、シ
フトレジスタ７及び加算器Ａ14は、第１実施例のシフト
レジスタ７及び加算回路13と同じ動作を行なう。加算器
Ａ14からフレーム毎に出力されたタイミング補正検出値
は、シフトレジスタ26に入力し、各領域27〜31を順次シ
フトする。その結果、Ｎを１フレームのサンプル数、Ｎ
Ｔを１フレーム時間とするとき、時刻（ｍ−４）ＮＴの
タイミング補正検出値が領域31に、時刻（ｍ−３）ＮＴ
のタイミング補正検出値が領域30に、時刻（ｍ−２）Ｎ
Ｔのタイミング補正検出値が領域29に、時刻（ｍ−１）
ＮＴのタイミング補正検出値が領域28に、また、時刻ｍ
ＮＴのタイミング補正検出値が領域27に格納される。

【００５４】加算器Ｂ32は、各領域27〜31のデータを１
フレームに一度加算して比較器33に出力し、比較器33
は、その加算値をタイミング補正閾値と比較して、次の
動作を行なう。（ａ）加算器Ｂ32の出力がタイミング補正閾値よりも大
きいときは、タイミングが前方にずれているので、補正
付ループカウンタ５に対して、その初期値が＋１となる
ようにタイミング補正値を出力する。また、シフトレジ
スタ７及びシフトレジスタ26をリセットする。（ｂ）加算器Ｂ32の出力がタイミング補正閾値の符号反
転した値よりも小さいときは、タイミングが後方にずれ
ているので、補正付ループカウンタ５に対して、その初
期値が−１となるようにタイミング補正値を出力する。
また、シフトレジスタ７及びシフトレジスタ26をリセッ
トする。（ｃ）それ以外のときは、補正の必要があるずれを検出
していない状態であるので、補正付ループカウンタ５に
対して、その初期値が０となるようにタイミング補正値
を出力する。

【００５５】このタイミング差検出回路４におけるシフ
トレジスタ26、加算器Ｂ32及び比較器33は、加算器Ａ14
の出力値の細かい変化を捨象するフィルタの役割を果た
している。そのため、加算器Ａ14が偶発的に発生した同
期ワードパルスに基づいて加算値１を出力しても、タイ
ミング補正は行なわれない。一方、図１１（ｃ）の状態
のタイミングずれが（ｄ）の状態の間近にまで遷移し、
加算器Ａ14から０以外の値が出力される確率が高くなる
と、加算器Ｂ32の加算値がタイミング補正閾値を超え
て、タイミング補正が実行される。

【００５６】このように、第２実施例の同期装置では、
タイミングずれが非常に小さい場合でもタイミング補正
の開始に至る動作を安定化させることができる。

【００５７】（第３実施例）第３実施例の同期装置は、
タイミングずれが非常に小さい場合のタイミング補正を
安定的に且つ迅速に実行できるように構成している。

【００５８】第２実施例の同期装置では、タイミング差
検出回路４において係数１のフィルタを用いているた
め、フィルタのタップ長が短い場合には、フィルタ遅延
も短く、応答も早いが、タップ長を長くする必要がある
ときには、回路規模が大きくなり、フィルタ遅延も長く
なり、応答が遅くなる。

【００５９】第３実施例の装置では、タイミング差検出
回路４におけるこうした点の改善を図っている。このタ
イミング差検出回路４は、図５に示すように、同期ワー
ドパルス発生回路３から所定時刻に出力された同期ワー
ドパルスを順番に格納するシフトレジスタ７と、シフト
レジスタ７の右端の領域12に格納されたデータをプラス
に、左端の領域８に格納されたデータをマイナスにカウ
ントして両データを加算する加算器Ａ14と、加算器Ａ14
の出力に１から忘却係数αを減算した（１−α）を乗算
する乗算器34と、メモリ36に記憶された値に忘却係数α
を乗算する乗算器37と、乗算器34の出力と乗算器37の出
力とを加算する加算器35と、加算器35の出力をタイミン
グ補正閾値と比較する比較器33とを備えている。メモリ
36は、加算器35の前回の出力を記憶する。

【００６０】このタイミング差検出回路４では、シフト
レジスタ７及び加算器Ａ14は第１実施例と同じ動作を行
なう。加算器Ａ14から出力されたタイミング補正検出値
に対して、乗算器34は（１−α）を乗算する。また、メ
モリ36には、前回の加算器35の出力が記憶されており、
このメモリ36に記憶された値に対して、乗算器37はαを
乗算する。加算器35は、乗算器34の出力と乗算器37の出
力とを加算して比較器33に出力し、また、この加算値は
メモリ36に記憶されて、次回の乗算器37の乗算に使用さ
れる。

【００６１】この加算器35の時刻ｎにおける出力ｙ
（ｎ）は、ｙ(ｎ)＝αｙ(ｎ−１)＋（１−α）ｘ(ｎ) （３）（但し、αは忘却係数、ｘ（ｎ）は時刻ｎにおける加算
器Ａ14の出力）となる。このｙ（ｎ）は、忘却係数αを
用いて平均処理したときのｘ（ｎ）の平均値を表してい
る。乗算器34、乗算器37及び加算器35は、１フレームに
一度、式３による演算を行なう。

【００６２】比較器33は、加算器35の加算値をタイミン
グ補正閾値と比較し、第２実施例における（ａ）（ｂ）
（ｃ）と同様のタイミング補正値を出力する。

【００６３】このように、第３実施例のタイミング差検
出回路４は、忘却係数を用いることにより、構成が簡単
になり、また、第２実施例のタイミング差検出回路（図
４）に比べて応答時間が短縮される。

【００６４】（第４実施例）第４実施例の同期装置は、
タイミング差検出回路におけるタイミング補正閾値をタ
イミングずれの大きさの変化の周期に合わせて制御して
おり、タイミングのずれが大きい時間帯では閾値を小さ
く設定して、ずれに追従できるように、また、タイミン
グのずれが小さい時間帯では閾値を大きく設定して、安
定した補正動作を行なうように構成している。

【００６５】この同期装置は、図６に示すように、同期
ワードパルス発生回路３から出力される同期ワードパル
スを用いてタイミングずれの周期を検出するタイミング
補正周期検出回路38と、検出されたタイミングずれの周
期に応じてタイミング差検出回路４のタイミング補正閾
値を変更する閾値設定回路39とを備えている。その他の
構成は第１実施例の装置または従来の装置（図１２）と
同じである。

【００６６】このタイミング補正周期検出回路38は、図
７に示すように、同期ワードパルス発生回路３から所定
時刻に出力された同期ワードパルスを順番に格納するシ
フトレジスタ40と、シフトレジスタ40の中央の領域43よ
り前の領域44、45に格納されたデータをプラスに、中央
より後の領域41、42に格納されたデータをマイナスにカ
ウントして各データを加算する加算器46と、加算器46の
出力を領域48〜52にシフトさせて格納するシフトレジス
タ47と、シフトレジスタ47の各領域48〜52に格納された
データの論理和を取る論理和回路53と、論理和が０の時
のカウンタ55の値をラッチするラッチ回路54と、論理和
が０の時のカウンタ55の値の平均間隔からタイミングず
れの周期を求め、タイミング補正周期として出力する平
均回路56とを具備している。

【００６７】また、閾値設定回路39は、図８に示すよう
に、タイミング補正周期に応じたタイミング補正閾値を
記憶しているメモリ57と、タイミング補正周期検出回路
38から出力されたタイミング補正周期に対応する閾値を
メモリ57から読み出してタイミング差検出回路４に出力
するデコーダ58とを具備している。

【００６８】このタイミング補正周期検出回路38におけ
るシフトレジスタ40及び加算器46は、従来のタイミング
差検出回路４（図１３）のシフトレジスタ７及び加算回
路13と同じ動作を行なう。従って、加算器46は、図１１
（ｄ）の状態では−２を補正検出値として出力し、
（ｃ）の状態では−１、（ａ）の状態では＋１を出力す
る（表１）。

【００６９】また、これらの状態からタイミング補正が
行なわれ、（ｂ）の安定状態に移行すると、暫くの間、
加算器46は補正検出値として０を出力する。この補正検
出値が検出されない時刻の間隔がタイミングずれの周期
である。

【００７０】なお、従来の同期装置では、前述したよう
に、図１１（ｄ）の状態からタイミング補正を行なった
ときは（ｂ）の安定状態に移行するが、図１１（ｃ）の
状態から補正を行なったときは、（ｃ）と（ａ）との状
態が繰返され、その間に徐々に受信時刻が後ろにずれて
（ｄ）の状態となり、その後（ｂ）の状態に移行する。
このいずれの場合でも、（ｂ）の安定状態に移行した
後、暫くは、加算器46から補正検出値として０が出力さ
れる。

【００７１】加算器46から１フレームごとに出力された
補正検出値は、シフトレジスタ47に順次入力し、論理和
回路53は、シフトレジスタ45の各領域48〜52に格納され
たデータの論理和を出力する。論理和が０であれば、加
算器46からシフトレジスタ47の段数だけ連続して０の補
正検出値が出力されたことになり、タイミング補正が安
定状態であることを表している。

【００７２】ラッチ回路54は、タイミング補正が安定状
態になったとき、その時のカウンタ55の値をラッチして
平均回路56に出力する。平均回路56は、前回の安定状態
のカウンタの値との差から、一回のタイミング補正の間
隔を求め、この間隔を平均してタイミング補正周期を算
出し、閾値設定回路39に出力する。

【００７３】閾値設定回路39のデコーダ58は、入力した
タイミング補正周期に応じた閾値をメモリ57から読出
し、タイミング差検出回路４に出力する。その結果、タ
イミング差検出回路４は、タイミングのずれが大きい時
間帯では、タイミング補正検出値を小さい閾値と比較し
て、それを超えるときにタイミング補正値を出力し、ま
た、タイミングのずれが小さい時間帯では、タイミング
補正検出値を大きい閾値と比較して、それを超えるとき
にタイミング補正値を出力する。

【００７４】そのため、この装置では、大きいタイミン
グずれの補正と、タイミングずれが小さいときの安定し
た動作とを併せて実現することができる。従来の同期装
置を用いる場合でも、このタイミング補正周期検出回路
38と閾値設定回路39とを設けることにより、大きいタイ
ミングずれに追従してそれを補正し、また、タイミング
ずれが小さい、図１１（ｃ）や（ａ）の状態からのタイ
ミング補正を抑えて、補正動作を安定化させることがで
きる。

【００７５】なお、タイミング補正周期検出回路38は、
タイミング補正検出値が出力されない時間の間隔からタ
イミング補正の周期を求めているが、この回路の検出し
たタイミング補正周期は、受信機の周波数を補正するた
めのＶＣＯの電圧の制御などに用いることもできる。

【００７６】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の同期装置は、送信機と受信機とのタイミン
グずれを安定して補正することができ、また、大きいタ
イミングずれを逃すことなく、的確に追従して補正する
ことができる。

【００７７】また、タイミング補正検出値をフィルタに
通した後、タイミング補正値を得る装置では、タイミン
グずれが極めて小さいときの補正動作を安定化させるこ
とができる。

【００７８】また、このフィルタを、忘却係数を用いて
形成した装置では、構成が簡単となり、動作が高速化す
る。

【００７９】タイミングずれの周期を検出する回路を備
えた装置では、タイミング補正閾値をタイミングずれの
周期に合わせて変更することにより、タイミングずれが
小さいときには補正を抑えて動作を安定化させ、タイミ
ングずれが大きいときには、それに追従して補正を実行
することができる。

【００８０】また、この回路で検出したタイミングずれ
の周期は、ＶＣＯ電圧の制御などにも用いることができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例の同期装置におけるタイミ
ング差検出回路のブロック図、

【図２】第１実施例の同期装置における同期ワードパル
ス発生回路のブロック図、

【図３】第１実施例の同期装置における補正付ループカ
ウンタのブロック図、

【図４】本発明の第２実施例の同期装置におけるタイミ
ング差検出回路のブロック図、

【図５】本発明の第３実施例の同期装置におけるタイミ
ング差検出回路のブロック図、

【図６】本発明の第４実施例の同期装置の構成を示すブ
ロック図、

【図７】第４実施例の同期装置におけるタイミング補正
周期検出回路のブロック図、

【図８】第４実施例の同期装置における閾値設定回路の
ブロック図、

【図９】送信信号のフレームフォーマット、

【図１０】同期ワードパルス発生回路の相関器出力波形
を示す図、

【図１１】タイミング差検出回路の検出時間窓と同期ワ
ードパルスとを示す図、

【図１２】従来の同期装置の構成を示すブロック図、

【図１３】従来の同期装置のタイミング差検出回路のブ
ロック図である。

【符号の説明】

１、２Ａ／Ｄ変換器３同期ワードパルス発生回路４タイミング差検出回路５補正付ループカウンタ６、58 デコーダ７、26、40、47 シフトレジスタ８〜12、27〜31、41〜45、48〜52 領域 13 加算回路 14、15、32 加算器 16、18、21、24、36、57 メモリ 17 比較回路 19 複素相関器 20 閾値判定回路 22 切換スイッチ 23、35 加算器 25、33 比較器 34、37 乗算器 38 タイミング補正周期検出回路 39 閾値設定回路 53 論理和回路 54 ラッチ回路 55 カウンタ 56 平均回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/08 H04L 27/14 H04L 27/22

Claims

(57)【特許請求の範囲】

【請求項１】Ａ／Ｄ変換した受信信号と同期ワードと
の相関処理を行ない、この信号に挿入された同期ワード
の実際の受信時刻と受信機の仮定している同期ワードの
受信時刻とのタイミングずれを検出して補正する同期装
置において、Ａ／Ｄ変換のサンプリング周期で行なわれる前記相関処
理により得られた同期ワードパルスの内、受信機の仮定
する同期ワードの受信時刻を中心にその前後の時刻にお
ける同期ワードパルスを格納するシフトレジスタと、前記シフトレジスタの中央付近の領域に格納された同期
ワードパルスを除いて、中心より前方の領域に格納され
た同期ワードパルスの値と中心より後方の領域に格納さ
れた同期ワードパルスの値との差をタイミングずれの検
出値として出力する減算手段とを設けたことを特徴する
同期装置。
【請求項２】前記減算手段から出力された検出値を格
納するシフトレジスタと、前記シフトレジスタの各領域
に格納された検出値を加算する加算手段と、前記加算手
段により加算された値が閾値を超えるときにタイミング
補正値を出力する比較手段とを設けたことを特徴とする
請求項１に記載の同期装置。
【請求項３】前記減算手段から出力された検出値を、
忘却係数を用いて平均化する平均手段と、前記平均手段
により平均化された値が閾値を超えるときにタイミング
補正値を出力する比較手段とを設けたことを特徴とする
請求項１に記載の同期装置。
【請求項４】Ａ／Ｄ変換した受信信号と同期ワードと
の相関処理を行ない、この信号に挿入された同期ワード
の実際の受信時刻と受信機の仮定している同期ワードの
受信時刻とのタイミングずれを検出して補正する同期装
置において、Ａ／Ｄ変換のサンプリング周期で行なわれる前記相関処
理により得られた同期ワードパルスの内、受信機の仮定
する同期ワードの受信時刻を中心にその前後の時刻にお
ける同期ワードパルスを格納する第１のシフトレジスタ
と、第１のシフトレジスタの中心より前方の領域に格納され
た同期ワードパルスの値と中心より後方の領域に格納さ
れた同期ワードパルスの値との差をタイミングずれの検
出値として出力する減算手段と、前記減算手段から出力された検出値を格納する第２のシ
フトレジスタと、第２のシフトレジスタの各領域に格納された検出値の論
理和を算出する論理和手段と、前記論理和手段の出力からタイミングずれが検出されて
いない時刻の周期を求める補正周期検出手段とを設けた
ことを特徴する同期装置。
【請求項５】前記補正周期検出手段が求めたタイミン
グずれの周期に基づいて、タイミング補正の可否が判定
される閾値の変更を行なう閾値設定手段を設けたことを
特徴とする請求項４に記載の同期装置。