JP2642541B2 - キー入力回路およびキー入力検出方法 - Google Patents
キー入力回路およびキー入力検出方法Info
- Publication number
- JP2642541B2 JP2642541B2 JP3217248A JP21724891A JP2642541B2 JP 2642541 B2 JP2642541 B2 JP 2642541B2 JP 3217248 A JP3217248 A JP 3217248A JP 21724891 A JP21724891 A JP 21724891A JP 2642541 B2 JP2642541 B2 JP 2642541B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- key
- clock signal
- operated
- frequency oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Push-Button Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログデータを入力
するためのキー群を備えた家電装置一般に関するもので
ある。
するためのキー群を備えた家電装置一般に関するもので
ある。
【０００２】
【従来の技術】アナログデータを入力する操作部が設け
られた従来のマイクロコンピュータの構成を図６に概念
的に示す。操作部２１には、アナログデータを入力する
ためのキー（以下、ＡＤ入力キーと称する）が複数配列
されている。マイクロコンピュータから成る制御部２２
は、割り込み制御やタイマ機能、時計機能等に必要な相
対的に低周波数（例えば、３2.７６８ｋＨｚ）のクロッ
ク信号を生成する低周波発振回路２３と、プログラムに
従う逐次データ処理等に必要な相対的に高周波数（例え
ば、4.１９ＭＨｚ）のクロック信号を生成する高周波発
振回路２４とを備えている。
られた従来のマイクロコンピュータの構成を図６に概念
的に示す。操作部２１には、アナログデータを入力する
ためのキー（以下、ＡＤ入力キーと称する）が複数配列
されている。マイクロコンピュータから成る制御部２２
は、割り込み制御やタイマ機能、時計機能等に必要な相
対的に低周波数（例えば、３2.７６８ｋＨｚ）のクロッ
ク信号を生成する低周波発振回路２３と、プログラムに
従う逐次データ処理等に必要な相対的に高周波数（例え
ば、4.１９ＭＨｚ）のクロック信号を生成する高周波発
振回路２４とを備えている。
【０００３】このような構成を有するマイクロコンピュ
ータは、タイマ機能、時計機能を有するＡＶ機器、調理
機器、空調機器等の家電装置のコントローラとして広く
用いられている。通常、家電装置の電源ＯＦＦ状態で
は、内蔵のバックアップ電池がマイクロコンピュータの
電源となるため、低周波発振回路２３が上記した低周波
数のクロック信号を生成し続ける。この動作状態は消費
電流が少なく、いわゆる低周波発振モード、あるいは低
消費電流モードといわれる。家電装置の電源ＯＮ状態で
は、バックアップ電池の消費電流を考慮する必要がない
ため、マイクロコンピュータの命令実行時間を短くする
ことに主眼を置いて、高周波発振回路２４を作動させ
る。
ータは、タイマ機能、時計機能を有するＡＶ機器、調理
機器、空調機器等の家電装置のコントローラとして広く
用いられている。通常、家電装置の電源ＯＦＦ状態で
は、内蔵のバックアップ電池がマイクロコンピュータの
電源となるため、低周波発振回路２３が上記した低周波
数のクロック信号を生成し続ける。この動作状態は消費
電流が少なく、いわゆる低周波発振モード、あるいは低
消費電流モードといわれる。家電装置の電源ＯＮ状態で
は、バックアップ電池の消費電流を考慮する必要がない
ため、マイクロコンピュータの命令実行時間を短くする
ことに主眼を置いて、高周波発振回路２４を作動させ
る。
【０００４】電源ＯＮ状態で操作部２１の各キーが押さ
れると、各キー毎に設定された異なるアナログ電位が、
アナログデータとして操作部２１から制御部２２のＡＤ
入力ポートに出力される。
れると、各キー毎に設定された異なるアナログ電位が、
アナログデータとして操作部２１から制御部２２のＡＤ
入力ポートに出力される。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
構成では、ＡＤ入力ポートにおけるコンパレータが容量
結合で構成されている等により、クロック信号が一定の
発振周波数以上でなければ、制御部２２が操作部２１か
ら送られたアナログデータを欠落無く受け入れることが
できない。すなわち、低周波発振モードの動作状態で
は、操作部２１からキー入力されたアナログデータの受
入れが不可能となる。そこで、制御部２２が常にアナロ
グデータを受け付けることができるようにするには、高
周波発振回路２４に高周波数のクロック信号を常に発生
させる必要がある。そのため、消費電流が大きくなり、
例えば、電源電池の寿命が短くなる等の問題点が生ず
る。
構成では、ＡＤ入力ポートにおけるコンパレータが容量
結合で構成されている等により、クロック信号が一定の
発振周波数以上でなければ、制御部２２が操作部２１か
ら送られたアナログデータを欠落無く受け入れることが
できない。すなわち、低周波発振モードの動作状態で
は、操作部２１からキー入力されたアナログデータの受
入れが不可能となる。そこで、制御部２２が常にアナロ
グデータを受け付けることができるようにするには、高
周波発振回路２４に高周波数のクロック信号を常に発生
させる必要がある。そのため、消費電流が大きくなり、
例えば、電源電池の寿命が短くなる等の問題点が生ず
る。
【０００６】
【課題を解決するための手段】請求項１の発明に係るキ
ー入力回路は、上記の課題を解決するために、少なくと
も以下の各手段を備えていることを特徴としている。す
なわち、(1) キー操作によってアナログデータを入力す
る複数のＡＤ入力キー手段（例えば、キースイッチ群ま
たはタッチパネルから成るキーマトリックス）、(2) 上
記ＡＤ入力キー手段が操作されたことを検出し、入力検
出信号を生成するキー入力検出手段（例えば、ＡＮＤ回
路またはエミッタ接地型のｐｎｐトランジスタ）、(3)
相対的に低周波数のクロック信号を生成する低周波発振
手段（例えば、低周波発振回路）、(4) 相対的に高周波
数のクロック信号を生成する高周波発振手段（例えば、
高周波発振回路）、(5) 上記ＡＤ入力キー手段に接続さ
れたＡＤ入力ポートと、上記キー入力検出手段に接続さ
れた割り込みポートとを備え、キー入力検出手段から割
り込みポートに供給される入力検出信号を、上記低周波
数のクロック信号に基づいて検出したときに、上記高周
波発振手段を作動させ、いずれのＡＤ入力キー手段が操
作されたのかを、上記高周波数のクロック信号に基づい
て判定する制御手段（例えば、マイクロコンピュー
タ）。
ー入力回路は、上記の課題を解決するために、少なくと
も以下の各手段を備えていることを特徴としている。す
なわち、(1) キー操作によってアナログデータを入力す
る複数のＡＤ入力キー手段（例えば、キースイッチ群ま
たはタッチパネルから成るキーマトリックス）、(2) 上
記ＡＤ入力キー手段が操作されたことを検出し、入力検
出信号を生成するキー入力検出手段（例えば、ＡＮＤ回
路またはエミッタ接地型のｐｎｐトランジスタ）、(3)
相対的に低周波数のクロック信号を生成する低周波発振
手段（例えば、低周波発振回路）、(4) 相対的に高周波
数のクロック信号を生成する高周波発振手段（例えば、
高周波発振回路）、(5) 上記ＡＤ入力キー手段に接続さ
れたＡＤ入力ポートと、上記キー入力検出手段に接続さ
れた割り込みポートとを備え、キー入力検出手段から割
り込みポートに供給される入力検出信号を、上記低周波
数のクロック信号に基づいて検出したときに、上記高周
波発振手段を作動させ、いずれのＡＤ入力キー手段が操
作されたのかを、上記高周波数のクロック信号に基づい
て判定する制御手段（例えば、マイクロコンピュー
タ）。
【０００７】請求項２の発明に係るキー入力検出方法
は、上記の課題を解決するために、(1) アナログデータ
を入力する複数のＡＤ入力キー手段が操作されたかどう
かを、低周波発振手段が生成する相対的に低周波数のク
ロック信号に基づいて監視する低消費電流モードのステ
ップと、(2) ＡＤ入力キー手段が操作されたことを検出
するステップと、(3) ＡＤ入力キー手段を介して入力さ
れたアナログデータを、高周波発振手段が生成する相対
的に高周波数のクロック信号に基づいて読み取るステッ
プと、(4) アナログデータの読み取り値に基づいて、い
ずれのＡＤ入力キー手段が操作されたのかを判定するス
テップとを含み、ＡＤ入力キー手段が操作されたことを
検出すると同時に、上記高周波発振手段を作動させるこ
とを特徴としている。
は、上記の課題を解決するために、(1) アナログデータ
を入力する複数のＡＤ入力キー手段が操作されたかどう
かを、低周波発振手段が生成する相対的に低周波数のク
ロック信号に基づいて監視する低消費電流モードのステ
ップと、(2) ＡＤ入力キー手段が操作されたことを検出
するステップと、(3) ＡＤ入力キー手段を介して入力さ
れたアナログデータを、高周波発振手段が生成する相対
的に高周波数のクロック信号に基づいて読み取るステッ
プと、(4) アナログデータの読み取り値に基づいて、い
ずれのＡＤ入力キー手段が操作されたのかを判定するス
テップとを含み、ＡＤ入力キー手段が操作されたことを
検出すると同時に、上記高周波発振手段を作動させるこ
とを特徴としている。
【０００８】
【作用】請求項１の構成により、キー入力検出手段は、
ＡＤ入力キー手段が操作されたことを示す入力検出信号
を生成して制御手段の割り込みポートに供給し、制御手
段はその入力検出信号を、低周波発振手段が生成するク
ロック信号に基づいて検出したときに、高周波発振手段
を作動させる。したがって、高周波数のクロック信号を
高周波発振手段に常時生成させる必要が無くなる。その
結果、キー入力回路の消費電流が小さくなり、例えば、
電源電池の寿命が延びる。
ＡＤ入力キー手段が操作されたことを示す入力検出信号
を生成して制御手段の割り込みポートに供給し、制御手
段はその入力検出信号を、低周波発振手段が生成するク
ロック信号に基づいて検出したときに、高周波発振手段
を作動させる。したがって、高周波数のクロック信号を
高周波発振手段に常時生成させる必要が無くなる。その
結果、キー入力回路の消費電流が小さくなり、例えば、
電源電池の寿命が延びる。
【０００９】また、請求項２の構成により、アナログデ
ータを入力する複数のＡＤ入力キー手段が操作されたか
どうかを監視するステップでは、高周波発振手段を作動
させず、低周波発振手段のみに低周波数のクロック信号
を生成させる。ＡＤ入力キー手段が操作されると、ＡＤ
入力キー手段が操作されたことを検出すると同時に、高
周波発振手段を作動させる。これにより、ＡＤ入力キー
手段を介して入力されたアナログデータは、高周波発振
手段が生成する相対的に高周波数のクロック信号に基づ
いて読み取られる。したがって、高周波発振手段を常時
作動させる必要が無くなり、消費電流が少なくて済む。
ータを入力する複数のＡＤ入力キー手段が操作されたか
どうかを監視するステップでは、高周波発振手段を作動
させず、低周波発振手段のみに低周波数のクロック信号
を生成させる。ＡＤ入力キー手段が操作されると、ＡＤ
入力キー手段が操作されたことを検出すると同時に、高
周波発振手段を作動させる。これにより、ＡＤ入力キー
手段を介して入力されたアナログデータは、高周波発振
手段が生成する相対的に高周波数のクロック信号に基づ
いて読み取られる。したがって、高周波発振手段を常時
作動させる必要が無くなり、消費電流が少なくて済む。
【００１０】
【実施例】本発明の一実施例について図１ないし図４に
基づいて説明すれば、以下のとおりである。
基づいて説明すれば、以下のとおりである。
【００１１】図１に本願発明の構成を概念的に示す。操
作部１には、アナログデータを入力するためのキー（以
下、ＡＤ入力キーと称する）が複数配列されている。操
作部１は、後述するように、キースイッチ群、あるいは
タッチパネル等のキーマトリックスから成っている。マ
イクロコンピュータから成る制御部２は、ＡＤ入力ポー
ト（後述）を備えている。ＡＤ入力キーが操作される
と、操作されたＡＤ入力キーに応じたアナログデータ
が、上記ＡＤ入力ポートに送られる。制御部２には、電
源ＯＦＦ状態（タイマ機能、時計機能を有する家電装置
の場合）や、電源をＯＮ状態にする内容のキー入力がな
されるまでの待機状態等の低消費電流モード、あるいは
割り込み制御等に必要な相対的に低周波数（例えば、３
2.７６８ｋＨｚ）のクロック信号を生成するための低周
波発振回路３と、プログラムに従う逐次データ処理等に
必要な相対的に高周波数（例えば、4.１９ＭＨｚ）のク
ロック信号を生成するための高周波発振回路４とを備え
ている。
作部１には、アナログデータを入力するためのキー（以
下、ＡＤ入力キーと称する）が複数配列されている。操
作部１は、後述するように、キースイッチ群、あるいは
タッチパネル等のキーマトリックスから成っている。マ
イクロコンピュータから成る制御部２は、ＡＤ入力ポー
ト（後述）を備えている。ＡＤ入力キーが操作される
と、操作されたＡＤ入力キーに応じたアナログデータ
が、上記ＡＤ入力ポートに送られる。制御部２には、電
源ＯＦＦ状態（タイマ機能、時計機能を有する家電装置
の場合）や、電源をＯＮ状態にする内容のキー入力がな
されるまでの待機状態等の低消費電流モード、あるいは
割り込み制御等に必要な相対的に低周波数（例えば、３
2.７６８ｋＨｚ）のクロック信号を生成するための低周
波発振回路３と、プログラムに従う逐次データ処理等に
必要な相対的に高周波数（例えば、4.１９ＭＨｚ）のク
ロック信号を生成するための高周波発振回路４とを備え
ている。
【００１２】一方、キー入力検出部５は、操作部１と制
御部２が備える割り込みポートＩＮＴとの間に接続され
ており、操作部１における入力の有無のみを検出する。
すなわち、キー入力検出部５は、操作部１に何らかの入
力が有ったことを検出すると、入力検出信号を生成し、
上記割り込みポートＩＮＴに送る。
御部２が備える割り込みポートＩＮＴとの間に接続され
ており、操作部１における入力の有無のみを検出する。
すなわち、キー入力検出部５は、操作部１に何らかの入
力が有ったことを検出すると、入力検出信号を生成し、
上記割り込みポートＩＮＴに送る。
【００１３】上記の構成における制御部２の動作を図４
に示すフローチャートに基づいて以下に説明する。制御
部２は、操作部１におけるＡＤ入力キーが操作され（ス
テップ１；以下、Ｓ１のように表記する）、キー入力検
出部５から割り込みポートＩＮＴに入力検出信号が送ら
れたかどうかを監視する（Ｓ２）。このときの監視動作
は、低周波発振回路３が生成する相対的に低周波数のク
ロック信号に基づいて実行される。入力検出信号が割り
込みポートＩＮＴに供給されると、制御部２は高周波発
振回路４を発振させる（Ｓ３）。
に示すフローチャートに基づいて以下に説明する。制御
部２は、操作部１におけるＡＤ入力キーが操作され（ス
テップ１；以下、Ｓ１のように表記する）、キー入力検
出部５から割り込みポートＩＮＴに入力検出信号が送ら
れたかどうかを監視する（Ｓ２）。このときの監視動作
は、低周波発振回路３が生成する相対的に低周波数のク
ロック信号に基づいて実行される。入力検出信号が割り
込みポートＩＮＴに供給されると、制御部２は高周波発
振回路４を発振させる（Ｓ３）。
【００１４】続いて、制御部２は、高周波発振回路４が
生成する高周波数のクロック信号に基づき、ＡＤ入力ポ
ートから入力されたアナログデータを読み取る（Ｓ
４）。そのアナログデータの読み取り値によって、操作
部１におけるいずれのＡＤ入力キーが押されたのかが検
出される（Ｓ５）。
生成する高周波数のクロック信号に基づき、ＡＤ入力ポ
ートから入力されたアナログデータを読み取る（Ｓ
４）。そのアナログデータの読み取り値によって、操作
部１におけるいずれのＡＤ入力キーが押されたのかが検
出される（Ｓ５）。
【００１５】次に、本発明に係るキー入力回路の２つの
具体例を示す。
具体例を示す。
【００１６】第１の具体例は、図２に示すように、キー
スイッチ群６が図１に示す操作部１として配列され、一
般的なＡＤ入力回路を構成している場合である。
スイッチ群６が図１に示す操作部１として配列され、一
般的なＡＤ入力回路を構成している場合である。
【００１７】キースイッチ群６において、一定電源ＶCC
は、直列接続された第１系列の抵抗Ｒ1 〜Ｒ4 を介して
ＡＮＤ回路７の一方の入力端子に接続されると共に、同
様に直列接続された第２系列の抵抗Ｒ5 〜Ｒ8 を介して
ＡＮＤ回路７の他方の入力端子に接続されている。例え
ば、抵抗Ｒ1 ・Ｒ2 の接続点と抵抗Ｒ5・Ｒ6 の接続点
同士のように、第１系列の抵抗の接続点と、これに隣合
う第２系列の抵抗の接続点同士は、直列接続された２つ
のキースイッチによって結ばれている。また、上記２つ
のキースイッチ間の各接続点は接地されている。
は、直列接続された第１系列の抵抗Ｒ1 〜Ｒ4 を介して
ＡＮＤ回路７の一方の入力端子に接続されると共に、同
様に直列接続された第２系列の抵抗Ｒ5 〜Ｒ8 を介して
ＡＮＤ回路７の他方の入力端子に接続されている。例え
ば、抵抗Ｒ1 ・Ｒ2 の接続点と抵抗Ｒ5・Ｒ6 の接続点
同士のように、第１系列の抵抗の接続点と、これに隣合
う第２系列の抵抗の接続点同士は、直列接続された２つ
のキースイッチによって結ばれている。また、上記２つ
のキースイッチ間の各接続点は接地されている。
【００１８】一方、上述の低周波発振回路３と高周波発
振回路４とを備える制御部２は、ＡＤ入力ポートＡＤ1
・ＡＤ2 および割り込みポートＩＮＴを備えている。Ａ
Ｄ入力ポートＡＤ1 は抵抗Ｒ1 ・Ｒ2 の接続点と接続さ
れ、ＡＤ入力ポートＡＤ2 は抵抗Ｒ5 ・Ｒ6 の接続点と
接続されている。また、割り込みポートＩＮＴはＡＮＤ
回路７の出力端子と接続されている。
振回路４とを備える制御部２は、ＡＤ入力ポートＡＤ1
・ＡＤ2 および割り込みポートＩＮＴを備えている。Ａ
Ｄ入力ポートＡＤ1 は抵抗Ｒ1 ・Ｒ2 の接続点と接続さ
れ、ＡＤ入力ポートＡＤ2 は抵抗Ｒ5 ・Ｒ6 の接続点と
接続されている。また、割り込みポートＩＮＴはＡＮＤ
回路７の出力端子と接続されている。
【００１９】上記の構成において、キースイッチ群６を
介するＡＤ入力が無い場合、ＡＤ入力ポートＡＤ1 ・Ａ
Ｄ2 の電位をそれぞれｖ1 、ｖ2 、ＡＮＤ回路７の両入
力端子の電位をそれぞれＩＮ1 、ＩＮ2 とすると、ｖ1
＝ｖ2 ＝ＩＮ1 ＝ＩＮ2 ＝ＶCCとなる。したがって、Ａ
ＮＤ回路７はハイレベルを出力するので、割り込みポー
トＩＮＴの電位はハイレベルになる。制御部２は、これ
に基づいて低消費電流モードとなり、低周波発振回路３
のみに発振させ、高周波発振回路４には発振させない。
介するＡＤ入力が無い場合、ＡＤ入力ポートＡＤ1 ・Ａ
Ｄ2 の電位をそれぞれｖ1 、ｖ2 、ＡＮＤ回路７の両入
力端子の電位をそれぞれＩＮ1 、ＩＮ2 とすると、ｖ1
＝ｖ2 ＝ＩＮ1 ＝ＩＮ2 ＝ＶCCとなる。したがって、Ａ
ＮＤ回路７はハイレベルを出力するので、割り込みポー
トＩＮＴの電位はハイレベルになる。制御部２は、これ
に基づいて低消費電流モードとなり、低周波発振回路３
のみに発振させ、高周波発振回路４には発振させない。
【００２０】次に、キースイッチ群６を介するＡＤ入力
が有る場合、ＡＮＤ回路７の両入力端子の少なくとも一
方がグランドにつながるので、ＩＮ1 ＝０および／また
はＩＮ2 ＝０となり、割り込みポートＩＮＴの電位はロ
ーレベルになる。制御部２は、これに基づいて高周波発
振回路４を発振させ、その高周波数のクロック信号に基
づいて、ＡＤ入力ポートＡＤ1 ・ＡＤ2 の電位を読み取
る。さらに、制御部２は、読み取った電位に基づいて、
キースイッチ群６のいずれのキースイッチが押されたの
かを判定する。つまり、ＡＤ入力ポートＡＤ1 の電位ｖ
1 は、第１系列の抵抗Ｒ1 〜Ｒ4 に接続されたキースイ
ッチのいずれかが押されることにより、０≦ｖ1 ＜ＶCC
の範囲で変化する。ＡＤ入力ポートＡＤ2 の電位ｖ2 の
値もまた、第２系列の抵抗Ｒ5 〜Ｒ8 に接続されたキー
スイッチのいずれかが押されることにより、０≦ｖ2 ＜
ＶCCの範囲で変化する。
が有る場合、ＡＮＤ回路７の両入力端子の少なくとも一
方がグランドにつながるので、ＩＮ1 ＝０および／また
はＩＮ2 ＝０となり、割り込みポートＩＮＴの電位はロ
ーレベルになる。制御部２は、これに基づいて高周波発
振回路４を発振させ、その高周波数のクロック信号に基
づいて、ＡＤ入力ポートＡＤ1 ・ＡＤ2 の電位を読み取
る。さらに、制御部２は、読み取った電位に基づいて、
キースイッチ群６のいずれのキースイッチが押されたの
かを判定する。つまり、ＡＤ入力ポートＡＤ1 の電位ｖ
1 は、第１系列の抵抗Ｒ1 〜Ｒ4 に接続されたキースイ
ッチのいずれかが押されることにより、０≦ｖ1 ＜ＶCC
の範囲で変化する。ＡＤ入力ポートＡＤ2 の電位ｖ2 の
値もまた、第２系列の抵抗Ｒ5 〜Ｒ8 に接続されたキー
スイッチのいずれかが押されることにより、０≦ｖ2 ＜
ＶCCの範囲で変化する。
【００２１】キースイッチ群６を介するＡＤ入力および
高周波発振回路４の発振のタイミングチャートを図３に
示す。低周波発振回路３は、図３（ａ）に示すように、
常時発振している。一方、高周波発振回路４は、割り込
みポートＩＮＴの電位がハイレベルのとき、すなわち、
ＡＤ入力が無いときには発振しないが、ＡＤ入力が有っ
た時点で割り込みポートＩＮＴの電位がローレベルにな
ると、発振を開始する。割り込みポートＩＮＴの電位
は、いずれかのキースイッチが押されている期間中ロー
レベルであり、キースイッチが開けばハイレベルに戻る
が、発振の開始は、ハイレベルからローレベルへの立下
がりと同時である。
高周波発振回路４の発振のタイミングチャートを図３に
示す。低周波発振回路３は、図３（ａ）に示すように、
常時発振している。一方、高周波発振回路４は、割り込
みポートＩＮＴの電位がハイレベルのとき、すなわち、
ＡＤ入力が無いときには発振しないが、ＡＤ入力が有っ
た時点で割り込みポートＩＮＴの電位がローレベルにな
ると、発振を開始する。割り込みポートＩＮＴの電位
は、いずれかのキースイッチが押されている期間中ロー
レベルであり、キースイッチが開けばハイレベルに戻る
が、発振の開始は、ハイレベルからローレベルへの立下
がりと同時である。
【００２２】なお、図示しないカウンタが、割り込みポ
ートＩＮＴの電位がハイレベルになっている期間を計数
し、計数値が所定値に達したことに基づいて、制御部２
が低消費電流モードに切り換わり、高周波発振回路４の
発振を停止させるようになっている。ただし、キースイ
ッチが開けば、割り込みポートＩＮＴの電位はハイレベ
ルに戻るとはいえ、キー入力の内容が電源をＯＮ状態に
する内容であれば、そのまま高周波発振モードを持続
し、家電装置の動作を行う各処理が行われるのはいうま
でもない。
ートＩＮＴの電位がハイレベルになっている期間を計数
し、計数値が所定値に達したことに基づいて、制御部２
が低消費電流モードに切り換わり、高周波発振回路４の
発振を停止させるようになっている。ただし、キースイ
ッチが開けば、割り込みポートＩＮＴの電位はハイレベ
ルに戻るとはいえ、キー入力の内容が電源をＯＮ状態に
する内容であれば、そのまま高周波発振モードを持続
し、家電装置の動作を行う各処理が行われるのはいうま
でもない。
【００２３】次に、キースイッチ群６の代わりに、一般
的なキーマトリクス回路８が設けられた第２の具体例を
図５に基づいて説明する。制御部２は上記と同様の低周
波発振回路３および高周波発振回路４を備えている。
的なキーマトリクス回路８が設けられた第２の具体例を
図５に基づいて説明する。制御部２は上記と同様の低周
波発振回路３および高周波発振回路４を備えている。
【００２４】キーマトリクス回路８は、例えば、第１群
のタッチパネル８ａ〜８ｄと、第２群のタッチパネル８
ｅ〜８ｈとを備えている。タッチパネル８ａ・８ｅにお
ける各一方のスイッチ端子は、制御部２の出力ポートＫ
Ｏ3 に接続されている。タッチパネル８ｂ・８ｆ、タッ
チパネル８ｃ・８ｇ、およびタッチパネル８ｄ・８ｈに
おいても同様に、各一方のスイッチ端子は、制御部２の
出力ポートＫＯ2 、ＫＯ1 、およびＫＯ0 にそれぞれ接
続されている。制御部２は、低周波発振回路３が生成す
る低周波数のクロック信号に基づいて、上記の出力ポー
トＫＯ3 〜ＫＯ0 から順にそれぞれ異なるレベルのスト
ローブ信号を発生させている。
のタッチパネル８ａ〜８ｄと、第２群のタッチパネル８
ｅ〜８ｈとを備えている。タッチパネル８ａ・８ｅにお
ける各一方のスイッチ端子は、制御部２の出力ポートＫ
Ｏ3 に接続されている。タッチパネル８ｂ・８ｆ、タッ
チパネル８ｃ・８ｇ、およびタッチパネル８ｄ・８ｈに
おいても同様に、各一方のスイッチ端子は、制御部２の
出力ポートＫＯ2 、ＫＯ1 、およびＫＯ0 にそれぞれ接
続されている。制御部２は、低周波発振回路３が生成す
る低周波数のクロック信号に基づいて、上記の出力ポー
トＫＯ3 〜ＫＯ0 から順にそれぞれ異なるレベルのスト
ローブ信号を発生させている。
【００２５】また、第１群のタッチパネル８ａ〜８ｄの
各他方のスイッチ端子は、制御部２のＡＤ入力ポートＫ
Ｉ1 に接続されると共に、抵抗Ｒ5 を介してｐｎｐ型で
かつエミッタ接地型のトランジスタＱ1 のベースに接続
されている。これに対して、第２群のタッチパネル８ｅ
〜８ｈの各他方のスイッチ端子は、制御部２のＡＤ入力
ポートＫＩ0 に接続されると共に、抵抗Ｒ6 の一端に接
続されている。
各他方のスイッチ端子は、制御部２のＡＤ入力ポートＫ
Ｉ1 に接続されると共に、抵抗Ｒ5 を介してｐｎｐ型で
かつエミッタ接地型のトランジスタＱ1 のベースに接続
されている。これに対して、第２群のタッチパネル８ｅ
〜８ｈの各他方のスイッチ端子は、制御部２のＡＤ入力
ポートＫＩ0 に接続されると共に、抵抗Ｒ6 の一端に接
続されている。
【００２６】上記抵抗Ｒ6 の他端は、抵抗Ｒ5 およびト
ランジスタＱ1 のベースの接続点に接続されると共に、
抵抗Ｒ7 を介して接地されている。また、トランジスタ
Ｑ1 のコレクタは制御部２の割り込みポートＩＮＴに接
続されると共に、抵抗Ｒ8 を介して一定電源ＶCCに接続
されている。
ランジスタＱ1 のベースの接続点に接続されると共に、
抵抗Ｒ7 を介して接地されている。また、トランジスタ
Ｑ1 のコレクタは制御部２の割り込みポートＩＮＴに接
続されると共に、抵抗Ｒ8 を介して一定電源ＶCCに接続
されている。
【００２７】なお、ＡＤ入力ポートＫＩ1 ・ＫＩ0 を一
般的なハイレベル／ローレベルの入力ポートにすると、
タッチパネルのＯＮ抵抗が大きい（例えば、約２０ｋ
Ω）ために、制御部２が入力ポートのハイレベルを確定
するのが困難になる。したがって、ＡＤ入力ポートＫＩ
1 ・ＫＩ0 を介して入力されるアナログ電位に基づい
て、いずれのタッチパネルが押されたかを検出するよう
にしている。
般的なハイレベル／ローレベルの入力ポートにすると、
タッチパネルのＯＮ抵抗が大きい（例えば、約２０ｋ
Ω）ために、制御部２が入力ポートのハイレベルを確定
するのが困難になる。したがって、ＡＤ入力ポートＫＩ
1 ・ＫＩ0 を介して入力されるアナログ電位に基づい
て、いずれのタッチパネルが押されたかを検出するよう
にしている。
【００２８】上記の構成において、キーマトリクス回路
８を介したキー入力が無い場合、ＡＤ入力ポートＫＩ1
・ＫＩ0 の電位は０である。また、トランジスタＱ1 の
ベース電位も０であることから、トランジスタＱ1 はＯ
ＦＦ状態なので、制御部２の割り込みポートＩＮＴの電
位はＶCCに等しく、ハイレベルである。制御部２は、こ
れに基づいて低消費電流モードとなり、低周波発振回路
３のみに発振させ、高周波発振回路４には発振させな
い。
８を介したキー入力が無い場合、ＡＤ入力ポートＫＩ1
・ＫＩ0 の電位は０である。また、トランジスタＱ1 の
ベース電位も０であることから、トランジスタＱ1 はＯ
ＦＦ状態なので、制御部２の割り込みポートＩＮＴの電
位はＶCCに等しく、ハイレベルである。制御部２は、こ
れに基づいて低消費電流モードとなり、低周波発振回路
３のみに発振させ、高周波発振回路４には発振させな
い。
【００２９】一方、キーマトリクス回路８を介したキー
入力が有る場合、出力ポートＫＯ3 〜ＫＯ0 から出力さ
れる電位は、抵抗Ｒ5〜Ｒ7 を介してトランジスタＱ1
のベース電位をハイレベル（ただし、ＶCCより小さい）
にする。この結果、トランジスタＱ1 がＯＮになるの
で、割り込みポートＩＮＴの電位はローレベルになる。
入力が有る場合、出力ポートＫＯ3 〜ＫＯ0 から出力さ
れる電位は、抵抗Ｒ5〜Ｒ7 を介してトランジスタＱ1
のベース電位をハイレベル（ただし、ＶCCより小さい）
にする。この結果、トランジスタＱ1 がＯＮになるの
で、割り込みポートＩＮＴの電位はローレベルになる。
【００３０】すると、第１の具体例で説明したと同様
に、割り込みポートＩＮＴの電位がローレベルになると
同時に、制御部２は高周波発振回路４を発振させ、キー
マトリクス回路８のいずれのタッチパネルが押されたの
かをＡＤ入力ポートＫＩ1 ・ＫＩ0 を介して入力される
アナログ電位に基づいて検出する。つまり、ＡＤ入力ポ
ートＫＩ1 の電位は、第１群のタッチパネル８ａ〜８ｄ
のいずれかが押されることにより、押されたタッチパネ
ルに対応する出力ポートからのストローブ信号に応じて
変化する。ＡＤ入力ポートＫＩ0 の電位もまた、第２群
のタッチパネル８ｅ〜８ｈのいずれかが押されることに
より、押されたタッチパネルに対応する出力ポートから
のストローブ信号に応じて変化する。
に、割り込みポートＩＮＴの電位がローレベルになると
同時に、制御部２は高周波発振回路４を発振させ、キー
マトリクス回路８のいずれのタッチパネルが押されたの
かをＡＤ入力ポートＫＩ1 ・ＫＩ0 を介して入力される
アナログ電位に基づいて検出する。つまり、ＡＤ入力ポ
ートＫＩ1 の電位は、第１群のタッチパネル８ａ〜８ｄ
のいずれかが押されることにより、押されたタッチパネ
ルに対応する出力ポートからのストローブ信号に応じて
変化する。ＡＤ入力ポートＫＩ0 の電位もまた、第２群
のタッチパネル８ｅ〜８ｈのいずれかが押されることに
より、押されたタッチパネルに対応する出力ポートから
のストローブ信号に応じて変化する。
【００３１】
【発明の効果】請求項１の発明に係るキー入力回路は、
以上のように、キー操作によってアナログデータを入力
する複数のＡＤ入力キー手段と、上記ＡＤ入力キー手段
が操作されたことを検出し、入力検出信号を生成するキ
ー入力検出手段と、相対的に低周波数のクロック信号を
生成する低周波発振手段と、相対的に高周波数のクロッ
ク信号を生成する高周波発振手段と、上記ＡＤ入力キー
手段に接続されたＡＤ入力ポートと、上記キー入力検出
手段に接続された割り込みポートとを備え、キー入力検
出手段から割り込みポートに供給される入力検出信号
を、上記低周波数のクロック信号に基づいて検出したと
きに、上記高周波発振手段を作動させ、いずれのＡＤ入
力キー手段が操作されたのかを、上記高周波数のクロッ
ク信号に基づいて判定する制御手段とを備えている構成
である。
以上のように、キー操作によってアナログデータを入力
する複数のＡＤ入力キー手段と、上記ＡＤ入力キー手段
が操作されたことを検出し、入力検出信号を生成するキ
ー入力検出手段と、相対的に低周波数のクロック信号を
生成する低周波発振手段と、相対的に高周波数のクロッ
ク信号を生成する高周波発振手段と、上記ＡＤ入力キー
手段に接続されたＡＤ入力ポートと、上記キー入力検出
手段に接続された割り込みポートとを備え、キー入力検
出手段から割り込みポートに供給される入力検出信号
を、上記低周波数のクロック信号に基づいて検出したと
きに、上記高周波発振手段を作動させ、いずれのＡＤ入
力キー手段が操作されたのかを、上記高周波数のクロッ
ク信号に基づいて判定する制御手段とを備えている構成
である。
【００３２】それゆえ、高周波数のクロック信号を高周
波発振手段に常時生成させる必要が無くなるので、キー
入力回路の消費電流を小さくすることができるという効
果を奏する。
波発振手段に常時生成させる必要が無くなるので、キー
入力回路の消費電流を小さくすることができるという効
果を奏する。
【００３３】また、請求項２の発明に係るキー入力検出
方法は、アナログデータを入力する複数のＡＤ入力キー
手段が操作されたかどうかを、低周波発振手段が生成す
る相対的に低周波数のクロック信号に基づいて監視する
低消費電流モードのステップと、ＡＤ入力キー手段が操
作されたことを検出するステップと、ＡＤ入力キー手段
を介して入力されたアナログデータを、高周波発振手段
が生成する相対的に高周波数のクロック信号に基づいて
読み取るステップと、アナログデータの読み取り値に基
づいて、いずれのＡＤ入力キー手段が操作されたのかを
判定するステップとを含み、ＡＤ入力キー手段が操作さ
れたことを検出すると同時に、上記高周波発振手段を作
動させる構成である。
方法は、アナログデータを入力する複数のＡＤ入力キー
手段が操作されたかどうかを、低周波発振手段が生成す
る相対的に低周波数のクロック信号に基づいて監視する
低消費電流モードのステップと、ＡＤ入力キー手段が操
作されたことを検出するステップと、ＡＤ入力キー手段
を介して入力されたアナログデータを、高周波発振手段
が生成する相対的に高周波数のクロック信号に基づいて
読み取るステップと、アナログデータの読み取り値に基
づいて、いずれのＡＤ入力キー手段が操作されたのかを
判定するステップとを含み、ＡＤ入力キー手段が操作さ
れたことを検出すると同時に、上記高周波発振手段を作
動させる構成である。
【００３４】それゆえ、ＡＤ入力キー手段が操作された
かどうかを監視する間は、低周波発振手段を作動させ、
ＡＤ入力キー手段が操作されたときに、高周波発振手段
を作動させるので、高周波数のクロック信号を高周波発
振手段に常時生成させる必要が無くなる。その結果、消
費電流を節約できるという効果を奏する。
かどうかを監視する間は、低周波発振手段を作動させ、
ＡＤ入力キー手段が操作されたときに、高周波発振手段
を作動させるので、高周波数のクロック信号を高周波発
振手段に常時生成させる必要が無くなる。その結果、消
費電流を節約できるという効果を奏する。
【図１】本発明のキー入力回路の構成を概略的に示すブ
ロック図である。
ロック図である。
【図２】キー入力回路の一構成例を示す要部回路図であ
る。
る。
【図３】図１のキー入力回路の構成において、キー入力
に対する高周波発振回路の作動のタイミングチャートで
ある。
に対する高周波発振回路の作動のタイミングチャートで
ある。
【図４】本発明のキー入力検出方法を示すフローチャー
トである。
トである。
【図５】キー入力回路の他の構成例を示す要部回路図で
ある。
ある。
【図６】従来のキー入力回路の構成を概略的に示すブロ
ック図である。
ック図である。
２ 制御部（制御手段） ３ 低周波発振回路（低周波発振手段） ４ 高周波発振回路（高周波発振手段） ５ キー入力検出部（キー入力検出手段） ７ ＡＮＤ回路（キー入力検出手段） ８ａ〜８ｈ タッチパネル（ＡＤ入力キー手段）
Claims (2)
- 【請求項１】キー操作によってアナログデータを入力す
る複数のＡＤ入力キー手段と、 上記ＡＤ入力キー手段が操作されたことを検出し、入力
検出信号を生成するキー入力検出手段と、 相対的に低周波数のクロック信号を生成する低周波発振
手段と、 相対的に高周波数のクロック信号を生成する高周波発振
手段と、 上記ＡＤ入力キー手段に接続されたＡＤ入力ポートと、
上記キー入力検出手段に接続された割り込みポートとを
備え、キー入力検出手段から割り込みポートに供給され
る入力検出信号を、上記低周波数のクロック信号に基づ
いて検出したときに、上記高周波発振手段を作動させ、
いずれのＡＤ入力キー手段が操作されたのかを、上記高
周波数のクロック信号に基づいて判定する制御手段とを
備えていることを特徴とするキー入力回路。 - 【請求項２】アナログデータを入力する複数のＡＤ入力
キー手段が操作されたかどうかを、低周波発振手段が生
成する相対的に低周波数のクロック信号に基づいて監視
する低消費電流モードのステップと、 ＡＤ入力キー手段が操作されたことを検出するステップ
と、 ＡＤ入力キー手段を介して入力されたアナログデータ
を、高周波発振手段が生成する相対的に高周波数のクロ
ック信号に基づいて読み取るステップと、 アナログデータの読み取り値に基づいて、いずれのＡＤ
入力キー手段が操作されたのかを判定するステップとを
含み、 ＡＤ入力キー手段が操作されたことを検出すると同時
に、上記高周波発振手段を作動させることを特徴とする
キー入力検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217248A JP2642541B2 (ja) | 1991-08-28 | 1991-08-28 | キー入力回路およびキー入力検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217248A JP2642541B2 (ja) | 1991-08-28 | 1991-08-28 | キー入力回路およびキー入力検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0553706A JPH0553706A (ja) | 1993-03-05 |
| JP2642541B2 true JP2642541B2 (ja) | 1997-08-20 |
Family
ID=16701173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217248A Expired - Lifetime JP2642541B2 (ja) | 1991-08-28 | 1991-08-28 | キー入力回路およびキー入力検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2642541B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4726337B2 (ja) | 2001-06-27 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | ワンチップマイクロコンピュータ |
| JP2005266843A (ja) | 2004-03-16 | 2005-09-29 | Onkyo Corp | 入力装置 |
| CN110806816A (zh) * | 2019-10-30 | 2020-02-18 | 深圳市汇顶科技股份有限公司 | 触摸检测方法、mcu、触控设备及存储介质 |
-
1991
- 1991-08-28 JP JP3217248A patent/JP2642541B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553706A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990868A (en) | Method and apparatus for performing power conservation in a pointing device located on a wireless data entry device | |
| US5496974A (en) | Apparatus for detecting the coordinate position of a contact point on touch panel | |
| KR920702783A (ko) | 컴퓨터 전력 관리 시스템 | |
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| US5148380A (en) | Method and apparatus for conserving power in a data processing system | |
| US20120233483A1 (en) | Computer system and operation method applicable thereto | |
| JPH1185331A (ja) | 個人情報端末機の効率的電源管理方法 | |
| JP2642541B2 (ja) | キー入力回路およびキー入力検出方法 | |
| JP4599774B2 (ja) | 電子機器 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| KR200174981Y1 (ko) | 트랙볼 마우스에서의 웨이크 업 장치(apparatus for waking-up track ball mouse) | |
| JP2001186657A (ja) | 省電力回路 | |
| KR100359817B1 (ko) | 다중입력 모니터의 전력소모 제어장치 및 방법 | |
| JPS6055826A (ja) | 自動電源スイツチ回路 | |
| JP2686024B2 (ja) | クロック制御方式 | |
| KR20000039206A (ko) | 전자 기기의 절전 방법 | |
| JP3921168B2 (ja) | 電子機器の動作モード設定装置および設定方法 | |
| KR940001468B1 (ko) | 전자레인지의 마이크로웨이브, 히이터 구동시 부저음 이원화방법 | |
| JPH0542499Y2 (ja) | ||
| TW202334783A (zh) | 電腦系統及喚醒方法 | |
| KR930006477B1 (ko) | Vtr의 이상상태 보상방법 및 그 장치 | |
| CN114690679A (zh) | 待机控制电路、烹饪器具、控制方法和存储介质 | |
| KR100192394B1 (ko) | 마이크로 컴퓨터의 리셋장치 | |
| JPH05322939A (ja) | 電圧検出回路 | |
| JPH07182070A (ja) | 制御機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 15 |