JPH0542499Y2

JPH0542499Y2 -

Info

Publication number: JPH0542499Y2
Application number: JP1984057184U
Authority: JP
Priority date: 1984-04-17
Filing date: 1984-04-17
Publication date: 1993-10-26
Also published as: JPS60170835U

Description

【考案の詳細な説明】［産業状の利用分野］本考案は、音響機器等の制御に使用されるマイ
クロコンピユータのバツクアツプ制御回路に関す
る。

［従来技術］音響機器等の制御に使用されるマイクロコンピ
ユータは、例えば第１図に示す如く構成されてい
た。すなわち第１図において符号１は、縦方向の
複数の信号線と横方向の複数の信号線およびその
交点に設けた実行すべき機能と対応づけられた複
数のキースイツチにより構成された入力キーマト
リツクスであり、７はマイクロコンピユータであ
る。このマイクロコンピユータ７には、キーマト
リツクスのオン・スイツチを制御するためのキー
スキヤンニング信号出力回路２およびキー入力読
込み回路３と、このキー入力読込み回路３からの
信号に基いて情報処理をして被制御回路６に制御
信号を供給するための比較回路４₁、演算回路４
_２、記憶回路４₃および出力信号制御回路５、基本
クロツクパルス発生のための発振回路１２、リセ
ツト回路１０、発振制御回路１１を備えている。
そして２１は電源であり、この電源２１の出力は
ダイオード１４、平滑コンデンサ１５により直流
に変換され、マイクロコンピユータ７の電源端子
８に供給される。また電源２１の出力は、直接的
にマイクロコンピユータ７の割込み端子９に供給
されている。さらにまた電源２１の出力は、コン
デンサ１６、抵抗１７〜１９およびトランジスタ
２０からなるリセツト信号発生回路Ｒに供給され
ており、リセツト信号発生回路Ｒからの出力は、
マイクロコンピユータ７のリセツト回路１０に供
給される。なお、符号１３は発振回路１２の外付
回路を示してある。

上記のように構成されたマイクロコンピユータ
７は、キースキヤンニング信号出力回路２から順
次キースキヤンニング信号を出力し、押圧された
キースイツチに応じた信号キー入力読込み回路３
に供給される。キー入力読込み回路３からは、押
圧されたキースイツチに対応して信号が比較回路
４₁に供給され、この比較回路４₁、演算回路４₂
および記憶回路４₃により情報処理され、出力信
号制御回路５から被制御回路６を押圧されたキー
スイツチに割当てた機能に対応して制御する信号
が出力される。一方、発振回路１２は継続的に発
振を続けている。

電源２１の出力が零ボルトになると割込み端子
９の入力が零ボルトになつて、マイクロコンピユ
ータ７に割込みが発生した状態になると、マイク
ロコンピユータ７はバツクアツプ状態になつて発
振および動作を停止し、マイクロコンピユータ７
の消費電力が最小の状態に制御される。

上記バツクアツプ状態中において電源２１の電
圧が零ボルトから規定電圧に立上ると、この立上
りはコンデンサ１６と抵抗１７からなる微分回路
で微分され、トランジスタ２０はオン状態となつ
てリセツト回路１０の入力は零ボルトになつたこ
とにより、マイクロコンピユータ７はリセツトさ
れて内部回路は初期化され、バツクアツプ状態が
解除されることになる。

バツクアツプ状態の解除により発振回路１２は
再び発振を開始し、マイクロコンピユータ７は通
常の動作状態に戻る。

［考案が解決しようとする課題］しかしながら、上述のような従来のマイクロコ
ンピユータのバツクアツプ制御回路においては、
電源２１の立上りによりバツクアツプ状態が解除
され、マイクロコンピユータ７は再び正常状態に
戻される。マイクロコンピユータ７においてはそ
の動作のためには基本クロツクパルスが必要であ
り、このために発振回路１２は常時発振してい
る。発振回路１２の発振はキースイツチにおける
入力の変更の有無とは無関係に行われており、発
振回路１２の出力は例えば被制御回路６に洩れ、
被制御回路６は発振クロツクパルスにより影響を
受ける欠点があつた。例えば被制御回路がチユー
ナの場合では、オーデイオ系へのクロツクパルス
の洩れによりＳ／Ｎが悪化する。

［考案の目的］本考案は、上記課題に鑑みなされたもので、マ
イクロコンピユータから洩れるクロツクパルスに
より影響を最小限に抑えることのできるマイクロ
コンピユータのバツクアツプ制御回路を提供する
ことを目的とする。

［課題を解決するための手段］この目的のため、本考案は、縦方向の複数の信
号線と横方向の複数の信号線およびその交点に設
けた複数のキースイツチにより構成された入力キ
ーマトリツクスと、前記縦方向（または横方向）の複数の信号線に
対してキースキヤンニング信号を出力するキース
キヤンニング信号出力回路と、前記横方向（また
は縦方向）の複数の信号線よりの前記キースイツ
チの押圧操作に応じた信号を入力するキー入力読
込み回路を含み、前記キースキヤンニング信号出
力回路とキー入力読込み回路により前記キースイ
ツチの押圧操作を検出し、被制御回路を該キース
イツチの押圧操作に対応する機能に制御するマイ
クロコンピユータと、前記マイクロコンピユータのキースキヤンニン
グ信号出力機能、キー入力読込み機能、被制御回
路制御機能などの諸機能を動作せしめるクロツク
パルス発振回路と、前記キースキヤンニング信号出力回路とキー入
力読込み回路によるキースイツチの押圧操作検出
とは別に設けられ、前記縦方向（または横方向）
の複数の信号線に接続されて前記キースキヤンニ
ング信号が出力されているか否かを検出する第１
回路と、前記第１回路の出力と横方向（または縦
方向）の複数の信号線とに接続されて前記クロツ
クパルス発振回路の動作停止時において前記キー
スイツチが押圧操作されている否かを検出する第
２回路よりなる押圧操作検出回路と、前記押圧操作検出回路の第２回路よりの検出信
号が入力され、前記クロツクパルス発振回路の動
作と前記マイクロコンピユータのバツクアツプ状
態を制御する制御回路とを備え、前記制御回路は、前記押圧操作検出回路により
のキースイツチが押圧操作されていないことを検
出すると前記第２回路よりの検出信号により前記
クロツクパルス発振回路の動作を停止させて前記
マイクロコンピユータをバツクアツプ状態に制御
し、キースイツチが押圧操作されたことを検出す
ると前記第２回路よりの検出信号により前記マイ
クロコンピユータが被制御回路を前記押圧操作さ
れたキースイツチに対応する機能に制御する処理
を行なう期間、クロツクパルス発振回路を動作さ
せてバツクアツプ状態を解除するようにしたこと
を特徴とする。

［実施例］以下、本考案を実施例に基づいて説明する。ま
ず、第２図は本考案の一実施例の構成を示す回路
図であり、第１図に示した従来例と同一の構成部
分には同一の符号を付し、その説明を省略してあ
る。

第２図において、キースキヤンニング信号出力
回路２の出力端子に接続されているキーマトリツ
クス１の縦方向の列を構成する信号線ａ〜ｄの信
号は、反転のうえアンドゲート２２に供給され、
アンドゲート２２の出力ｅはナンドゲート２３の
入力端子に接続されている。キーマトリツクス１
の横方向の列を構成する信号線ｆ〜ｉの信号は、
ナンドゲート２３に接続している。ナンドゲート
２３の出力ｊは、電源２１の出力に代つてコンデ
ンサ１６に供給している。なお、抵抗Ｒ４〜Ｒ７
は、信号線ｆ〜ｉをそれぞれ平滑コンデンサ１５
の出力電圧にプルアツプするプルアツプ抵抗群２
４である。

上記の如く構成された本考案の一実施例におい
て、マイクロコンピユータ７は通常、バツクアツ
プ状態に設定されており、信号線ａ〜ｄはすべて
低電位なのでアンドゲート２２の出力ｅは高電位
となる。また、信号線ｆ〜ｉはすべて高電位なの
でナンドゲート２３の出力ｊは低電位（零ボル
ト）となる。

キーマトリツクス１のキースイツチの１つが押
圧されると、信号線ｆ〜ｉの１つが高電位から低
電位となり、ナンドゲート２３の出力ｊは低電位
から高電位（５ボルト）への立上りパルスを発生
する。ナンドゲート２３のこの出力パルスはコン
デンサ１６に印加され、コンデンサ１６と抵抗１
７とからなる微分回路で微分され、この微分出力
でトランジスタ２０はオン状態に制御される。ト
ランジスタ２０がオン状態になつたことにより、
トランジスタ２０のコレクタ電位ｋは零ボルトと
なり、マイクロコンピユータ７のリセツト回路１
０の入力は零ボルトとなつて、マイクロコンピユ
ータ７はリセツトされ、内部回路が初期化され
る。

マイクロコンピユータ７がリセツトされたこと
によりバツクアツプ状態は解除され、発振回路１
２は発振を開始する。これにより、キースキシャ
ンニング信号出力回路２から信号線ａ〜ｄに対し
て順次キースキヤンニング信号を出力し、押圧さ
れたキースイツチに応じた信号はキー入力読込み
回路３に供給される。以下、上述の動作によりマ
イクロコンピユータ７により押圧されたキースイ
ツチに対応した情報処理がなされ、被制御回路６
は押圧されたキースイツチに割当てた機能により
制御される。

このとき、アンドゲート２２の出力ｅは低電位
となりこの出力ｅが信号線ｆ〜ｉと共にナンドゲ
ート２３に入力されているので、キースイツチが
継続して押圧されていても、ナンドゲート２３の
出力ｊは高電位を維持している。すなわち、キー
スキヤンニング信号出力回路２から信号線ａ〜ｄ
に対してキースキヤンニング信号を出力している
期間は、キースイツチの押圧にかかわらずナンド
ゲート２３の出力ｊは高電位となつており、これ
によつてマイクロコンピユータ７の動作中にリセ
ツト回路１０の入力が零ボルトとなつてリセツト
されるという誤動作を防止している。

また、キーマトリツクス１のキースイツチ中の
１つが押圧されていないことを検出すると、マイ
クロコンピユータ７はバツクアツプ状態のまま維
持され、発振回路１２は発振を停止し、マイクロ
コンピユータ７は動作を停止する。

またこれ以降、キースイツチ中の１つが押圧さ
れるとマイクロコンピユータ７は前記と同様にバ
ツクアツプ状態が解除され、被制御回路６が、押
圧されたキースイツチに割当ててある機能により
制御される。

第３図に本考案の一実施例におけるマイクロコ
ンピユータ７の作用のフローチヤートを示し、キ
ーマトリツクス１のキースイツチが押圧されたか
否かをチエツクし、キースイツチが押圧されてい
ないときは、前記したようにバツクアツプ状態に
制御される。

また第４図は、リセツト回路１０へ供給される
リセツトパルスの発生状態を示すタイミングチヤ
ートであり、キーマトリツクス１の任意のキース
イツチｌを押圧したときにリセツトパルスイを発
生する。第４図において、Ａはバツクアツプ時
を、Ｂはリセツト時を、Ｃはバツクアツプ解除時
を、D₁〜D₃はキースキヤンニング中を、E₁〜E₃
はキースイツチｌが押圧されているか否かの判断
および処理中をそれぞれ示している。D₁，D₂に
おいてはキースイツチｌが押圧されている状態を
示しており、この状態においても上述したように
アンドゲート２２によつてナンドゲート２３の出
力ｊは高電位から低電位になりさらに高電位に立
上ることがなく、キースキヤンニング信号出力中
にリセツトされるという誤動作を防止している。
また、D₃においてはキースイツチｌが押圧され
ていない場合を示している。Ｊはマイクロコンピ
ユータ７がバツクアツプ状態になる期間を示して
いる。

［考案の効果］以上説明したように本考案によれば、入力キー
マトリツクスのキースイツチを押圧操作したとき
に、少なくとも被制御回路に対してマトクロコン
ピユータが前記押圧操作されたキースイツチに対
応する制御処理を行なう期間、クロツクパルス発
振回路を動作させてバツクアツプ状態を解除し、
キースイツチを押圧していないときにはクロツク
パルス発振回路の動作を停止させることによりマ
イクロコンピユータをバツクアツプ状態にするよ
うにしたので、被制御回路に対する制御が必要な
時のみクロツクパルス発振回路が動作し、制御動
作を行なわせないときにはクロツクパルス発振回
路は発振動作しないため、被制御回路の信号系へ
のクロツクパルスの洩れを防ぎ、この洩れによる
Ｓ／Ｎの悪化を防ぐことができるという効果が得
られる。

また、キースキヤン信号出力回路よりキースキ
ヤン信号が出力されているときにキースイツチが
継続して押圧されていても、マイクロコンピユー
タが誤つてリセツトされるという誤動作も防止で
きる。

さらに、入力キーマトリツクスに押圧操作検出
回路を付加するだけでよく、簡単にかつ安価に構
成することができる。

【図面の簡単な説明】

第１図は音響機器等の制御に使用されるマイク
ロコンピユータの従来の構成を示すブロツク図、
第２図は本考案の一実施例を示すブロツク図、第
３図は本考案の一実施例の作用説明に供するフロ
ーチヤート、第４図は本考案の一実施例の説明に
供するタイミングチヤートである。１……入力キーマトリツクス、２……キースキ
ヤンニング信号出力回路、３……キー入力読込み
回路、５……出力回路制御回路、６……被制御回
路、７……マイクロコンピユータ、１０……リセ
ツト回路、１２……発振回路、２２……アンドゲ
ート、２３……ナンドゲート。

Claims

【実用新案登録請求の範囲】縦方向の複数の信号線と横方向の複数の信号線
およびその交点に設けた複数のキースイツチによ
り構成された入力キーマトリツクスと、前記縦方向（または横方向）の複数の信号線に
対してキースキヤンニング信号を出力するキース
キヤンニング信号出力回路と、前記横方向（また
は縦方向）の複数の信号線よりの前記キースイツ
チの押圧操作に応じた信号を入力するキー入力読
込み回路を含み、前記キースキヤンニング信号出
力回路とキー入力読込み回路により前記キースイ
ツチの押圧操作を検出し、被制御回路を該キース
イツチの押圧操作に対応する機能に制御するマイ
クロコンピユータと、前記マイクロコンピユータのキースキヤンニン
グ信号出力機能、キー入力読込み機能、被制御回
路制御機能などの諸機能を動作せしめるクロツク
パルス発振回路と、前記キースキヤンニング信号出力回路とキー入
力読込み回路によるキースイツチの押圧操作検出
とは別に設けられ、前記縦方向（または横方向）
の複数の信号線に接続されて前記キースキヤンニ
ング信号が出力されているか否かを検出する第１
回路と、前記第１回路の出力と横方向（または縦
方向）の複数の信号線とに接続されて前記クロツ
クパルス発振回路の動作停止時において前記キー
スイツチが押圧操作されているか否かを検出する
第２回路よりなる押圧操作検出回路と、前記押圧操作検出回路の第２回路よりの検出信
号が入力され、前記クロツクパルス発振回路の動
作と前記マイクロコンピユータのバツクアツプ状
態を制御する制御回路とを備え、前記制御回路は、前記押圧操作検出回路により
キースイツチが押圧操作されていないことを検出
すると前記第２回路よりの検出信号により前記ク
ロツクパルス発振回路の動作を停止させて前記マ
イクロコンピユータをバツクアツプ状態に制御
し、キースイツチが押圧操作されたことを検出す
ると前記第２回路よりの検出信号により前記マイ
クロコンピユータが被制御回路を前記押圧操作さ
れたキースイツチに対応する機能に制御する処理
を行なう期間、クロツクパルス発振回路を動作さ
せてバツクアツプ状態を解除するようにしたこと
を特徴とするマイクロコンピユータのバツクアツ
プ制御回路。